KR20040022703A - 고효율 발광 다이오드 - Google Patents

고효율 발광 다이오드 Download PDF

Info

Publication number
KR20040022703A
KR20040022703A KR1020020054327A KR20020054327A KR20040022703A KR 20040022703 A KR20040022703 A KR 20040022703A KR 1020020054327 A KR1020020054327 A KR 1020020054327A KR 20020054327 A KR20020054327 A KR 20020054327A KR 20040022703 A KR20040022703 A KR 20040022703A
Authority
KR
South Korea
Prior art keywords
layer
compound semiconductor
semiconductor layer
light emitting
electrode
Prior art date
Application number
KR1020020054327A
Other languages
English (en)
Other versions
KR100543696B1 (ko
Inventor
조제희
오혜정
Original Assignee
삼성전기주식회사
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 삼성전자주식회사 filed Critical 삼성전기주식회사
Priority to KR1020020054327A priority Critical patent/KR100543696B1/ko
Priority to US10/420,827 priority patent/US7095041B2/en
Priority to EP03252996A priority patent/EP1396892B1/en
Priority to CNB031368212A priority patent/CN100341159C/zh
Priority to JP2003316565A priority patent/JP2004104132A/ja
Publication of KR20040022703A publication Critical patent/KR20040022703A/ko
Application granted granted Critical
Publication of KR100543696B1 publication Critical patent/KR100543696B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918—Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Abstract

고효율 발광 다이오드가 개시된다. 개시된 고효율 발광 다이오드는, 기판과, 기판의 상면에 적층되는 제1화합물 반도체층과, 상기 제1화합물 반도체층 상의 일부 영역에 형성되는 제1전극과, 제1화합물 반도체층 상의 제1전극을 제외한 영역 상에 적층되며 430nm 이하의 파장대역의 광이 생성되는 활성층과, 활성층 상에 형성되는 제2화합물 반도체층 및, 기판의 상면면적에 대한 점유면적비가 20% 내지 80%가 되도록 상기 제2화합물 반도체층의 상면에 형성되는 제2전극을 구비한다. 제2전극의 면적을 조절하여 발광량을 증가시킬 수 있다.

Description

고효율 발광 다이오드{Light emitting diode with high efficiency}
본 발명은 발광 다이오드에 관한 것으로서, 더욱 상세하게는 P형 전극의 크기를 변화시킴으로써 발광량을 증가시킨 발광 다이오드에 관한 것이다.
발광 다이오드는 광통신 등과 같은 통신 분야나 컴팩 디스크 플레이어(CDP)나 디지털 다기능 디스크 플레이어(DVDP) 등과 같은 장치에서 데이터의 전송이나 테이터의 기록 및 판독을 위한 수단으로써 널리 사용되고 있다.
도 1은 종래의 InGaN-AlGaN 이종접합구조를 가진 발광 다이오드(LED; Light Emitting Diode)의 단면도이다.
도 1을 참조하면, 사파이어 기판(1)의 상면에 n-GaN층(3)이 형성되어 있으며GaN 버퍼층(2)이 사파이어 기판(1)과 n-GaN층(3)의 사이에 개재되어 있다. n-GaN(3)층의 상면에는 광을 생성하는 In0.06Ga0.94N 활성층(5)과 p-Al0.15Ga0.85N층(6)이 형성된다. p-Al0.15Ga0.85N층(6)의 상면에는 p-GaN층(7)이 형성되는데, n-GaN층(3), In0.06Ga0.94N 활성층(5) 및, p-Al0.15Ga0.85N층(6)은 순차적으로 적층된 다음 패터닝되어 도시된 바와 같이 n-GaN층(3)에 n형 전극이 부착되도록 형성된다. p형 전극(9)은 p-GaN층(7)의 상면에 배치되고 p형 전극(9)과 전기적으로 접촉하며 외부 전원과 연결되는 본딩 패드(10)가 p-GaN층(7)의 한 부분에 근접하여 배치된다.
종래의 발광 다이오드는 주로 블루광 내지 레드광 파장대역의 광을 형성하며, 투명한 p형 전극을 사용하여 전면으로 광을 방출시킨다. 이 경우 p형 전극(9)을 p-GaN층(7)의 전면에 형성하여 넓은 영역에서 광을 방출시키는 기술을 주로 사용하는데 이는 p형 전극(9)이 차지하는 면적이 넓을수록 구동전압이 낮아지는 잇점을 가지며 낮은 전류밀도에서도 안정적인 발광이 가능한 장점을 가지기 때문이었다.
도 2a 및 2b는 종래의 발광 다이오드의 p형 전극, 본딩 패드 및 n형 전극을 다양한 형태로 형성한 일예들을 보인 사진이다. 참조부호 8a 및 8b는 n형 전극, 9a 및 9b는 p형 전극, 10a 및 10b는 n형 전극을 나타낸다. 사진에서 p형 전극(9a, 9b)의 전면으로 광이 방출되고 있으며 p형 전극(9a, 9b)의 발광면적이 발광 다이오드 칩의 표면상에 넓게 분포되어 있음을 볼 수 있다.
하지만, 430nm이하의 파장대역의 광을 방출하는 종래의 발광 다이오드는 p형 전극의 면적이 넓을수록 발광량이 감소되는 경향을 보인다. 따라서, 이와 같은 파장대역의 광을 방출하는 발광 다이오드에서 발광량을 증가시키기 위해 p형 전극의 면적을 적절히 조절하는 것이 필요하다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, p형 전극이 소정 면적을 가지도록 형성함으로써 발광량이 증가되는 430nm이하의 파장대역의 광을 방출하는 발광 다이오드를 제공하는 것이다.
도 1은 종래의 InGaN-AlInGaN 이종접합구조를 가진 발광 다이오드(발광 다이오드)의 단면도,
도 2a 및 2b는 종래의 발광 다이오드의 p형 전극, 본딩 패드 및 n형 전극을 다양하게 형성한 일예들을 보인 사진,
도 3은 p형 전극의 면적을 다양하게 변화시킨 예를 도시한 도면,
도 4는 도 3에 도시된 다양한 형태의 발광 다이오드에서 384nm 및 393nm의 광을 방출하는 경우 전극에 인가되는 전류의 변화에 따른 전압 및 발광량의 변화를 보이는 그래프,
도 5는 도 3에 도시된 다양한 형태의 p형 전극의 점유면적비(Filling ratio)에 따른 발광량을 도 4에 도시된 그래프에서 20mA의 동일 전류에서 나타낸 그래프,
도 6은 도 4의 A를 확대한 그래프,
도 7은 점유면적비의 변화에 따른 사류의 크기 변화를 384nm, 393nm 및, 465nm의 발광 다이오드에서 보인 그래프,
도 8은 384nm 발광 다이오드, 393nm 발광 다이오드 및, 465nm 발광 다이오드의 점유면적비에 따른 발광량을 보인 그래프,
도 9는 본 발명의 제1실시예에 따른 발광 다이오드를 보인 사시도,
도 10은 본 발명의 제2실시예에 따른 발광 다이오드를 간략히 보인 단면도,
도 11은 20mA의 동일 전류에서 종래의 465nm 발광 다이오드와 384nm 발광 다이오드 및 393nm 발광 다이오드의 p형 전극의 점유면적비에 따른 구동전압을 보이는 그래프,
도 12는 본 발명의 일 실시예에 따른 384nm 발광 다이오드와 393nm 발광 다이오드의 점유면적비의 변화에 따른 전력 전환 효율의 변화를 보인 그래프.
<도면의 주요부분에 대한 부호설명>
41, 51 ; 기판 42 ; 제1화합물 반도체층
43 ; 제1클래드층 44 ; 활성층
45 ; 제2클래드층 46 ; 제2화합물 반도체층
48, 57 ; 제1전극 49, 58 ; 제2전극
50, 59 ; 본딩 패드 52 ; 플립칩
53 ; 솔더링부 54 ; 화합물 반도체층
55 ; 서브 마운트
상기 기술적 과제를 달성하기 위하여 본 발명은,
기판;과 상기 기판의 상면에 적층되는 제1화합물 반도체층;과 상기 제1화합물 반도체층 상의 일부 영역에 형성되는 제1전극;과 상기 제1화합물 반도체층 상의 제1전극을 제외한 영역 상에 적층되며, 430nm 이하의 파장대역의 광이 생성되는 활성층;과 상기 활성층 상에 형성되는 제2화합물 반도체층; 및 상기 기판의 상면면적에 대한 점유면적비가 20% 내지 80%가 되도록 상기 제2화합물 반도체층의 상면에 형성되는 제2전극;을 구비하는 것을 특징으로 하는 발광 다이오드를 제공한다.
상기 광은 200nm 내지 430nm의 파장대역을 가지는 자외선인 것이 바람직하다.
상기 제1전극은 n형 전극이고, 상기 제2전극은 p형 전극이다.
상기 제2화합물 반도체 상에 상기 제2전극과 접촉하여 외부전원과 연결하는 본딩패드를 더 구비하는 것이 바람직하다.
상기 제1화합물 반도체층은, GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층 또는 도핑되지 않은 물질층이고, 상기 제2화합물 반도체층은, GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 p형 물질층인 것이 바람직하다.
상기 활성층은, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1) 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층 또는 도핑되지 않은 물질층인 것이 바람직하다. 상기 활성층은 양자우물구조(Quantum Well), 혹은 다중양자우물구조(Multi-Quantum Well; MQW)를 가지는 것이 바람직하다.
바람직하게는, 상기 활성층과 상기 제 1 및 제2화합물 반도체층 사이의 계면에 상기 활성층보다 굴절률이 작은 제1 및 제2클래드층을 더 포함한다.
여기서, 상기 제1클래드층은 GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 p형 물질층이며, 상기 제2클래드층을 GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층이다.
상기 활성층과 상기 제1 및 제2클래드층 사이의 계면에 상기 활성층보다 굴절률이 작고 상기 제1 및 제2클래드층보다 굴절률이 큰 제1 및 제2도파층을 더 구비하는 것이 바람직하다. 상기 활성층은 양자우물구조(Quantum Well), 혹은 다중양자우물구조(Multi-Quantum Well; MQW)를 가지는 것이 바람직하다.
상기 제1 및 제2도파층은 GaN계열의 III-V족 질화물 화합물 반도체층으로 형성하는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여 본 발명은 또한,
투광성 기판;과 상기 기판 상에 적층되는 제1화합물 반도체층;과 상기 제1화합물 반도체층 상의 일부 영역에 형성되는 제1전극;과 상기 제1화합물 반도체층 상의 제1전극을 제외한 영역 상에 적층되며, 430nm 이하의 파장대역의 광이 생성되는 활성층;과 상기 활성층 상에 형성되는 제2화합물 반도체층;과 상기 기판의 상면면적에 대한 점유면적비가 20% 내지 80%가 되도록 상기 제2화합물 반도체층의 상면에 형성되는 제2전극;을 구비하는 플립 칩과,
상기 플립 칩의 제1전극 및 제2전극이 솔더링되어 부착되는 서브 마운트; 및
상기 서브 마운트 상에 형성되어, 상기 제1 및 제2전극과 외부전원을 연결시키는 본딩패드;를 구비하는 것을 특징으로 하는 플립칩형 발광 다이오드를 제공한다.
상기 광은 200nm 내지 430nm의 파장대역을 가지는 자외선인 것이 바람직하다.
상기 제1전극은 n형 전극이고, 상기 제2전극은 p형 전극이다.
상기 제1화합물 반도체층은, GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층 또는 도핑되지 않은 물질층이고, 상기 제2화합물 반도체층은, GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 p형 물질층이다.
상기 활성층은, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1) 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층 또는 도핑되지 않은 물질층이다.
상기 활성층과 상기 제 1 및 제2화합물 반도체층 사이의 계면에 상기 활성층보다 굴절률이 작은 제1 및 제2클래드층을 더 포함하는 것이 바람직하다.
상기 제1클래드층은 GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 p형 물질층이며, 상기 제2클래드층을 GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층인 것이 바람직하다.
상기 활성층과 상기 제1 및 제2클래드층 사이의 계면에 상기 활성층보다 굴절률이 작고 상기 제1 및 제2클래드층보다 굴절률이 큰 제1 및 제2도파층을 더 구비하는 것이 바람직하다.
상기 제1 및 제2도파층은 GaN계열의 III-V족 질화물 화합물 반도체층이다.
도 3은 동일 전류에서 p형 전극의 면적의 변화에 따른 384nm 발광 다이오드의 발광량의 변화를 알아보기 위해 p형 전극의 면적을 다양하게 변화시킨 실험예를 도시한 도면이다.
도 3을 참조하면, (a)는 80μm의 지름을 가지는 원형의 p형 전극(39a)을 가지는 발광 다이오드, (b)는 100μm의 지름을 가지는 원형의 p형 전극(39b)을 가지는 LDE (c)는 120μm의 지름을 가지는 원형의 p형 전극(39c)을 가지는 발광 다이오드이다. (d)는 100×100μm의 p형 전극(39d)을 가지는 발광 다이오드, (e)는150×100μm의 p형 전극(39e)을 가지는 발광 다이오드, (f)는 200×100μm2의 p형 전극(39f)을 가지는 발광 다이오드, (g)는 250×100μm2의 p형 전극(39g)을 가지는 발광 다이오드, (h)는 n형 전극(38)과 본딩 패드(40)가 점하는 면적을 제외한 칩의 전면적상에 p형 전극(39h)이 형성된 발광 다이오드를 보인다. 여기서 참조부호 35는 발광 다이오드의 메사구조에 있어 에칭면을 나타낸다.
도 4는 도 3에 도시된 384nm 및 393nm의 광을 방출하는 발광 다이오드에 있어 전극에 인가되는 전류의 변화에 따른 전압 및 발광량의 변화를 보이는 그래프이다.
도 4를 참조하면, 393nm 파장의 광을 방출하는 발광 다이오드의 전류의 변화에 따른 발광량과 전압의 변화를 나타낸 그래프로 전압의 변화는 위에서부터 순서대로 g1, g2, g3, g4, g5, g6, g7, g8이며, 발광량은 위에서부터 차례로 f1, f2, f3, f4, f5, f6, f7, f8이다. g1, f1은 도 3의 (a)에 도시된 바와 같은 p형 전극(39a)을 구비하는 경우이며, g2, f2는 도 3의 (b)에 도시된 p형 전극(39b)를, g3, f3는 도 3의 (c)에 도시된 p형 전극(39c)를, g4, f4는 도 3의 (d)에 도시된 p형 전극(39d)를, g5, f5는 도 3의 (e)에 도시된 p형 전극(39e)를, g6, f6는 도 3의 (f)에 도시된 p형 전극(39f)를, g7, f7는 도 3의 (g)에 도시된 p형 전극(39g)를, g8, f8은 도 3의 (h)에 도시된 p형 전극(39h)를 구비하는 경우의 발광 다이오드의 전압 및 발광량의 변화를 보인다. 384nm의 파장의 경우도 동일한 형태의 전류에 대한 전압과 발광량의 그래프를 보인다.
전류가 증가할수록 발광량은 선형적으로 증가하고 있으나 동일전류에서의 발광량은 f1, g1이 가장 크고 f8, g8이 가장 작도록 순서대로 배열되므로 종래의 발광 다이오드와는 반대의 증감을 보이는 것을 알 수 있다.
도 5는 도 3에 도시된 다양한 형태의 p형 전극의 점유면적비(Filling ratio)에 따른 발광량을 도 4에 도시된 그래프에서 20mA의 동일 전류에서 나타낸 그래프이다. 여기서, 점유면적비란, 칩의 면적, 즉 기판의 상면면적에 대한 p형 전극의 면적의 비를 의미한다.
도면에서 F는 384nm 발광 다이오드에서 20mA의 동일 전류에서 점유면적비의 변화에 따른 발광량의 비를 보인 그래프이며, G는 393nm 발광 다이오드에서 20mA의 동일 전류에서 점유면적비의 변화에 따른 발광량의 비를 보인 그래프이다.
도면을 참조하면, 점유면적비가 증가할수록 발광량이 감소되는 것을 볼 수 있다. 하지만, 점유면적비가 10% 내지 40%에서 점유면적비의 증가에 대해 발광량이 선형적으로 감소하지 않고 약간의 변동을 보이고 있음을 볼 수 있다.
도 6은 도 4의 A를 확대한 그래프이다.
도 6에 도시된 f1 내지 f8의 그래프를 살펴보면, 0.5mA에 근접하기까지 전류를 증가하더라도 발광이 일어나지 않는 C영역이 존재하는 것을 볼 수 있는데 이는 종래의 발광 다이오드에서 볼 수 없는 현상이다. 이 C영역까지의 전류를 사류(dead current)라고 하는데 384nm, 393nm의 발광 다이오드에서는 이와 같은 사류가 존재함으로 인해 p형 전극의 점유면적비의 증가가 발광량의 감소를 가져오는 것으로 추측할 수 있다.
활성층이 특히 양자우물층을 가지는 반도체층으로 형성되는 경우 활성층에는 많은 결함(defect)이 존재하며 이 결함은 전류가 인가되어 전자와 정공이 주입되더라도 이를 열에너지로 소모시켜 광을 발생시키는 장애요인으로 작용한다. 기존의 질화물계 발광 다이오드의 경우에는 물질의 특성상 이러한 결함이 발광을 일으키는 장애요인으로 작용하지 않아 p형 전극의 면적을 넓혀 전류를 많이 주입하고 낮은 구동전압에서 안정적인 발광을 유도하는 것이 더 유리하였다. 하지만, 블루 파장대역의 광을 발생시키는 질화물 발광 다이오드의 경우 이러한 원리가 잘 적용되었으나, 블루 파장대역보다 더욱 단파장대역, 예를 들어 바이올렛광(400~450nm) 또는 자외선(200~400nm)을 방출하는 발광 다이오드의 경우 상술한 바와 같이 p형 전극이 증가함에 따라 오히려 발광량이 감소되어 이 원리가 적용되지 않는 것을 알 수 있다. 즉, 위치이탈(dislocation)과 같은 결함의 밀도는 동일하여도 p형 전극의 면적이 증가함에 따라 절대량이 증가하여, 430nm 이하의 파장대역의 광을 발진시키는 발광 다이오드에서는 다량의 전류의 주입에 따른 다량의 열손실로 이어져 사류를 발생시켜 발광량을 감소시키는 원인으로 작용하는 것으로 추측할 수 있다.
도 7은 점유면적비의 변화에 따른 사류의 크기 변화를 384nm, 393nm 및, 465nm의 발광 다이오드에서 보인 그래프이다.
도면을 참조하면, 465nm 발광 다이오드의 경우 점유면적비의 변화에 따른 사류는 거의 0에 가까우며 변동이 없는 것을 볼 수 있으나, 384nm 발광 다이오드 및 393nm 발광 다이오드의 경우 앞서 도시한 그래프에서와 마찬가지로 점유면적비의 증가에 따라 사류도 증가하는 것을 볼 수 있다.
도 8은 384nm 발광 다이오드, 393nm 발광 다이오드 및, 465nm 발광 다이오드의 점유면적비에 따른 발광량을 보인 그래프이다. 465nm 발광 다이오드의 경우 점유면적비가 증가할수록 발광량이 증가하는 반면, 384nm 발광 다이오드의 경우 점유면적비가 증가할수록 발광량이 감소하는 것을 볼 수 있다.
따라서, 384nm 발광 다이오드 및 393nm 발광 다이오드의 경우, 465nm 발광 다이오드와 달리 p형 전극의 점유면적비를 감소시킬수록 발광량이 증가하므로 본 발명의 실시예에 따른 발광 다이오드에서와 같이, p형 전극의 면적을 감소시키는 것이 바람직하다.
도 9는 본 발명의 제1실시예에 따른 발광 다이오드를 보인 사시도이다. 도 3의 (a)는 동일물의 평면도이다.
도 9를 참조하면, 기판(41)의 상부에 순차적으로 제1화합물 반도체층(42), 활성층(44) 및 제2화합물 반도체층(46)이 적층되며, 제1화합물 반도체층(42)과 활성층(44)의 사이에는 제1클래드층(43)이, 활성층(44)과 제2화합물 반도체층(46)의 사이에는 제2클래드층(45)이 개재된다. 제1화합물(42)의 양쪽 측면이 식각된 모서리부분은 단차가 형성되어 제1전극(48)이 부착된다. 제1전극(48)을 부착시키기 위해 제1화합물 반도체층(42), 제1클래드층(43), 활성층(44), 제2클래드층(45) 및, 제2화합물 반도체층(46)이 순서대로 적층된 다음, 포토공정에 의해 패터닝 후 에칭하여 제작한다. 제2전극(49)과, 본딩 패드(50)는 제2화합물 반도체층(46)의 상면에 형성된다.
본 발명의 실시예에 따른 제2전극(49)은 20~80%의 점유면적비를 가지며, 상술한 바와 같이, 430nm 이하의 파장의 광을 방출하는 발광 다이오드의 경우, 점유면적비가 작을수록 발광량이 증가하는 특징을 가진다.
기판(41)은 고저항성 기판으로 사파이어 기판이 주로 이용되고, Si, SiC, GaN 기판들이 이용될 수 있다.
제1화합물 반도체층(42)은 발광이 가능한 GaN 계열의 Ⅲ-Ⅴ족의 질화물 반도체층이고 직접 천이형인 것이 바람직하지만 도전성의 불순물이 도핑되는 경우 GaN층을 사용하는 것이 바람직하고 도전성 불순물이 도핑되지 않은 경우 제2화합물 반도체층과 동일 물질을 사용하는 것이 바람직하다. 제1클래드층(43)은 제1화합물 반도체층(42)의 상면에 적층되며, 제1클래드층(43)으로는 소정의 굴절률을 가지는 n-AlGaN/GaN층이 바람직하나 발광을 위한 다른 화합물 반도체층일 수 있다.
제2화합물 반도체층(46)은 GaN 계열의 Ⅲ-Ⅴ족의 질화물 반도체층으로써 p형 도전성 불순물이 도핑된 직접천이형인 것이 바람직하고 그 중에서 특히 p-GaN 층이 바람직하다. GaN층, Al 또는 In을 소정 비율로 함유한 AlGaN층이나 InGaN층을 사용할 수 있다.
제2클래드층(45)은 제1클래드층(43)이 n형 화합물 반도체층이면 p형 화합물 반도체층으로 형성하고, 제1클래드층(43)이 p형 화합물 반도체층이면 n형 화합물 반도체층으로 형성한다. 즉, 제1클래드층(43)이 n-AlInGaN층이면 제2클래드층(45)은 p-AlInGaN층으로 형성한다.
활성층(44)은 제1화합물 반도체층(43)의 상면에 적층된다. 활성층(44)은 전자-정공 등의 캐리어 재결합에 의해 발광이 일어나는 물질층으로써 다중 양자 우물구조를 가지는 GaN 계열의 Ⅲ-Ⅴ족의 질화물 반도체층인 것이 바람직하고 그 중에서 특히 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1)인 GaN 계열의 Ⅲ-Ⅴ족의 질화물 반도체층으로 다중양자우물구조(MQW; Multi Quantum Well)구조인 것이 더욱 바람직하다.
활성층(44)의 상하에는 제1도파로층 및 제2도파로층이 더 적층되어 활성층(44)에서 방출되는 광을 증폭시킴으로써 증가된 광강도를 가지는 광으로 발진시킬 수 있다. 제1 및 제2도파로층은 활성층(44)보다 굴절률이 작은 물질로 형성하는데, 예를 들어 GaN 계열의 Ⅲ-Ⅴ족 화합물 반도체층으로 형성하는 것이 바람직하다. 제1도파로층은 n-GaN층으로, 제2도파로층은 p-GaN층으로 형성한다. 활성층(44)은 발광이 일어날 수 있는 물질층이면 어떠한 물질층이라도 사용할 수 있으며 바람직하게는 내부양자효율이 양호한 물질층을 사용한다. 활성층(44)으로 In 또는 Al이 소정 비율 함유된 InAlGaN층을 사용하는 것이 바람직하다.
n형 전극인 제1전극(48)을 통해서 제1화합물 반도체층(42)으로는 전자를 주입하고 p형 전극인 제2전극(49)을 통해서 제2화합물 반도체층(46)으로는 정공을 주입한다. 주입된 전자와 정공은 활성층(44)에서 만나 소멸하면서 단파장 대역의 광을 발진시킨다. 파장대역에 따라 발광되는 광의 색깔이 달라지는데, 파장대역은 발광 다이오드를 형성하는 물질에 의한 전도대와 가전자대 사이의 에너지폭에 의해 결정된다.
본 발명은 430nm 이하의 파장대역의 광을 발진시키는 발광 다이오드에서 제2전극(49)의 점유면적비를 20~80%로 설정하여 발광량을 증가시킨다. 제2전극(49)의점유면적비를 20%이하로 감소시킬 경우 발광량은 증가될 수 있으나, 열이 많이 발생할 수 있어 발광 다이오드의 신뢰성에 문제가 생길 수 있으므로 점유면적비는 바람직하게는 20%이상이 되도록 하며, 발광량의 감소를 고려하여 80%이상이 되지 않도록 한다.
도 10은 본 발명의 제2실시예에 따른 발광 다이오드를 간략히 보인 단면도이다. 본 발명의 제2실시예에 따른 발광 다이오드는 GaN계열의 반도체를 이용한 플립칩 구조를 가진다.
도 10을 참조하면, 서브마운트(55)의 상면에 외부전원과 연결되는 한 쌍의 본딩 패드(59)가 부착되어 있으며 서브 마운트(55)의 상부에 서브 마운트(55)와 마주보도록 플립칩(52)이 배치된다. 플리칩은 기판(51)과, 기판(51)의 상면에 형성되는 화합물 반도체층(54)을 구비한다. 화합물 반도체층(54)은 본 발명의 제1실시예에 따른 발광 다이오드와 마찬가지로 제1화합물 반도체층, 제1클래드층, 활성층, 제2클래드층, 제2화합물 반도체층으로 형성된다. 제1화합물 반도체층(미도시)의 일부 영역이 식각되어 단차가 형성된 부분에는 제1전극(57)이 형성되고 제2화합물 반도체층(미도시)의 표면에는 제2전극(58)이 형성된다. 활성층(미도시)으로 제1전극(57)으로부터 전자가 주입되고 제2전극(58)으로부터 정공이 주입되면, 활성층에서 광이 생성된다.
제1전극(57)과 제2전극(58)은 솔더링에 의해 서브마운트(55)에 부착되는데, 연결부로서 솔더링부(53)가 도시되어 있다. 제1 및 제2전극(57, 58)은 서브 마운트(55) 상에 양측에 형성된 본딩 패드(59)를 통해 외부 전원과 연결된다.
본 발명의 제2실시예에 따른 발광 다이오드에서 제1전극(57)을 n형 전극으로, 제2전극(58)을 p형 전극으로 형성할 수 있으며, 제2전극(58)의 면적을 20~30%로 형성하여 활성층에서 발광되는 430nm 이하의 파장대역의 광의 발광량을 증가시킬 수 있다.
도 11은 20mA의 동일 구동 전류에서 종래의 465nm 발광 다이오드와 본 발명의 실시예에 따른 384nm 발광 다이오드 및 393nm 발광 다이오드에 있어서 p형 전극의 점유면적비에 따른 구동전압을 보이는 그래프이다. 도면을 참조하면, 점유면적비의 증가에 따라 구동전압이 약간의 감소를 보이고 있을 뿐 구동전압의 변화는 미미하므로 p형 전극의 면적을 감소시켜 발광량을 증가시키는 것이 더 유리한 것을 알 수 있다.
도 12는 본 발명의 일 실시예에 따른 384nm 발광 다이오드와 393nm 발광 다이오드의 점유면적비의 변화에 따른 전력 변환 효율(power conversion efficiency)의 변화를 보인 그래프이다. 여기서, 전력 변환 효율이란 입력 전력에 대한 광의 출력 전력의 비를 의미한다.
그래프에서, 점유면적비가 20% 내지 40%정도인 경우 전력 변환 효율이 높게 나타나고 있으므로, 384nm 발광 다이오드와 393nm 발광 다이오드의 경우 p형 전극의 면적을 20% 내지 80%의 점유면적비를 만족하도록 형성하는 것이 바람직하다. 이와 같은 실험값은 다른 파장대역의 광을 방출하는 발광 다이오드에서는 다르게 나타날 수 있을 것이나 대체로 20% 내지 80%의 점유면적비에서 피크값을 보일 것이다.
본 발명은 430nm 이하의 파장대역의 광을 방출하는 발광 다이오드에서 칩에 대한 p형 전극의 점유면적비, 즉 기판 면적에 대한 p형 전극의 면적비를 20~80%로 형성함으로써 발광량을 향상시킬 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이 본 발명의 발광 다이오드 및 그 제조방법의 장점은 430nm 이하의 파장대역의 광을 방출하는 발광 다이오드에서 p형 전극의 면적을 20~80%로 형성하여 발광량을 증가시킬 수 있다는 것이다.

Claims (23)

  1. 기판;
    상기 기판의 상면에 적층되는 제1화합물 반도체층;
    상기 제1화합물 반도체층 상의 일부 영역에 형성되는 제1전극;
    상기 제1화합물 반도체층 상의 제1전극을 제외한 영역 상에 적층되며, 430nm 이하의 파장대역의 광이 생성되는 활성층;
    상기 활성층 상에 형성되는 제2화합물 반도체층; 및
    상기 기판의 상면면적에 대한 점유면적비가 20% 내지 80%가 되도록 상기 제2화합물 반도체층의 상면에 형성되는 제2전극;을 구비하는 것을 특징으로 하는 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 광은 200nm 내지 430nm의 파장대역을 가지는 자외선인 것을 특징으로 하는 발광 다이오드.
  3. 제 1 항에 있어서,
    상기 제1전극은 n형 전극이고, 상기 제2전극은 p형 전극인 것을 특징으로 하는 발광 다이오드.
  4. 제 1 항에 있어서,
    상기 제2화합물 반도체 상에 상기 제2전극과 접촉하여 외부전원과 연결하는 본딩패드를 더 구비하는 것을 특징으로 하는 발광 다이오드.
  5. 제 1 항에 있어서,
    상기 제1화합물 반도체층은, GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층 또는 도핑되지 않은 물질층인 것을 특징으로 하는 발광 다이오드.
  6. 제 5 항에 있어서,
    상기 제2화합물 반도체층은, GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 p형 물질층인 것을 특징으로 하는 발광 다이오드.
  7. 제 6 항에 있어서,
    상기 활성층은, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1) 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층 또는 도핑되지 않은 물질층인 것을 특징으로 하는 발광 다이오드.
  8. 제 7 항에 있어서,
    상기 활성층은 양자우물구조 혹은 다중양자우물구조를 가지는 것을 특징으로 하는 발광 다이오드.
  9. 제 8 항에 있어서,
    상기 활성층과 상기 제 1 및 제2화합물 반도체층 사이의 계면에 상기 활성층보다 굴절률이 작은 제1 및 제2클래드층을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  10. 제 9 항에 있어서,
    상기 제1클래드층은 GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 p형 물질층이며, 상기 제2클래드층을 GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층인 것을 특징으로 하는 발광 다이오드.
  11. 제 10 항에 있어서,
    상기 활성층과 상기 제1 및 제2클래드층 사이의 계면에 상기 활성층보다 굴절률이 작고 상기 제1 및 제2클래드층보다 굴절률이 큰 제1 및 제2도파층을 더 구비하는 것을 특징으로 하는 발광 다이오드.
  12. 제 11 항에 있어서,
    상기 제1 및 제2도파층은 GaN계열의 III-V족 질화물 화합물 반도체층인 것을 특징으로 하는 발광 다이오드.
  13. 투광성 기판;
    상기 기판 상에 적층되는 제1화합물 반도체층;
    상기 제1화합물 반도체층 상의 일부 영역에 형성되는 제1전극;
    상기 제1화합물 반도체층 상의 제1전극을 제외한 영역 상에 적층되며, 430nm 이하의 파장대역의 광이 생성되는 활성층;
    상기 활성층 상에 형성되는 제2화합물 반도체층;
    상기 기판의 상면면적에 대한 점유면적비가 20% 내지 80%가 되도록 상기 제2화합물 반도체층의 상면에 형성되는 제2전극;을 구비하는 플립 칩과,
    상기 플립 칩의 제1전극 및 제2전극이 솔더링되어 부착되는 서브 마운트; 및
    상기 서브 마운트 상에 형성되어, 상기 제1 및 제2전극과 외부전원을 연결시키는 본딩패드;를 구비하는 것을 특징으로 하는 플립칩형 발광 다이오드.
  14. 제 13 항에 있어서,
    상기 광은 200nm 내지 430nm의 파장대역을 가지는 자외선인 것을 특징으로 하는 플립칩형 발광 다이오드.
  15. 제 13 항에 있어서,
    상기 제1전극은 n형 전극이고, 상기 제2전극은 p형 전극인 것을 특징으로 하는 플립칩형 발광 다이오드.
  16. 제 13 항에 있어서,
    상기 제1화합물 반도체층은, GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층 또는 도핑되지 않은 물질층인 것을 특징으로 하는 플립칩형 발광 다이오드.
  17. 제 16 항에 있어서,
    상기 제2화합물 반도체층은, GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 p형 물질층인 것을 특징으로 하는 플립칩형 발광 다이오드.
  18. 제 17 항에 있어서,
    상기 활성층은, InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y≤1) 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층 또는 도핑되지 않은 물질층인 것을 특징으로 하는 플립칩형 발광 다이오드.
  19. 제 18 항에 있어서,
    상기 활성층은 양자우물구조 혹은 다중양자우물구조를 가지는 것을 특징으로 하는 플립칩형 발광 다이오드.
  20. 제 19 항에 있어서,
    상기 활성층과 상기 제 1 및 제2화합물 반도체층 사이의 계면에 상기 활성층보다 굴절률이 작은 제1 및 제2클래드층을 더 포함하는 것을 특징으로 하는 플립칩형 발광 다이오드.
  21. 제 20 항에 있어서,
    상기 제1클래드층은 GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 p형 물질층이며, 상기 제2클래드층을 GaN 계열의 Ⅲ-Ⅴ 족 질화물 화합물 반도체층으로써 n형 물질층인 것을 특징으로 하는 플립칩형 발광 다이오드.
  22. 제 21 항에 있어서,
    상기 활성층과 상기 제1 및 제2클래드층 사이의 계면에 상기 활성층보다 굴절률이 작고 상기 제1 및 제2클래드층보다 굴절률이 큰 제1 및 제2도파층을 더 구비하는 것을 특징으로 하는 플립칩형 발광 다이오드.
  23. 제 22 항에 있어서,
    상기 제1 및 제2도파층은 GaN계열의 III-V족 질화물 화합물 반도체층인 것을 특징으로 하는 플립칩형 발광 다이오드.
KR1020020054327A 2002-09-09 2002-09-09 고효율 발광 다이오드 KR100543696B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020054327A KR100543696B1 (ko) 2002-09-09 2002-09-09 고효율 발광 다이오드
US10/420,827 US7095041B2 (en) 2002-09-09 2003-04-23 High-efficiency light emitting diode
EP03252996A EP1396892B1 (en) 2002-09-09 2003-05-14 High-efficiency GaN-based ultraviolet light-emitting diode
CNB031368212A CN100341159C (zh) 2002-09-09 2003-05-19 高效发光二极管
JP2003316565A JP2004104132A (ja) 2002-09-09 2003-09-09 高効率発光ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020054327A KR100543696B1 (ko) 2002-09-09 2002-09-09 고효율 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20040022703A true KR20040022703A (ko) 2004-03-16
KR100543696B1 KR100543696B1 (ko) 2006-01-20

Family

ID=31713189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020054327A KR100543696B1 (ko) 2002-09-09 2002-09-09 고효율 발광 다이오드

Country Status (5)

Country Link
US (1) US7095041B2 (ko)
EP (1) EP1396892B1 (ko)
JP (1) JP2004104132A (ko)
KR (1) KR100543696B1 (ko)
CN (1) CN100341159C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US9130123B2 (en) 2009-09-23 2015-09-08 Lg Innotek Co., Ltd. Light emitting device and light emitting device package

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399588C (zh) * 2004-11-08 2008-07-02 晶元光电股份有限公司 点光源发光二极管结构及其制造方法
US8158990B2 (en) * 2006-10-05 2012-04-17 Mitsubishi Chemical Corporation Light emitting device using GaN LED chip
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
US9059338B2 (en) * 2008-05-02 2015-06-16 Lg Innotek Co., Ltd. Light emitting element and a production method therefor
US7956282B2 (en) * 2008-09-15 2011-06-07 High Power Opto, Inc. Photoelectric conversion element
WO2012037445A2 (en) 2010-09-17 2012-03-22 Drexel University Novel applications for alliform carbon
US9752932B2 (en) 2010-03-10 2017-09-05 Drexel University Tunable electro-optic filter stack
US8785952B2 (en) * 2011-10-10 2014-07-22 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
KR102410809B1 (ko) * 2017-08-25 2022-06-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700210A (en) * 1984-11-21 1987-10-13 American Telephone And Telegraph Company, At&T Bell Laboratories Asymmetric chip design for LEDS
JP2748818B2 (ja) * 1993-05-31 1998-05-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) * 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
US5751013A (en) * 1994-07-21 1998-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and production method thereof
JPH08264898A (ja) * 1995-03-23 1996-10-11 Mitsubishi Electric Corp 半導体レーザ装置
JPH09153645A (ja) * 1995-11-30 1997-06-10 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JP3209096B2 (ja) * 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
US6348845B2 (en) * 1996-05-23 2002-02-19 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave filter and multistage surface acoustic wave filter
JP3304787B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3239774B2 (ja) * 1996-09-20 2001-12-17 豊田合成株式会社 ３族窒化物半導体発光素子の基板分離方法
US6542526B1 (en) * 1996-10-30 2003-04-01 Hitachi, Ltd. Optical information processor and semiconductor light emitting device suitable for the same
JP3412433B2 (ja) * 1996-12-05 2003-06-03 豊田合成株式会社 ３族窒化物半導体発光素子
US6107644A (en) * 1997-01-24 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device
US5898185A (en) * 1997-01-24 1999-04-27 International Business Machines Corporation Hybrid organic-inorganic semiconductor light emitting diodes
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP3916011B2 (ja) * 1997-02-21 2007-05-16 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4203132B2 (ja) * 1997-03-31 2008-12-24 シャープ株式会社 発光素子及びその製造方法
US6268618B1 (en) * 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
JPH10335700A (ja) * 1997-06-04 1998-12-18 Toshiba Corp 半導体発光素子およびその製造方法
JP3663281B2 (ja) * 1997-07-15 2005-06-22 ローム株式会社 半導体発光素子
JP3462720B2 (ja) * 1997-07-16 2003-11-05 三洋電機株式会社 ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
JP3693468B2 (ja) * 1997-07-23 2005-09-07 シャープ株式会社 半導体発光素子
US6340824B1 (en) * 1997-09-01 2002-01-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a fluorescent material
JP3517867B2 (ja) * 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
JPH11168239A (ja) * 1997-12-05 1999-06-22 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
EP1928034A3 (en) * 1997-12-15 2008-06-18 Philips Lumileds Lighting Company LLC Light emitting device
JP4183299B2 (ja) * 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP2000049376A (ja) * 1998-07-27 2000-02-18 Sanyo Electric Co Ltd 発光素子
JP3262080B2 (ja) * 1998-09-25 2002-03-04 株式会社村田製作所 半導体発光素子
US6153894A (en) * 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device
US6307218B1 (en) * 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
US6522676B1 (en) * 1999-01-26 2003-02-18 Sanyo Electric Co., Ltd Nitride semiconductor laser device
EP1119058A4 (en) * 1999-07-29 2006-08-23 Citizen Electronics LIGHT-EMITTING DIODE
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
US6777805B2 (en) * 2000-03-31 2004-08-17 Toyoda Gosei Co., Ltd. Group-III nitride compound semiconductor device
KR100382481B1 (ko) * 2000-06-09 2003-05-01 엘지전자 주식회사 백색 발광 다이오드 소자 및 그 제조 방법
CN1133217C (zh) * 2000-08-15 2003-12-31 中国科学院半导体研究所 半导体面发光器件及其制造方法
US6603152B2 (en) * 2000-09-04 2003-08-05 Samsung Electro-Mechanics Co., Ltd. Blue light emitting diode with electrode structure for distributing a current density
KR100419613B1 (ko) * 2000-09-04 2004-02-25 삼성전기주식회사 전류밀도 분산용 전극구조를 구비한 청색 발광소자
JP4644947B2 (ja) * 2001-02-05 2011-03-09 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US6445007B1 (en) * 2001-03-19 2002-09-03 Uni Light Technology Inc. Light emitting diodes with spreading and improving light emitting area
TW480752B (en) * 2001-04-09 2002-03-21 United Epitaxy Co Ltd Structure and manufacturing method for light emitting diode
WO2002084829A1 (en) * 2001-04-11 2002-10-24 Cielo Communications, Inc. Long wavelength vertical cavity surface emitting laser
US6583449B2 (en) * 2001-05-07 2003-06-24 Xerox Corporation Semiconductor device and method of forming a semiconductor device
JP3548735B2 (ja) * 2001-06-29 2004-07-28 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
KR100558890B1 (ko) * 2001-07-12 2006-03-14 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130123B2 (en) 2009-09-23 2015-09-08 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US8530882B2 (en) 2009-12-08 2013-09-10 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system

Also Published As

Publication number Publication date
US7095041B2 (en) 2006-08-22
KR100543696B1 (ko) 2006-01-20
CN100341159C (zh) 2007-10-03
US20040046166A1 (en) 2004-03-11
CN1482687A (zh) 2004-03-17
JP2004104132A (ja) 2004-04-02
EP1396892A3 (en) 2006-09-06
EP1396892B1 (en) 2012-08-29
EP1396892A2 (en) 2004-03-10

Similar Documents

Publication Publication Date Title
US6420735B2 (en) Surface-emitting light-emitting diode
US6803603B1 (en) Semiconductor light-emitting element
US6185238B1 (en) Nitride compound semiconductor laser and its manufacturing method
EP3121857B1 (en) Methof of manufacturing a diode having a vertical structure
KR100843787B1 (ko) 발광 소자
KR100469312B1 (ko) 반도체 발광소자와 그 제조방법 및 반도체 발광소자를 갖춘 반도체장치
KR100937879B1 (ko) 역전 발광 소자 제조 방법 및 역전 발광 다이오드
CN1729582A (zh) 包含半导体平台结构和导电结的电子器件和所述器件的制作方法
KR100826424B1 (ko) 반도체 발광 다이오드 및 그 제조방법
KR100543696B1 (ko) 고효율 발광 다이오드
JP2009094408A (ja) 半導体発光素子およびその製造方法
US20020055218A1 (en) Light emitting diode and fabricating method thereof
JP5961359B2 (ja) 発光ダイオード及びその製造方法
CN112289915B (zh) 倒装发光二极管芯片及其制作方法
JP4077137B2 (ja) 半導体発光素子及びその製造方法
JP4873930B2 (ja) 反射電極及びそれを備える化合物半導体の発光素子
JP3618989B2 (ja) 半導体レーザ装置
KR20030052060A (ko) 발광 소자 및 그의 제조방법
JPH10308560A (ja) 半導体発光素子および発光装置
KR100433989B1 (ko) 반도체 엘이디 소자 및 그 제조방법
JP3946337B2 (ja) 窒化ガリウム系化合物半導体レーザ
JP3400110B2 (ja) 発光ダイオード
KR100329054B1 (ko) 반도체발광소자및그의제조방법
KR100644052B1 (ko) 고 광적출 효율 발광 다이오드 및 그의 제조 방법
JP3857417B2 (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 15