JP2009094408A - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2009094408A
JP2009094408A JP2007265763A JP2007265763A JP2009094408A JP 2009094408 A JP2009094408 A JP 2009094408A JP 2007265763 A JP2007265763 A JP 2007265763A JP 2007265763 A JP2007265763 A JP 2007265763A JP 2009094408 A JP2009094408 A JP 2009094408A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
layer
electrode
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007265763A
Other languages
English (en)
Other versions
JP5236924B2 (ja
Inventor
Showa Takao
将和 高尾
Kazuhiko Senda
和彦 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007265763A priority Critical patent/JP5236924B2/ja
Priority to US12/285,702 priority patent/US8803181B2/en
Priority to CN2008101692837A priority patent/CN101409322B/zh
Publication of JP2009094408A publication Critical patent/JP2009094408A/ja
Application granted granted Critical
Publication of JP5236924B2 publication Critical patent/JP5236924B2/ja
Priority to US14/340,966 priority patent/US9276174B2/en
Priority to US15/055,506 priority patent/US20160181478A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供する。
【解決手段】半導体基板１０と、半導体基板１０の第１表面に配置された第１金属層２１と、半導体基板の第２表面に配置された第２金属層２２とを備える半導体基板構造と、半導体基板構造上に配置され、第３金属層２０と、第３金属層２０上に配置され，透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）と、電流制御層（１２，１８）上に配置されるエピタキシャル成長層１４とを備える発光ダイオード構造とから構成され、第１金属層２１および第３金属層２０を用いて、半導体基板構造と、発光ダイオード構造を貼り付けることを特徴とする半導体発光素子およびその製造方法。
【選択図】図９

Description

本発明は、半導体発光素子およびその製造方法に関し、特に、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法に関する。
発光ダイオード（ＬＥＤ：Light Emitting Diode）を高輝度化するために、光の反射層として、基板と、多重量子井戸（ＭＱＷ：Multi-Quantum Well）層からなる活性層との間に金属反射層を形成する構造が提案されている。このような金属反射層を形成する方法として、例えば、発光ダイオード層の基板のウェハボンディング（貼付け）技術が開示されている（例えば、特許文献１および特許文献２参照。）。
一方、表面電極パターン形状を加工することで、電極直下の無効な発光を相対的に減少させて外部量子効率を改善するＬＥＤについても、既に開示されている（例えば、特許文献３および４参照。）。
一般に、ＬＥＤは電流密度を大きくしても発光効率が無限に大きくならない。これは、温度が上昇すると発光再結合が減少する原因によるために起こる。そこで、チップサイズに対して発光効率が最適な電流密度になるようにする必要がある。
しかし、高電流を印加するときに、チップサイズを大きくすることは、製品の大きさ上、困難になる。また、小さいチップを並列に接続することで、電流を分散し、最適な電流密度にすることは可能であるが、パッケージが大きくなり、ダイボンディングやワイヤボンディング等の組立実装工程が複雑になる。したがって、従来のＬＥＤ構造では、最適な電流密度制御をすることが不可能であった。
特開平６−３０２８５７号公報 米国特許第５，３７６，５８０号明細書 特開平０５−１４５１１９号公報 特開平０６−００５９２１号公報
そこで、導通電流を制御することで、チップサイズを一定にして、小さいチップを並べるのではない方法で、最適な電流密度を得るＬＥＤ構造を製作することが課題となる。
本発明の目的は、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することにある。
本発明の目的は、ウェハボンディング技術を用いて、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、半導体基板と、前記半導体基板の第１表面に配置された第１金属層と、前記半導体基板の第２表面に配置された第２金属層とを備える半導体基板構造と、前記半導体基板構造上に配置され、第３金属層と、前記第３金属層上に配置され，透明絶縁膜と電流制御電極からなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置される表面電極とを備える発光ダイオード構造とから構成され、前記第１金属層および前記第３金属層を用いて、前記半導体基板構造と、前記発光ダイオード構造を貼り付ける半導体発光素子が提供される。
本発明の他の態様によれば、エピタキシャル成長層と、前記エピタキシャル成長層の第１表面に配置された表面電極と、前記エピタキシャル成長層の第２表面に配置された透明絶縁膜と、前記透明絶縁膜をパターニングして前記第２表面に配置された電流制御電極と、前記透明絶縁膜および前記電流制御電極上に配置される金属層とを備える半導体発光素子が提供される。
本発明の他の態様によれば、半導体基板を準備する工程と、前記半導体基板の第１表面上に第１金属層を形成する工程と、前記半導体基板の第２表面上に第２金属層を形成する工程と、エピタキシャル成長層を準備する工程と、前記エピタキシャル成長層上に透明絶縁膜を形成する工程と、前記透明絶縁膜をパターニングして、前記エピタキシャル成長層に接続される複数の電流制御電極を形成する工程と、前記透明絶縁膜および前記複数の電流制御電極からなる電流制御層上に第３金属層を形成する工程と、前記第１金属層および前記第３金属層を熱圧着により貼り付ける工程とを有する半導体発光素子の製造方法提供される。
本発明の他の態様によれば、エピタキシャル成長層を準備する工程と、前記エピタキシャル成長層の第１表面に透明絶縁膜を形成する工程と、前記透明絶縁膜をパターニングして前記第１表面に電流制御電極を形成する工程と、前記透明絶縁膜および前記電流制御電極からなる電流制御層上に第１金属層を形成する工程と、前記エピタキシャル成長層の第２表面に第２金属層を形成する工程とを有する半導体発光素子の製造方法が提供される。
本発明の第１の実施の形態によれば、基板と半導体エピタキシャル成長層との間に透明絶縁膜を入れ、その透明絶縁膜をパターニングすることで、電流の流れる場所を制限するようにした点に特徴を有する。
本発明の第２の実施の形態によれば、半導体エピタキシャル成長層に透明絶縁膜を配置し、その透明絶縁膜をパターニングすることで、電流の流れる場所を制限するようにした点に特徴を有する。
本発明の半導体発光素子およびその製造方法によれば、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。
本発明の半導体発光素子およびその製造方法によれば、ウェハボンディング技術を用いて、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（基本素子構造）
図１は、本発明の第１の実施の形態に係る半導体発光素子の基本的な模式的断面構造図を示す。
本発明の第１の実施の形態に係る半導体発光素子の基本的な模式的断面構造は、図１に示すように、半導体基板１０と、半導体基板１０の第１の表面に配置された金属層２２と、半導体基板１０の第２の表面に配置された透明絶縁膜１２と、透明絶縁膜１２上に配置されたエピタキシャル成長層１４と、エピタキシャル成長層１４上に配置された表面電極１６とを備える。透明絶縁膜１２には、後述するように、パターニングされて複数の電流制御電極１８（図４）が形成され、半導体基板１０とエピタキシャル成長層１４とを電気的に接続する。
半導体基板１０とエピタキシャル成長層１４は、後述するように、例えば、ウェハボンディング技術（貼付け技術）を用いて形成される。
図２は、表面電極１６の平面パターン構成例を示す。
エピタキシャル成長層１４は、図２に示すように、例えば、矩形の平面パターンを有し、表面電極１６は、矩形の平面パターン上の中心部に配置された中心電極２４と、中心電極２４に接続され，中心電極２４から矩形の対角線方向に延伸する結合電極２６と、結合電極２６に接続され，かつ矩形の四隅に配置された周辺電極２５とを備える。
周辺電極２５は、開口部２８を有する。図２の例では、開口部２８は矩形である。
図３は、透明絶縁膜１２の模式的平面パターン構成例を示す。
透明絶縁膜１２には、図３に示すように、パターニングされた穴部分に電流制御電極１８を形成する。電流制御電極１８の分布は、エピタキシャル成長層１４の矩形パターンの周辺部において密度が高く、中央部分においては密度は低くなるように配置する。すなわち、図３に示す透明絶縁膜１２のパターン例では、中心部分に電流が流れないように、電流制御電極１８のパターンが配置されている。
透明絶縁膜１２を形成した後、オーミックコンタクトを取るための電流制御電極１８用のパターニングを行うとき、ＬＥＤの導通電流の制御可能なパターン配置にする。また、表面電極１６を形成するときに、透明絶縁膜１２のパターンに合わせて形成する。
図２に示す表面電極１６の平面パターン例と組み合わせることで、エピタキシャル成長層１４の矩形の平面パターン上の中心部から四隅に配置された周辺電極２５方向へＬＥＤ電流を導通させることが容易となる。
図４は、本発明の第１の実施の形態に係る半導体発光素子の基本的な説明図であって、図４（ａ）は、４分割ＬＥＤの透明絶縁膜の平面パターン構成例、図４（ｂ）は、４分割ＬＥＤの表面電極の平面パターン構成例、図４（ｃ）は、４分割ＬＥＤの表面電極と透明絶縁膜の平面パターンとの上下の配置関係を説明する図、図４（ｄ）は、４分割ＬＥＤの模式的回路構成図、図４（ｅ）は、エピタキシャル成長層１４およびエピタキシャル成長層１４上に配置された透明絶縁膜１２と電流制御電極１８からなる電流制御層の模式的鳥瞰図、図４（ｆ）は、上下面に金属層を形成した半導体基板１０と図４（ｅ）の構造を貼り合せ技術によって積層化した構造の模式的鳥瞰図、図４（ｇ）は、表面電極１６の平面パターン構造を形成した模式的鳥瞰図を示す。
本発明の第１の実施の形態に係る半導体発光素子においては、図４（ａ）に示すように、透明絶縁膜１２と電流制御電極１８からなる電流制御層のパターンを用いる。図４（ｂ）に示す表面電極１６のパターンを使用し、図４（ｃ）に示すように、仮想的に１個のＬＥＤを素子内部で分割し、４個のＬＥＤを並べて光らせた状態と同様に配置することができる。
チップ分割の一例としては、例えば、図４（ａ）に示すように、電流制御層（１２，１８）において、中心部分の抵抗を上げ、電流経路を４つに分割するパターンを使用する。
図４（ｂ）に示すように、表面電極１６のパターンにおいては、４経路に電流を流すパターンを用いている。
結果として、図４（ｃ）および図４（ｄ）に示すように、仮想的に４分割された４個のＬＥＤを並列に接続した状態と同様のＬＥＤが構成される。
（形成方法）
（ａ）まず、図４（ｅ）に示すように、エピタキシャル成長層１４を準備し、エピタキシャル成長層１４上に、透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）を形成する。透明絶縁膜１２は、例えば、シリコン酸化膜からなる。電流制御電極１８は、例えば金層からなる。
（ｂ）次に、図４（ｆ）に示すように、上下面に金属層２０，２２を形成した半導体基板１０を準備し、図４（ｅ）の構造と貼り合せ技術によって貼り合せ、積層化する。金属層２０，２２は、例えば金層からなる。すなわち、貼り付け技術を用いて、半導体基板１０とエピタキシャル成長層１４との間に透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）を埋め込む。貼り合せに使用された金属層２０は、第１の実施の形態に係る半導体発光素子の金（Ａｕ）ミラー層として機能する。
（ｃ）次に、図４（ｇ）に示すように、エピタキシャル成長層１４上に表面電極１６の平面パターン構造を形成する。表面電極１６の平面パターンは、透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）の平面パターンと合わせて形成する。
結果として、電流制御層（１２，１８）の平面パターンを使うことで電流の流れを制御することができ、４箇所の開口部２８が発光する半導体発光素子が得られる。
（チップサイズと電流密度の最適化）
図５は、本発明の第１の実施の形態に係る半導体発光素子において、大きなＬＥＤ（図５（ａ））と、４分割ＬＥＤ（図５（ｂ））の模式的構成図を示す。さらに、図６は、本発明の第１の実施の形態に係る半導体発光素子において、ピッチサイズをパラメータとする光束ΦW(ｌｍ)と順方向電流ＩF(ｍＡ)との関係を表す。
一般に、ＬＥＤの発光効率ηｉは、次式で表される。
ηｉ＝Ｂτn（ｐ0＋ｎ0＋τnJ／ｑｄ） …（１）
ここで、Ｂは発光再結合定数、τnは電子のライフタイム、ｐ0は正孔の不純物密度、ｎ0は電子の不純物密度、Ｊは電流密度、ｑは素電荷量、ｄは活性層の厚さを示す。
一般に、ＬＥＤは電流密度を大きくしても発光効率が無限に大きくならない。
例えば、図６に示すように、順方向電流密度ＩF(ｍＡ)を増加しても、光束ΦW(ｌｍ)は、無限に大きくならない。ピッチサイズをパラメータとすると、光束ΦW(ｌｍ)の値は、図６に示すように、ピーク値を有し、適正な順方向電流ＩF(ｍＡ)の値が存在することがわかる。
このようなピーク値を有する理由は、図６に示すように、順方向電流ＩF(ｍＡ)を増加しても、温度が上昇し、温度が上昇すると発光再結合が減少するためである。
そこで、チップサイズに対して発光効率が最適な電流密度になるようにする必要がある。
分割ＬＥＤ（図５（ｂ））の構成を採用し、かつ各個別に分割された微小ＬＥＤの発光効率が最適となるように微小ＬＥＤの電流密度を最適化することによって、全体として同一電流を導通させたとしても、大きなＬＥＤ（図５（ａ））と比較して、高輝度化を達成することができる。尚、分割ＬＥＤは、４分割に限定されないことは明らかである。
複数個のＬＥＤを並べるのでは、ワイヤボンディングためのパッドが複数個必要となり、配線が複雑になり、実装上の困難さが伴うのに対して、本発明の第１の実施の形態に係る半導体発光素子においては、電流制御層（１２，１８）を利用することによって、実装上の困難さも解消することができる。
（素子構造）
図７は、本発明の第１の実施の形態に係る半導体発光素子の表面電極の別の平面パターン構成図を示す。また、図８は、本発明の第１の実施の形態に係る半導体発光素子の表面電極の更に別の平面パターン構成図を示す。
図９（ｆ）は、本発明の第１の実施の形態に係る半導体発光素子の模式的鳥瞰図を示す。
本発明の第１の実施の形態に係る半導体発光素子は、図９（ｆ）に示すように、半導体基板１０と、半導体基板１０の第１表面に配置された金属層２１と、半導体基板１０の第２表面に配置された金属層２２とを備える半導体基板構造と、半導体基板構造上に配置され、金属層２０と、金属層２０上に配置され，透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）と、電流制御層（１２，１８）上に配置されるエピタキシャル成長層１４と、エピタキシャル成長層１４上に配置される表面電極１６とを備える発光ダイオード構造とから構成される。
本発明の第１の実施の形態に係る半導体発光素子は、金属層２１および金属層２０を用いて、半導体基板構造と、発光ダイオード構造を貼り付けることを特徴とする。
また、図２，図７および図８に示すように、エピタキシャル成長層１４は、矩形の平面パターンを有し、表面電極１６は、矩形の平面パターン上の中心部に配置された中心電極２４と、中心電極２４に接続され，中心電極２４から矩形の対角線方向に延伸する結合電極２６と、結合電極２６に接続され，かつ矩形の四隅に配置された周辺電極２５とを備える。
また、図２および図７に示すように、周辺電極は、開口部２８を備えていても良い。
また、図２に示すように、開口部２８は矩形であっても良い。
また、図７に示すように、開口部２８は、真円、実質的に円形、楕円、長円などであっても良い。
また、図８に示すように、周辺電極３２は、結合電極２６に直交する部分を備えていても良い。また、周辺電極３２は、複数本配置されていても良い。また、複数本配置されている場合、周辺電極３２の長さは互いに異なっていても良い。
さらに、ここでは図示されていないが、周辺電極３２は、フラクタル図形の構造に配置されていても良い。
第１の実施の形態に係る半導体発光素子は、第１金属層２１および第３金属層２０を熱圧着によって貼り付けるによって、半導体基板構造と、発光ダイオード構造を貼り付けることができる。
貼付けの温度条件は、例えば、約２５０℃〜７００℃、望ましくは３００℃〜４００℃であり、熱圧着の圧力は、例えば、約１０ＭＰａ〜２０ＭＰａ程度である。
また、第１の実施の形態に係る半導体発光素子において、半導体基板はＧａＡｓで形成されていても良い。
また、第１の実施の形態に係る半導体発光素子において、金属層２０，２１，２２、電流制御電極１８、および表面電極１６は、いずれも金層で形成されていても良い。
また、第１の実施の形態に係る半導体発光素子において、透明絶縁膜１２は、シリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜のいずれかにより形成されていても良い。
（製造方法）
図９は、本発明の第１の実施の形態に係る半導体発光素子の製造方法の説明図である。
本発明の第１の実施の形態に係る半導体発光素子の製造方法は、図９に示すように、半導体基板１０を準備する工程と、半導体基板１０の第１表面上に第１金属層２１を形成する工程と、半導体基板１０の第２表面上に第２金属層２２を形成する工程と、エピタキシャル成長層１４を準備する工程と、エピタキシャル成長層１４上に透明絶縁膜１２を形成する工程と、透明絶縁膜１２をパターニングして、エピタキシャル成長層１４に接続される複数の電流制御電極１８を形成する工程と、透明絶縁膜１２および複数の電流制御電極１８からなる電流制御層（１２，１８）上に第３金属層２０を形成する工程と、第１金属層２１および第３金属層２０を熱圧着により貼り付ける工程とを有する。
以下に製造工程を説明する。
（ａ）まず、図９（ａ）に示すように、エピタキシャル成長層１４上に透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）を形成する。
（ｂ）次に、図９（ｂ）に示すように、電流制御層（１２，１８）上に金属層２０を形成する。金属層２０は、例えば、金蒸着によって形成することができる。
（ｃ）次に、図９（ｃ）に示すように、半導体基板１０の上下面に第１金属層２１，第２金属層２２をそれぞれ形成する。第１金属層２１および第２金属層２２もまた、例えば、金蒸着によって形成することができる。
（ｄ）次に、図９（ｄ）に示すように、第３金属層２０と第１金属層２１を熱圧着によって貼り付けるによって、半導体基板構造と、発光ダイオード構造を貼り付ける。貼付けの温度条件は、例えば、約２５０℃〜７００℃、望ましくは３００℃〜４００℃であり、熱圧着の圧力は、例えば、約１０ＭＰａ〜２０ＭＰａ程度である。
（ｅ）次に、図９（ｅ）に示すように、エピタキシャル成長層１４上に表面電極１６のパターンを形成する。表面電極１６もまた、例えば、金蒸着によって形成することができる。
（ｆ）最終的に、図９（ｆ）に示すように、完成された構造の半導体発光素子を得る。結果として、電流制御層（１２，１８）の平面パターンを使うことで電流の流れを制御することができ、４箇所の開口部２８が発光する半導体発光素子が得られる。
本発明の第１の実施の形態に係る半導体発光素子の製造方法においては、エピタキシャル成長層１４と半導体基板１０との間に、透明絶縁膜１２および複数の電流制御電極１８からなる電流制御層（１２，１８）を介在させている。このような電流制御層（１２，１８）は、エピタキシャル成長層１４上へのエピタキシャル成長では形成することはできない。このため、本発明の第１の実施の形態に係る半導体発光素子の製造方法においては、貼り付け技術を使用している。
このような電流制御層（１２，１８）の特徴は、エピタキシャル成長層１４と半導体基板１０との間にシリコン酸化膜などの高抵抗の材料を介在させることにより、表面電極１６の特に中央電極２４の直下に電流を流れにくくすることができる点にある。
本発明の第１の実施の形態によれば、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。
本発明の第１の実施の形態によれば、ウェハボンディング技術を用いて、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。
[第２の実施の形態]
（素子構造）
図１０（ｄ）は、本発明の第２の実施の形態に係る半導体発光素子の模式的鳥瞰図を示す。
本発明の第２の実施の形態に係る半導体発光素子は、図１０（ｄ）に示すように、エピタキシャル成長層１４と、エピタキシャル成長層１４の第１表面に配置された表面電極１６と、エピタキシャル成長層１４の第２表面に配置された透明絶縁膜１２と、透明絶縁膜１２をパターニングして第２表面に配置された電流制御電極１８と、透明絶縁膜１２および電流制御電極１８からなる電流制御層（１２，１８）上に配置される金属層２０とを備える。
また、図２，図７および図８に示すように、エピタキシャル成長層１４は、矩形の平面パターンを有し、表面電極１６は、矩形の平面パターン上の中心部に配置された中心電極２４と、中心電極２４に接続され，中心電極２４から矩形の対角線方向に延伸する結合電極２６と、結合電極２６に接続され，かつ矩形の平面パターンの四隅に配置された周辺電極２２，３２とを備える。
また、図２および図７に示すように、周辺電極２２は、開口部２８を有する。
開口部２８は、図２に示すように、矩形であっても良い。
また、図７に示すように、開口部２８は、真円、実質的に円形、或いはまた、楕円、長円などであっても良い。
また、図８に示すように、周辺電極３２は、結合電極２６に直交する部分を備えていても良い。また、周辺電極３２は、複数本配置されていても良い。また、複数本配置されている場合、周辺電極３２の長さは互いに異なっていても良い。
さらに、ここでは図示されていないが、周辺電極３２は、フラクタル図形の構造に配置されていても良い。
また、本発明の第２の実施の形態に係る半導体発光素子において、半導体エピタキシャル成長層はＧａＡｓ層で形成されていても良い。
また、表面電極１６と、電流制御電極１８と、金属層２０は、いずれも金層で形成されていても良い。
また、本発明の第２の実施の形態に係る半導体発光素子において、透明絶縁膜１２は、シリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜のいずれかにより形成される。
（製造方法）
図１０は、本発明の第２の実施の形態に係る半導体発光素子の製造方法の説明図である。
本発明の第２の実施の形態に係る半導体発光素子の製造方法は、図１０に示すように、
エピタキシャル成長層１４を準備する工程と、前記エピタキシャル成長層の第１表面に透明絶縁膜１２を形成する工程と、透明絶縁膜１２をパターニングしてエピタキシャル成長層１４の第１表面に電流制御電極１８を形成する工程と、エピタキシャル成長層１４の第２表面に表面電極１６を形成する工程とを備える。
以下に製造工程を説明する。
（ａ）まず、図１０（ａ）に示すように、エピタキシャル成長層１４上に透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）を形成する。
（ｂ）次に、図１０（ｂ）に示すように、電流制御層（１２，１８）上に金属層２０を形成する。
（ｃ）次に、図１０（ｃ）に示すように、エピタキシャル成長層１４上に表面電極１６のパターンを形成する。
（ｄ）最終的に、図１０（ｄ）に示すように、完成された構造の半導体発光素子を得る。
本発明の第２の実施の形態によれば、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明は第１乃至第２の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
本発明の第１乃至第２の実施の形態に係る半導体発光素子およびその製造方法においては、半導体基板として主としてＧａＡｓ基板を例に説明したが、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＮ基板、或いはＳｉＣ上のＧａＮエピタキシャル基板なども充分に利用可能である。
本発明の第１乃至第２の実施の形態に係る半導体発光素子として、主としてＬＥＤを例に説明したが、レーザダイオード（ＬＤ:Laser Diode）を構成してもよく、その場合には、面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser Diode）、分布帰還型（ＤＦＢ：Distributed Feedback）ＬＤ、分布ブラッグ反射型（ＤＢＲ）ＬＤなどを構成しても良い。
また、本発明の第１乃至第２の実施の形態に係る半導体発光素子およびその製造方法においては、ＧａＡｓ系のエピタキシャル成長層を利用する例を説明したが、例えば、ＡｌＩｎＧａＰ系の材料を適用することもできる。
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体発光素子およびその製造方法は、ＧａＡｓ基板、Ｓｉ基板等の不透明基板を有するＬＥＤ素子,ＬＤ素子等の半導体発光素子全般に利用可能である。
本発明の第１の実施の形態に係る半導体発光素子の基本的な模式的断面構造図。 本発明の第１および第２の実施の形態に係る半導体発光素子の表面電極の平面パターン構成図。 本発明の第１および第２の実施の形態に係る半導体発光素子の透明絶縁膜の平面パターン構成図。 本発明の第１の実施の形態に係る半導体発光素子の基本的な説明図であって、（ａ）４分割ＬＥＤの透明絶縁膜の平面パターン構成例、（ｂ）４分割ＬＥＤの表面電極の平面パターン構成例、（ｃ）４分割ＬＥＤの表面電極と透明絶縁膜の平面パターンとの上下の配置関係を説明する図、（ｄ）４分割ＬＥＤの模式的回路構成図、（ｅ）エピタキシャル成長層１４およびエピタキシャル成長層１４上に配置された透明絶縁膜１２と電流制御電極１８からなる電流制御層の模式的鳥瞰図、（ｆ）上下面に金属層を形成した半導体基板１０と図４（ｅ）の構造を貼り合せ技術によって積層化した構造の模式的鳥瞰図、（ｇ）表面電極１６の平面パターン構造を形成した模式的鳥瞰図。 本発明の第１の実施の形態に係る半導体発光素子において、（ａ）大きなＬＥＤ、（ｂ）４分割ＬＥＤの模式的構成図。 本発明の第１の実施の形態に係る半導体発光素子において、ピッチサイズをパラメータとする光束ΦW(ｌｍ)と順方向電流ＩF(ｍＡ)との関係を表す特性図。 本発明の第１および第２の実施の形態に係る半導体発光素子の表面電極の別の平面パターン構成図。 本発明の第１および第２の実施の形態に係る半導体発光素子の表面電極の更に別の平面パターン構成図。 本発明の第１の実施の形態に係る半導体発光素子の製造方法の説明図であって、（ａ）エピタキシャル成長層１４上に透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）を形成し、さらに第３金属層２０を形成する工程図、（ｂ）電流制御層（１２，１８）上に第３金属層２０を形成した構造の模式的鳥瞰図、（ｃ）上下面に第１金属層２１，第２金属層２２を形成した半導体基板１０の模式的鳥瞰図、（ｄ）第３金属層２０と第１金属層２１を熱圧着により貼り合せた構造の模式的鳥瞰図、（ｅ）エピタキシャル成長層１４上に表面電極１６のパターンを形成する工程図、（ｆ）完成された構造の模式的鳥瞰図。 本発明の第２の実施の形態に係る半導体発光素子の製造方法の説明図であって、（ａ）エピタキシャル成長層１４上に透明絶縁膜１２と電流制御電極１８からなる電流制御層（１２，１８）を形成し、さらに第３金属層２０を形成する工程図、（ｂ）電流制御層（１２，１８）上に第３金属層２０を形成した構造の模式的鳥瞰図、（ｃ）エピタキシャル成長層１４上に表面電極１６のパターンを形成する工程図、（ｄ）完成された構造の模式的鳥瞰図。
符号の説明
１０…半導体基板
１２…透明絶縁膜
１４…エピタキシャル成長層
１６…表面電極
１８…電流制御電極
２０，２１，２２…金属層（Ａｕ層）
２４…中心電極
２５，３２…周辺電極
２６…結合電極
２８…開口部

Claims (24)

  1. 半導体基板と、前記半導体基板の第１表面に配置された第１金属層と、前記半導体基板の第２表面に配置された第２金属層とを備える半導体基板構造と、
    前記半導体基板構造上に配置され、第３金属層と、前記第３金属層上に配置され，透明絶縁膜と電流制御電極からなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置される表面電極とを備える発光ダイオード構造とから構成され、
    前記第１金属層および前記第３金属層を用いて、前記半導体基板構造と、前記発光ダイオード構造を貼り付けることを特徴とする半導体発光素子。
  2. 前記エピタキシャル成長層は、矩形の平面パターンを有し、
    前記表面電極は、
    前記矩形の平面パターン上の中心部に配置された中心電極と、
    前記中心電極に接続され，前記中心電極から前記矩形の対角線方向に延伸する結合電極と、
    前記結合電極に接続され，かつ前記矩形の四隅に配置された周辺電極
    とを備えることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記周辺電極は、開口部を有することを特徴とする請求項２に記載の半導体発光素子。
  4. 前記開口部は矩形であることを特徴とする請求項３に記載の半導体発光素子。
  5. 前記開口部は実質的に円形であることを特徴とする請求項３に記載の半導体発光素子。
  6. 前記周辺電極は、前記結合電極に直交する部分を有することを特徴とする請求項２に記載の半導体発光素子。
  7. 前記第１金属層および前記第３金属層を熱圧着によって貼り付けるによって、前記半導体基板構造と、前記発光ダイオード構造を貼り付けることを特徴とする請求項１に記載の半導体発光素子。
  8. 前記半導体基板はＧａＡｓで形成されることを特徴とする請求項１〜７のいずれか１項に記載の半導体発光素子。
  9. 前記エピタキシャル成長層はＧａＡｓ層で形成されることを特徴とする請求項１〜８のいずれか１項に記載の半導体発光素子。
  10. 前記第１金属層、前記第２金属層、前記第３金属層、前記表面電極および前記電流制御電極は、いずれも金層で形成されることを特徴とする請求項１〜９のずれか１項に記載の半導体発光素子。
  11. 前記透明絶縁膜は、シリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜のいずれかにより形成されることを特徴とする請求項１〜１０のいずれか１項に記載の半導体発光素子。
  12. エピタキシャル成長層と、
    前記エピタキシャル成長層の第１表面に配置された表面電極と、
    前記エピタキシャル成長層の第２表面に配置された透明絶縁膜と、
    前記透明絶縁膜をパターニングして前記第２表面に配置された電流制御電極と、
    前記透明絶縁膜および前記電流制御電極上に配置される金属層と
    を備えることを特徴とする半導体発光素子。
  13. 前記エピタキシャル成長層は、矩形の平面パターンを有し、
    前記表面電極は、
    前記矩形の平面パターン上の中心部に配置された中心電極と、
    前記中心電極に接続され，前記中心電極から前記矩形の対角線方向に延伸する結合電極と、
    前記結合電極に接続され，かつ前記矩形の四隅に配置された周辺電極
    とを備えることを特徴とする請求項１２に記載の半導体発光素子。
  14. 前記周辺電極は、開口部を有することを特徴とする請求項１３に記載の半導体発光素子。
  15. 前記周辺電極は、前記結合電極に直交する部分を有することを特徴とする請求項１３に記載の半導体発光素子。
  16. 前記開口部は矩形であることを特徴とする請求項１４に記載の半導体発光素子。
  17. 前記開口部は実質的に円形であることを特徴とする請求項１４に記載の半導体発光素子。
  18. 前記エピタキシャル成長層はＧａＡｓ層で形成されることを特徴とする請求項１２〜１７のいずれか１項に記載の半導体発光素子。
  19. 前記表面電極、前記金属層、および前記電流制御電極は、いずれも金層で形成されることを特徴とする請求項１２〜１８のいずれか１項に記載の半導体発光素子。
  20. 前記透明絶縁膜は、シリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜のいずれかにより形成されることを特徴とする請求項１２〜１９のいずれか１項に記載の半導体発光素子。
  21. 半導体基板を準備する工程と、
    前記半導体基板の第１表面上に第１金属層を形成する工程と、
    前記半導体基板の第２表面上に第２金属層を形成する工程と、
    エピタキシャル成長層を準備する工程と、
    前記エピタキシャル成長層上に透明絶縁膜を形成する工程と、
    前記透明絶縁膜をパターニングして、前記エピタキシャル成長層に接続される複数の電流制御電極を形成する工程と、
    前記透明絶縁膜および前記複数の電流制御電極からなる電流制御層上に第３金属層を形成する工程と、
    前記第１金属層および前記第３金属層を熱圧着により貼り付ける工程と
    を有することを特徴とする半導体発光素子の製造方法。
  22. エピタキシャル成長層を準備する工程と、
    前記エピタキシャル成長層の第１表面に透明絶縁膜を形成する工程と、
    前記透明絶縁膜をパターニングして前記第１表面に電流制御電極を形成する工程と、
    前記透明絶縁膜および前記電流制御電極からなる電流制御層上に第１金属層を形成する工程と、

    前記エピタキシャル成長層の第２表面に第２金属層を形成する工程と
    を有することを特徴とする半導体発光素子の製造方法。
  23. 前記エピタキシャル成長層はＧａＡｓ層で形成されることを特徴とする請求項２１又は２２に記載の半導体発光素子の製造方法。
  24. 前記透明絶縁膜は、シリコン酸化膜、シリコン窒化膜、ＳｉＯＮ膜、ＳｉＯｘＮｙ膜、或いはこれらの多層膜のいずれかにより形成されることを特徴とする請求項２１〜２３のいずれか１項に記載の半導体発光素子の製造方法。
JP2007265763A 2007-10-11 2007-10-11 半導体発光素子およびその製造方法 Active JP5236924B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007265763A JP5236924B2 (ja) 2007-10-11 2007-10-11 半導体発光素子およびその製造方法
US12/285,702 US8803181B2 (en) 2007-10-11 2008-10-10 Semiconductor light emitting device and fabrication method of the semiconductor light emitting device
CN2008101692837A CN101409322B (zh) 2007-10-11 2008-10-10 半导体发光元件及其制造方法
US14/340,966 US9276174B2 (en) 2007-10-11 2014-07-25 Semiconductor light emitting device and fabrication method of the semiconductor light emitting device
US15/055,506 US20160181478A1 (en) 2007-10-11 2016-02-26 Semiconductor light emitting device and fabrication method of the semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007265763A JP5236924B2 (ja) 2007-10-11 2007-10-11 半導体発光素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013068031A Division JP5607202B2 (ja) 2013-03-28 2013-03-28 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2009094408A true JP2009094408A (ja) 2009-04-30
JP5236924B2 JP5236924B2 (ja) 2013-07-17

Family

ID=40562574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007265763A Active JP5236924B2 (ja) 2007-10-11 2007-10-11 半導体発光素子およびその製造方法

Country Status (3)

Country Link
US (3) US8803181B2 (ja)
JP (1) JP5236924B2 (ja)
CN (1) CN101409322B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564010B2 (en) * 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US20150034996A1 (en) * 2013-08-01 2015-02-05 Epistar Corporation Light-emitting device
KR102357289B1 (ko) * 2014-07-01 2022-02-03 서울바이오시스 주식회사 발광 소자
US9401468B2 (en) 2014-12-24 2016-07-26 GE Lighting Solutions, LLC Lamp with LED chips cooled by a phase transformation loop
WO2016145448A1 (en) 2015-03-12 2016-09-15 GE Lighting Solutions, LLC Led lamp with internal mirror
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN105355740B (zh) * 2015-10-19 2017-09-22 天津三安光电有限公司 发光二极管及其制作方法
KR102642019B1 (ko) * 2016-12-30 2024-02-28 엘지디스플레이 주식회사 발광 소자 및 그를 포함하는 발광 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243612A (ja) * 1992-03-03 1993-09-21 Sharp Corp 発光ダイオード及びその製造方法
JP2002344016A (ja) * 2001-05-18 2002-11-29 Toshiba Corp 半導体発光素子
JP2004296979A (ja) * 2003-03-28 2004-10-21 Stanley Electric Co Ltd 発光ダイオード
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233444A (en) * 1989-07-25 1993-08-03 Olympus Optical Co., Ltd. Focus error detecting apparatus
US5309001A (en) * 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
JP2834922B2 (ja) 1991-11-25 1998-12-14 シャープ株式会社 発光ダイオード
JP2837580B2 (ja) 1992-06-17 1998-12-16 シャープ株式会社 発光ダイオード
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
DE19517697A1 (de) * 1995-05-13 1996-11-14 Telefunken Microelectron Strahlungsemittierende Diode
JPH0936431A (ja) 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
TW544953B (en) * 2002-06-03 2003-08-01 Opto Tech Corp Light emitting diode capable of increasing the light emitting efficiency
KR100495215B1 (ko) * 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
JP4217093B2 (ja) * 2003-03-27 2009-01-28 スタンレー電気株式会社 半導体発光素子及びその製造方法
US6903381B2 (en) 2003-04-24 2005-06-07 Opto Tech Corporation Light-emitting diode with cavity containing a filler
JP2005129682A (ja) 2003-10-23 2005-05-19 Sanyo Electric Co Ltd 半導体発光素子
JP2006245379A (ja) * 2005-03-04 2006-09-14 Stanley Electric Co Ltd 半導体発光素子
JP4655920B2 (ja) * 2005-12-22 2011-03-23 日立電線株式会社 半導体発光素子
JP4770785B2 (ja) * 2007-04-25 2011-09-14 日立電線株式会社 発光ダイオード
JP4985260B2 (ja) 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP2009200178A (ja) * 2008-02-20 2009-09-03 Hitachi Cable Ltd 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243612A (ja) * 1992-03-03 1993-09-21 Sharp Corp 発光ダイオード及びその製造方法
JP2002344016A (ja) * 2001-05-18 2002-11-29 Toshiba Corp 半導体発光素子
JP2004296979A (ja) * 2003-03-28 2004-10-21 Stanley Electric Co Ltd 発光ダイオード
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20090101933A1 (en) 2009-04-23
US20140332840A1 (en) 2014-11-13
CN101409322A (zh) 2009-04-15
US9276174B2 (en) 2016-03-01
CN101409322B (zh) 2012-03-28
US20160181478A1 (en) 2016-06-23
US8803181B2 (en) 2014-08-12
JP5236924B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
JP5236924B2 (ja) 半導体発光素子およびその製造方法
JP3745763B2 (ja) フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法
US7897981B2 (en) Light emitting device and method of manufacturing the same
US7605403B2 (en) Semiconductor light-emitting device and fabrication method of the same
US7880181B2 (en) Light emitting diode with improved current spreading performance
JP4510120B2 (ja) 半導体発光素子、その製造方法及びこれを用いた半導体発光素子パッケージ
JP2011199221A (ja) 発光ダイオード
KR20110097011A (ko) 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
KR20110039313A (ko) 나노구조 ｌｅｄ
JPH11168262A (ja) 面型光デバイス、その製造方法、および表示装置
JP2009522755A (ja) Ｌｅｄ半導体本体及びｌｅｄ半導体本体の使用
JP2006066518A (ja) 半導体発光素子および半導体発光素子の製造方法
US10862015B2 (en) Semiconductor light emitting device package
JP2009094459A (ja) 発光ダイオードチップ及びその製造方法
WO2011071077A1 (ja) 発光素子およびその製造方法
JP2004503096A (ja) ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法
JP2012129281A (ja) 発光素子
KR100543696B1 (ko) 고효율 발광 다이오드
JPH11186662A (ja) 半導体レーザ装置
CN111052409A (zh) 发光二极管装置及制造发光二极管装置的方法
JP6441999B2 (ja) 半導体発光素子
JP6162851B2 (ja) 半導体発光素子
JP5607202B2 (ja) 半導体発光素子
JP2014220536A (ja) 半導体発光素子
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250