KR20110097011A - 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법 - Google Patents

하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20110097011A
KR20110097011A KR1020100016617A KR20100016617A KR20110097011A KR 20110097011 A KR20110097011 A KR 20110097011A KR 1020100016617 A KR1020100016617 A KR 1020100016617A KR 20100016617 A KR20100016617 A KR 20100016617A KR 20110097011 A KR20110097011 A KR 20110097011A
Authority
KR
South Korea
Prior art keywords
layer
via hole
electrode
light emitting
emitting diode
Prior art date
Application number
KR1020100016617A
Other languages
English (en)
Other versions
KR101630152B1 (ko
Inventor
홍영기
장승호
김원호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100016617A priority Critical patent/KR101630152B1/ko
Priority to US12/972,584 priority patent/US8816365B2/en
Priority to CN201010605741.4A priority patent/CN102163666B/zh
Publication of KR20110097011A publication Critical patent/KR20110097011A/ko
Application granted granted Critical
Publication of KR101630152B1 publication Critical patent/KR101630152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩은 P형 반도체 물질로 형성되는 제 1 클래드층; N형 반도체 물질로 형성되는 제 2 클래드층; 상기 제 1 클래드층과 상기 제 2 클래드층 사이에 형성되는 활성층; 상기 제 1 클래드층 상부에 형성되는 제 1 본딩 메탈층; 상기 제 2 클래드층 상부에 형성되는 제 2 본딩 메탈층; 상기 제 1 본딩 메탈층을 노출시키는 적어도 하나의 제 1 비아 홀 및 상기 제 2 본딩 메탈층을 노출시키는 적어도 하나의 제 2 비아 홀을 포함하여, 상기 제 1 본딩 메탈층 및 제 2 본딩 메탈층의 상부에 본딩되는 세라믹 기판; 상기 적어도 하나의 제 1 비아 홀에 전도성 물질이 매립되어 형성되는 P 전극; 및 상기 적어도 하나의 제 2 비아 홀에 전도성 물질이 매립되어 형성되는 N 전극;을 포함하고, 상기 세라믹 기판에 형성된 상기 제 1 비아 홀 및 제 2 비아 홀은, 원 형태로 형성됨과 아울러, 원 형태의 원주면에 형성되는 음각 패턴을 포함한다.

Description

하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법{HYBRID LIGHT EMITTING DIODE CHIP AND LIGHT EMITTING DIODE DEVICE HAVING THE SAME, AND MANUFACTURING METHOD THEREOF}
본 발명은 발광다이오드(LED: Light Emitting Diode)에 관한 것으로, 특히 전류주입 특성을 높여 광 효율을 향상시킬 수 있는 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자에 관한 것이다. 또한, 와이어 본딩 공정을 삭제하여 제조효율을 향상시킬 수 있는 하이브리드 발광다이오드 칩의 제조방법에 관한 것이다.
발광다이오드(LED: Light Emitting Diode) 소자는 저전력 소비 및 긴 수명의 장점으로 인해 적용분야가 확대되고 있다. 특히, 백색 발광다이오드 소자의 경우 최근에 들어 조명 장치 및 디스플레이 장치의 백라이트로의 적용이 확대되고 있다.
도 1은 종래 기술에 따른 발광다이오드 소자를 나타내는 도면이다.
도 1을 참조하면, 종래 기술에 따른 발광다이오드 소자는 특정 파장의 광을 생성하는 발광다이오드 칩(10, Light Emitting Diode chip)과, 상기 발광다이오드 칩(10)에서 생성된 광을 특정 색광으로 변환시키기 위한 형광층(50)과, 상기 발광다이오드 칩에 구동 전원을 공급하는 리드 전극(30)과, 상기 발광다이오드 칩(10)과 리드 전극(30) 전기적으로 연결시키는 본딩 와이어(20)와, 상기 발광다이오드 칩(10), 형광층(50) 및 리드 전극(30)을 실장하는 리드 프레임(40)과, 상기 형광층(50) 상에 형성되는 렌즈(60)을 포함하여 구성된다.
이러한, 발광다이오드 소자가 높은 광효율을 얻기 위해서는 여러 가지 고려해야 할 사항이 있지만, 광을 생성하는 발광다이오드 칩(10)의 광효율이 가장 중요한 요소이다.
여기서, 상기 발광다이오드 칩(10)은 크게 래터럴(Lateral) 타입과 버티컬(Vertical) 타입으로 구분될 수 있다.
도 2는 종래 기술에 따른 래터럴(Lateral) 타입의 발광다이오드 칩을 나타내는 도면이고, 도 3은 종래 기술에 따른 버티컬(Vertical) 타입의 발광다이오드 칩을 나타내는 도면이다.
도 2에 도시된 바와 같이, 종래 기술에 따른 (Lateral) 타입의 발광다이오드 칩은 사파이어 기판(sapphire substrate) 또는 실리콘(SiC) 기판 상에 n-GaN 물질로 형성되는 n형의 제 1 클래드층과, 상기 제 1 클래드층의 일측 상에 순차적으로 형성되는 다중 양자우물층(MQW: Multiple Quantum Well), p-GaN 물질로 형성되는 p형의 제 2 클래드층, P 전극의 본딩을 위한 본딩 메탈층(bonding metal) 및 P 전극을 포함한다. 또한, 상기 제 1 클래드층의 타측 상에 N 전극의 본딩을 위한 본딩 메탈층 및 N 전극이 순차적으로 형성되는 구조를 가진다. 도 2에서는 사파이어 기판 상에 n형의 제 1 클래드층과, 다중 양자우물층(MQW), p형의 제 2 클래드층이 순차적으로 형성되는 것을 일 예로 도시하였다.
도 3에 도시된 바와 같이, 종래 기술에 따른 버티컬(Vertical) 타입의 발광다이오드 칩은 상술한 래터럴(Lateral) 타입의 발광다이오드 칩과 동일하게 n-GaN 물질로 형성되는 n형의 제 1 클래드층과, 다중 양자우물층과, p-GaN 물질로 형성되는 p형의 제 2 클래드층이 사파이어 기판 또는 실리콘(SiC) 기판 상에 순차적으로 형성된다. 상기 래터럴(Lateral) 타입과 상이하게 P 전극과 N 전극이 수직 구조로 형성되게 된다. 도 3에서는 사파이어 기판 상에 n형의 제 1 클래드층과, 다중 양자우물층(MQW), p형의 제 2 클래드층이 순차적으로 형성되는 것을 일 예로 도시하였다.
이러한, 종래 기술에 따른 래터럴(Lateral) 타입 및 버티컬(Vertical) 타입의 발광다이오드 칩은 P 전극과 N 전극이 본딩 와이어(20)를 통해 도 1에 도시된 리드 전극(30)과 전기적으로 연결되어, P 전극과 N 전극에 구동전원이 인가되는 구조를 가진다.
따라서, 발광다이오드 소자에 본딩 와이어(20)가 필수적으로 구비되어야 하고, 제조과정에서 상기 본딩 와이어(20)를 형성하기 위한 공정을 수행하여야 단점이 있다.
여기서, 상기 본딩 와이어(20)는 미세 선폭을 가지게 되는데, 이로 인해 발광다이오드 칩(10)에 전류 주입 특성이 떨어지고, 본딩 와이어(20)와 리드 전극(30)을 연결(connecting) 시 불량이 발생되는 문제점이 발생된다. 이러한, 본딩 와이어의 연결에 따른 불량이 발생되면 발광다이오드 소자의 발광이 이루어지지 않게 되어 발광다이오드 소자의 신뢰성 및 품질이 저하되는 단점이 있다.
또한, 상술한 래터럴(Lateral) 타입의 발광다이오드 소자는 P 전극과 N 전극이 수평 방향으로 형성되기 때문에, N 전극으로부터 다중 양자우물층을 경유하여 P 전극으로 흐르는 전류의 흐름이 수평 방향을 따라 협소하게 형성되어 광효율이 저하되는 단점이 있다.
또한, 상술한 래터럴(Lateral) 타입의 발광다이오드 소자는 구조적인 특성으로 인해 발열에 단점이 있어, 발광다이오드 소자의 신뢰성 및 품질이 저하되는 단점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 전류주입 특성을 높여 광 효율을 향상시킬 수 있는 하이브리드 발광다이오드 칩을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본딩 와이어 없이 구동전원의 공급이 이루어질 수 있는 하이브리드 발광다이오드 칩을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 방열 특성을 향상시켜 발광다이오드 소자의 신뢰성을 향상시킬 수 있는 발광다이오드 칩과 이를 포함하는 발광다이오드를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 와이어 본딩 공정을 삭제하여 제조효율을 향상시킬 수 있는 하이브리드 발광다이오드 칩의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩은 P형 반도체 물질로 형성되는 제 1 클래드층; N형 반도체 물질로 형성되는 제 2 클래드층; 상기 제 1 클래드층과 상기 제 2 클래드층 사이에 형성되는 활성층; 상기 제 1 클래드층 상부에 형성되는 제 1 본딩 메탈층; 상기 제 2 클래드층 상부에 형성되는 제 2 본딩 메탈층; 상기 제 1 본딩 메탈층을 노출시키는 적어도 하나의 제 1 비아 홀 및 상기 제 2 본딩 메탈층을 노출시키는 적어도 하나의 제 2 비아 홀을 포함하여, 상기 제 1 본딩 메탈층 및 제 2 본딩 메탈층의 상부에 본딩되는 세라믹 기판; 상기 적어도 하나의 제 1 비아 홀에 전도성 물질이 매립되어 형성되는 P 전극; 및 상기 적어도 하나의 제 2 비아 홀에 전도성 물질이 매립되어 형성되는 N 전극;을 포함하고, 상기 세라믹 기판에 형성된 상기 제 1 비아 홀 및 제 2 비아 홀은, 원 형태로 형성됨과 아울러, 원 형태의 원주면에 형성되는 음각 패턴을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 상기 P 전극 및 N 전극은 상기 제 1 비아 홀 및 상기 제 2 비아 홀에 형성된 음각 패턴과 대응되는 양각 패턴을 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 상기 P 전극 및 N 전극은 원기둥의 형상을 가지며, 외벽에 복수의 삼각 단면, 사다리꼴 단면, 톱니 모양 또는 일측 원주면에 타원 형태의 단면을 가지는 양각 패턴이 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법은 베이스 기판 상에 N형 반도체층, 활성층, P형 반도체층을 순차적으로 형성한 후, 상기 P 형 반도체층 상부의 일부 영역에 광을 반사시키는 전도성 물질을 증착하여 반사층을 형성하는 단계; 상기 베이스 기판 상에 형성된 N형 반도체층, 활성층, P형 반도체층을 소정 깊이로 식각하여, 상기 N형 반도체층의 상부면을 노출시키는 트렌치를 형성한 후, 상기 N형 반도체층 상부에 전극 패드를 형성하는 단계; 상기 반사층 및 트렌치 내부에 전도성 물질을 증착시킨 후, 패터닝 공정을 수행하여, 상기 반사층 상에 제 1 본딩 메탈층 및 상기 전극 패드 상에 제 2 본딩 메탈층을 형성하는 단계; 상기 제 1 본딩 메탈층을 노출시키는 적어도 하나의 제 1 비아 홀 및 상기 제 2 본딩 메탈층을 노출시키는 적어도 하나의 제 2 비아 홀을 포함하는 세라믹 기판을 상기 제 1 본딩 메탈층 및 제 2 본딩 메탈층 상에 본딩 시키는 단계; 상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀에 전도성 물질을 매립하여, 상기 제 1 본딩 메탈층과 접속되는 P 전극 및 상기 제 2 본딩 메탈층과 접속되는 N 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법은 상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀 각각의 내부 표면적을 증가시키기 위한 음각 패턴을 형성시키는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법에서, 상기 음각 패턴은 상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀의 길이 방향을 따라 원주면에 연속적으로 형성되고, 복수의 삼각 단면, 사다리꼴 단면, 톱니 모양 또는 일측 원주면에 타원 형태의 단면을 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법에서, 상기 P 전극 및 N 전극은 상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀에 형성된 음각 패턴과 대응되는 양각 패턴을 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법에서, 상기 P 전극 및 N 전극은 원기둥의 형상을 가지며, 외벽에 복수의 삼각 단면, 사다리꼴 단면, 톱니 모양 또는 일측 원주면에 타원 형태의 단면을 가지는 양각 패턴을 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법에서, 상기 P 전극 및 N 전극은 상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀의 개수와 대응되는 개수로 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩은 전류주입 특성을 높여 광 효율을 향상시킬 수 있다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩은 본딩 와이어 없이 구동전원의 공급이 이루어질 수 있도록 하여, 본딩 와이어의 접속 불량에 따른 소자의 신뢰성 및 품질의 저하를 방지할 수 있다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자는 상기 제 2 클래드층에 표면 거칠기(surface roughness) 공정을 수행하여, 상기 제 2 클래드층의 상부면이 요철을 가지도록 형성한다. 이를 통해, 상기 방열 특성을 향상시켜 발광다이오드 소자의 신뢰성을 향상시킬 수 있다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법은 와이어 본딩 공정을 삭제하여 제조효율을 향상시킬 수 있다.
도 1은 종래 기술에 따른 발광다이오드 소자를 나타내는 도면.
도 2는 종래 기술에 따른 래터럴(Lateral) 타입의 발광다이오드 칩을 나타내는 도면.
도 3은 종래 기술에 따른 버티컬(Vertical) 타입의 발광다이오드 칩을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩을 나타내는 도면.
도 5는 하이브리드 발광다이오드 칩의 세라믹 기판에 형성되는 비아 홀의 형상을 나타내는 평면도.
도 6은 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩에 형성되는 P 전극 및 N 전극을 나타내는 사시도.
도 7 내지 도 14는 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법을 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩과 이의 제조방법에 대하여 설명하기로 한다.
1. 하이브리드 발광다이오드 칩
도 4는 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩을 나타내는 도면이고, 도 5는 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 세라믹 기판에 형성되는 비아 홀의 형상의 나타내는 도면이고, 도6은 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 P 전극 및 N 전극을 나타내는 도면이다.
도 4 내지 도 6을 참조하면, 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩은 제 1 클래드층(140), 활성층(130, MQW: Multiple Quantum Well), 제 2 클래드층(120), 반사층(150), N 전극 패드(160), 제 1 본딩 메탈층(180a), 제 2 본딩 메탈층(180b), 절연층(170), 복수의 비아 홀(195a, 195b, Via hole)을 가지는 세라믹 기판(190), N 전극(200) 및 P 전극(210)을 포함하여 구성된다.
상기 제 1 클래드층(140)은 p형 물질로 형성되는 p형의 반도체 층으로, GaN, AlGaN, InGaN, AlN, AlInGaN에 불순물로 Mg, Zn, Be을 도핑하여 형성될 수 있다.
상기 제 2 클래드층(120)은 n형 물질로 형성되는 n형의 반도체 층으로, GaN, AlGaN, InGaN, AlN, AlInGaN에 불순물로 Si, Ge, Sn, Se, Te을 도핑하여 형성될 수 있다.
상기 제 2 클래드층(120)은 사파이어 기판에 형성될 때에는 상부면이 평탄(flat)하게 형성되지만, 제조과정에서 상기 제 2 클래드층(120)에 표면 거칠기(surface roughness) 공정이 수행되어 상기 제 2 클래드층(120)의 상부면이 요철을 가지도록 형성된다.
상기 제 1 클래드층(140)과 상기 제 2 클래드층(120) 사이에는 활성층(130)이 형성된다.
여기서, 상기 활성층(130)은 인가되는 전류를 이용하여 발광하는 층으로서, InGaN 층을 양자 우물로 하고, (Al)GaN층을 베리어 레이어(barrier layer)로 성장시켜 다중 양자우물(Multi Quantum Well) 구조를 가지게 된다.
여기서, 발광다이오드 칩에서 발생되는 광의 색(color)은 활성층(130)을 형성하는 물질에 따라 달라지게 된다. 상기 활성층(130)이 InGaN/GaN의 다중 양자우물 구조를 가지는 경우에는 청색광을 발광하고, GaN/AlGaN, InAlGaN/InAlGaN, InGaN/AlGaN 등의 다중 양자우물 구조를 가지는 경우에는 자외선을 발생시키게 된다.
이러한, 활성층(130)의 인듐(In) 또는 알루미늄(Al)의 조성비율을 변화시킴으로써 광의 파장을 조절하거나, 활성층(130) 내의 양자 우물의 깊이, 활성층(130)의 구성하는 레이어(layer)의 개수 및 두께 등을 변화시킴으로써 활성층(130)의 광효율 향상시킬 수 있다.
상술한, 상기 제 1 클래드층(140), 활성층(130), 제 2 클래드층(120)은 사파이어 기판(sapphire substrate) 상에 순차적으로 형성된다.
여기서, 상기 사파이어 기판은 발광다이오드 칩의 제조과정에서 제 1 클래드층(140), 활성층(130), 제 2 클래드층(120)을 형성한 후 제거되어, 제조가 완료된 발광다이오드 칩에서는 존재하지 않게 된다. 따라서, 도 4에서는 사파이어 기판을 도시하지 않았다.
상기 반사층(150)은 광을 반사시킬 수 있는 전도성 물질로 상기 제 1 클래드층(140) 상에 형성되어, P 전극(210) 방향으로의 광을 출사면으로 반사시켜 광 효율을 향상시킨다. 상기 반사층(150) 상에는 제 1 클래드층(140)을 P 전극(210)과 연결시키는 제 1 본딩 메탈층(180a)이 형성된다.
상기 제 2 클래드층(120)의 일측 상에는 상기 제 2 클래드층(120)의 상부면을 노출시키는 트렌치(trench)가 형성되고, 상기 트렌치 내에 전도성 물질이 증착되어 제 2 클래드층(120)과 N 전극(200)을 연결시키기 위한 N 전극 패드(160)가 형성된다.
이때, 상기 N 전극 패드(160)는 n형의 상기 제 2 클래드층(120)과 접속되도록 형성되고, 트렌치(trench)에 의해 노출된 상기 활성층(130) 및 p 형의 제 2 클래드층(120)의 외벽과는 격리되도록 형성된다.
상기 N 전극 패드(160) 상에는 상기 제 2 클래드층(120)을 N 전극(200)과 연결시키기 위한 제 2 본딩 메탈층(180b)이 형성된다. 상기 제 1 본딩 메탈층(180a)과 제 2 본딩 메탈층(180b)의 사이 및 상기 트렌치(trench) 내부에는 상기 제 1 본딩 메탈층(180a)과 상기 제 2 본딩 메탈층(180b)을 절연시키기 위한 절연층(170)이 형성된다.
상기 세라믹 기판(190)은 AlN 물질로 형성되는 기판으로, 복수의 비아 홀(195)이 형성되어 있다. 복수의 비아 홀(195)이 형성된 세라믹 기판(190)은 별도로 제작된 후, 상기 제 1 본딩 메탈층(180a), 상기 제 2 본딩 메탈층(180b) 및 절연층(170)의 전면에 본딩 된다. 여기서, 세라믹 기판(190)은 발광다이오드 칩 내부에서 발생되는 열의 방열 시키는 역할을 수행할 수 있다.
상기 복수의 비아 홀(195)은 P 전극(210)을 형성하기 위하여 상기 제 1 본딩 메탈층(180a)을 노출시키는 적어도 하나의 제 1 비아 홀(195a) 및 N 전극(200)을 형성하기 위하여 상기 제 2 본딩 메탈층(180b)을 노출시키는 적어도 하나의 제 2 비아 홀(195b)로 구성된다.
상기 제 1 및 제 2 비아 홀(195a, 195b) 각각은 5에 도시된 바와 같이, 원 형태로 형성됨과 아울러, 원 형태의 원주면에 형성된 음각 패턴(196)을 가지도록 형성된다.
이러한, 음각 패턴(196)은 제 1 및 제 2 비아 홀(195a, 195b)의 표면적을 증가시키기 위한 것으로, 상기 음각 패턴(196)을 포함하는 상기 제 1 및 제 2 비아 홀(195a, 195b)에 전도성 물질이 매립되어 P 전극(210) 및 N 전극(200)이 형성된다.
이를 위해, 상기 음각 패턴(196)은 제 1 및 제 2 비아 홀(195a, 195b)의 길이 방향을 따라 제 1 및 제 2 비아 홀(195a, 195b)의 원주면에 연속적으로 형성되고, 도 5에 도시된 바와 같이, 복수의 삼각 단면(a) 또는 사다리꼴 단면(b) 또는 톱니 모양의 형태를 가지도록 형성될 수 있다.
또한, 제 1 및 제 2 비아 홀(195a, 195b)의 길이 방향을 따라 제 1 및 제 2 비아 홀(195a, 195b)의 일측 원주면에 타원 형태의 단면(c)을 가지도록 형성될 수 있다.
여기서, 상기 음각 패턴(196)은 상술한 형태에 한정되지 않고, 제 1 및 제 2 비아 홀(195a, 195b)의 내부 표면적을 증가시킬 수 있는 다양한 형태를 가질 수 있다.
상기 P 전극(210)은 상기 제 1 본딩 메탈층(180a)을 노출시키는 적어도 하나의 제 1 비아 홀(195a)에 전도성 물질이 매립되어 형성된다. 따라서, 상기 P 전극(210)은 상기 제 1 비아 홀(195a)과 개수와 대응되도록 적어도 하나가 형성될 수 있다.
상기 N 전극(200)은 상기 제 2 본딩 메탈층(180b)을 노출시키는 적어도 하나의 제 2 비아 홀(195b)에 전도성 물질이 매립되어 형성된다. 따라서, 상기 N 전극(200)은 상기 제 2 비아 홀(195b)과 개수와 대응되도록 적어도 하나가 형성될 수 있다.
상기 P 전극(210) 및 N 전극(200)은 상술한 음각 패턴을 포함하는 상기 제 1 비아 홀 및 상기 제 2 비아 홀에 전도성 물질이 매립되어 형성되므로, 상기 음각 패턴(196)과 대응되는 양각 패턴을 가지도록 형성된다.
따라서, 본 발명의 실시 예에 따른 발광다이오드 칩은 상기 세라믹 기판(190)에 형성된 적어도 하나의 제 1 비아 홀(195a) 및 제 2 비아 홀(195b)에 전도성 물질을 매립하여 상기 P 전극(210) 및 상기 N 전극(200)을 형성함으로써, 상기 P 전극(210) 및 상기 N 전극(200)의 표면적을 증가시킬 수 있다.
여기서, 상기 N 전극(200) 및 P 전극(210)은 Ti, Cr, Al, Cu, Au 중 하나의 물질 또는 상기 Ti, Cr, Al, Cu, Au 중 적어도 하나를 포함하는 합금을 이용하여 형성될 수 있다.
상기 음각 패턴(196)을 포함하는 상기 제 1 및 제 2 비아 홀(195a, 195b)에 전도성 물질을 매립하여 상기 P 전극(210) 및 N 전극(200)을 형성하면, 도 6에 도시된 바와 같이, P 전극(210) 및 N 전극(200)이 상기 제 1 및 제 2 비아 홀(195a, 195b)과 대응되는 형상을 가지도록 형성되게 된다.
즉, 상기 P 전극(210) 및 N 전극(200)은 외벽에 복수의 삼각 단면, 사다리꼴 단면, 톱니 모양 또는 일측 원주면에 타원 형태의 단면을 가지는 양각 패턴이 형성된 원기둥의 형상을 가지도록 형성된다.
이를 통해, 상기 P 전극(210) 및 N 전극(200)의 표면적을 증가시켜 발광다이오드 칩의 전류 주입 특성을 향상시킬 수 있다.
상술한 구성을 포함하는 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩은 반도체 제조공정을 통해 제조되므로, 복수개의 하이브리드 발광다이오드 칩이 함께 제조되게 된다.
제조가 완료된 하이브리드 발광다이오드 칩 각각을 잘라낸 후, 발광다이오드 칩을 표면실장소자(SMD: Surface Mount Devices) 기술을 통해 기판에 패키지(package) 형태로 장착시켜 발광다이오드 소자를 구현시킬 수 있다.
한편, 본 발명의 다른 실시 예에서는, 제조가 완료된 하이브리드 발광다이오드 칩 각각을 자르지 않고, 하이브리드 발광다이오드 칩 상에 형광체와 에폭시를 코팅시킨 후, 마이크로 렌즈(micro lens)를 형성하여 백색 광을 발생시키는 발광다이오드 소자를 구현시킬 수 있다.
상술한 구성을 포함하는 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩은 본딩 와이어 없이 구동전원의 공급이 이루어질 수 있도록 하여, 본딩 와이어 접속 불량에 따른 소자의 신뢰성 및 품질의 저하를 방지할 수 있다.
또한, 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자는 요철 형태의 표면을 가지는 제 2 클래드층(120)을 통해 발광다이오드 칩에서 발생되는 열을 방열시켜, 발광다이오드 소자의 신뢰성을 향상시킬 수 있다.
2. 하이브리드 발광다이오드 칩의 제조방법
이하, 도 7 내지 도 14를 참조하여 본 발명의 실시 예에 따른 발광다이오드 칩과 이를 포함하는 발광다이오드 소자의 제조방법에 대하여 상세히 설명한다.
도 7 내지 도 14는 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법을 나타내는 도면이다.
도 7에 도시된 바와 같이, 사파이어 기판(110) 상에 제 2 클래드층(120), 활성층(130) 및 제 1 클래드층(140)을 순차적으로 형성한다. 이후, 상기 제 1 클래드층(140) 상부의 일부 영역에 광을 반사시킬 수 있는 전도성 물질을 증착시켜 반사층(150)을 형성한다.
여기서, 상기 제 2 클래드층(120)은 n형 물질로 형성되는 n형의 반도체 층으로, GaN, AlGaN, InGaN, AlN, AlInGaN에 불순물로 Si, Ge, Sn, Se, Te을 도핑하여 형성될 수 있다. 또한, 상기 제 1 클래드층(140)은 p형 물질로 형성되는 p형의 반도체 층으로, GaN, AlGaN, InGaN, AlN, AlInGaN에 불순물로 Mg, Zn, Be을 도핑하여 형성될 수 있다.
이때, 상기 제 1 클래드층(140) 및 제 2 클래드층(120)은 유기 금속 기상 증착법(Metal Organic Chemical Vapor Deposition, MOCVD), 분자빔 성장법(Molecular Beam Epitaxy, MBE) 또는 하이드라이드 기상 증착법(Hydride Vapor Phase Epitaxy, HVPE) 등의 증착공정을 이용하여 형성할 수 있다.
상기 제 1 클래드층(140)과 상기 제 2 클래드층(120) 사이에 형성되는 상기 활성층(130)은 인가되는 전류를 이용하여 발광하는 층으로서, InGaN 층을 양자 우물로 하고, (Al)GaN층을 베리어 레이어(barrier layer)로 성장시켜 다중 양자우물(Multi Quantum Well) 구조를 가지게 된다.
여기서, 상기 활성층(130)이 InGaN/GaN의 다중 양자우물 구조를 가지는 경우에는 청색광을 발광하고, GaN/AlGaN, InAlGaN/InAlGaN, InGaN/AlGaN 등의 다중 양자우물 구조를 가지는 경우에는 자외선을 발생시키게 된다.
이어서, 도 8에 도시된 바와 같이, 사파이어 기판(110) 상에 순차적으로 형성된 제 2 클래드층(120), 활성층(130) 및 제 1 클래드층(140)을 소정 깊이로 식각하여, 상기 제 2 클래드층(120)의 상부면을 노출시키는 트렌치(155)를 형성한다.
이어서, 도 9에 도시된 바와 같이, 상기 반사층(150) 및 트렌치(155)에 의해 노출된 제 2 클래드층(120)의 상부면을 제외한 다른 부분에 절연층(170)을 형성한다. 즉, 상기 절연층(170)은 상기 반사층(150)이 형성되지 않은 제 1 클래드층(140)의 상부면과, 상기 트렌치(155)에 의해 노출된 제 2 클래드층(120), 활성층(130) 및 제 1 클래드층(140)의 측벽을 덮도록 형성된다.
이후, 상기 절연층(170)에 의해 전기적으로 격리된 트렌치(155) 내부에 전도성 물질을 증착시켜 상기 제 2 클래드층(120)과 후술되는 N 전극(200)을 연결시키기 위한 N 전극 패드(160)를 형성한다.
이때, 상기 N 전극 패드(160)는 n형의 상기 제 2 클래드층(120)과 접속되도록 형성되고, 상기 트렌치(155)에 의해 노출된 상기 활성층(130) 및 p 형의 제 2 클래드층(120)의 외벽과는 상기 절연층(170)에 의해 격리된다.
이어서, 도 10에 도시된 바와 같이, 제 1 클래드층(140)의 전면에 전도성 물질을 증착시킨 후, 패터닝 공정을 수행하여, 상기 절연층(170)이 형성되지 않은 상기 반사층(170) 상에 제 1 클래드층(140)을 후술되는 P 전극(210)과 연결시키기 위한 제 1 본딩 메탈층(180a)을 형성한다. 또한, 상기 N 전극 패드(160) 상에 상기 제 2 클래드층(120)을 N 전극(200)과 연결시키기 위한 제 2 본딩 메탈층(180b)을 형성한다.
이어서, 도 11에 도시된 바와 같이, 복수의 비아 홀(195)을 가지도록 별도로 제작된 세라믹 기판(190)을 절연층(170), 상기 제 1 본딩 메탈층(180a) 및 제 2 본딩 메탈층(180b) 상에 본딩 시킨다.
여기서, 상기 세라믹 기판(190)은 AlN 물질로 형성되는 기판으로, 발광다이오드 칩 내부에서 발생되는 열의 방열 시키는 역할을 수행할 수 있다.
상기 세라믹 기판(190)에 형성된 상기 복수의 비아 홀(195)은 P 전극(210)을 형성하기 위하여 상기 제 1 본딩 메탈층(180a)을 노출시키는 적어도 하나의 제 1 비아 홀(195a) 및 N 전극(200)을 형성하기 위하여 상기 제 2 본딩 메탈층(180b)을 노출시키는 적어도 하나의 제 2 비아 홀(195b)로 구성된다.
상기 제 1 및 제 2 비아 홀(195a, 195b) 각각은 도 5를 참조한 상술한 바와 같이, 제 1 및 제 2 비아 홀(195a, 195b)에 금속 물질이 매립되어 형성되는 P 전극(210) 및 N 전극(200)의 표면적을 증가시키기 위해, 음각 패턴(196)을 가지도록 형성된다.
이를 위해, 상기 음각 패턴(196)은 제 1 및 제 2 비아 홀(195a, 195b)의 길이 방향을 따라 제 1 및 제 2 비아 홀(195a, 195b)의 원주면에 연속적으로 형성되고, 도 5에 도시된 바와 같이, 복수의 삼각 단면(a) 또는 사다리꼴 단면(b) 또는 톱니 모양의 형태를 가지도록 형성될 수 있다. 또한, 제 1 및 제 2 비아 홀(195a, 195b)의 길이 방향을 따라 제 1 및 제 2 비아 홀(195a, 195b)의 일측 원주면에 타원 형태의 단면(c)을 가지도록 형성될 수 있다. 여기서, 상기 음각 패턴(196)은 상술한 형태에 한정되지 않고, 제 1 및 제 2 비아 홀(195a, 195b)의 내부 표면적을 증가시킬 수 있는 다양한 형태를 가질 수 있다.
이어서, 도 12에 도시된 바와 같이, 사파이어 기판(110)을 제 2 클래드층(120)과 분리시켜 제거한다.
이어서, 도 13에 도시된 바와 같이, 사파이어 기판(110)이 분리된 상기 제 2 클래드층(120)의 상부면이 요철 형상을 가지도록 상기 제 2 클래드층(120)의 표면에 거칠기(surface roughness) 공정을 수행한다.
이어서, 도 14에 도시된 바와 같이, 상기 음각 패턴(196)을 포함하는 상기 제 1 및 제 2 비아 홀(195a, 195b)에 전도성 물질을 매립하여 상기 도 6에 도시된 형상을 가지는 P 전극(210) 및 N 전극(200)을 형성하여, 본 발명의 실시 예에 따른 발광다이오드 칩의 제조를 완료한다.
여기서, 상기 N 전극(200) 및 P 전극(210)은 Ti, Cr, Al, Cu, Au 중 하나의 물질 또는 상기 Ti, Cr, Al, Cu, Au 중 적어도 하나를 포함하는 합금을 이용하여 형성될 수 있다.
이때, 상기 P 전극(210)은 상기 제 1 본딩 메탈층(180a)을 노출시키는 적어도 하나의 제 1 비아 홀(195a)에 전도성 물질이 매립되어 형성된다. 따라서, 상기 P 전극(210)은 상기 제 1 비아 홀(195a)과 개수와 대응되도록 적어도 하나가 형성될 수 있다.
또한, 상기 N 전극(200)은 상기 제 2 본딩 메탈층(180b)을 노출시키는 적어도 하나의 제 2 비아 홀(195b)에 전도성 물질이 매립되어 형성된다. 따라서, 상기 N 전극(200)은 상기 제 2 비아 홀(195b)과 개수와 대응되도록 적어도 하나가 형성될 수 있다.
음각 패턴(196)을 가지는 적어도 하나의 제 1 비아 홀(195a) 및 제 2 비아 홀(195b)에 전도성 물질을 매립하여 상기 P 전극(210) 및 상기 N 전극(200)을 형성함으로써, 상기 P 전극(210) 및 상기 N 전극(200)의 표면적을 증가시킬 수 있다.
상기 P 전극(210) 및 N 전극(200)은 상기 제 1 및 제 2 비아 홀(195a, 195b)과 대응되는 형성을 가지도록 형성되므로, 상기 P 전극(210) 및 N 전극(200)의 표면적을 증가시켜 발광다이오드 칩의 전류 주입 특성을 향상시킬 수 있다.
제조가 완료된 하이브리드 발광다이오드 칩 각각을 잘라낸 후, 발광다이오드 칩을 표면실장소자(SMD: Surface Mount Devices) 기술을 통해 기판에 패키지(package) 형태로 장착시켜 발광다이오드 소자를 구현시킬 수 있다.
한편, 본 발명의 다른 실시 예에서는, 제조가 완료된 하이브리드 발광다이오드 칩 각각을 자르지 않고, 하이브리드 발광다이오드 칩 상에 형광체와 에폭시를 코팅시킨 후, 마이크로 렌즈(micro lens)를 형성하여 백색 광을 발생시키는 발광다이오드 소자를 구현시킬 수 있다.
본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩의 제조방법은 본딩 와이어를 형성하는 공정을 삭제하여 제조효율을 향상시킬 수 있다.
상술한 제조방법을 통해 제조된 본 발명의 실시 예에 따른 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자는 본딩 와이어 없이 구동전원의 공급이 이루어질 수 있도록 하여, 발광다이오드 소자의 신뢰성 및 품질을 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 사파이어 기판 120: 제 2 클래드층
130: 활성층 140: 제 1 클래드층
150: 반사층 160: N 전극 패드
170: 절연층 180a: 제 1 본딩 메탈층
180b: 제 2 본딩 메탈층 190: 세라믹 기판
195: 비아 홀 196: 음각 패턴
200: N 전극 210: P 전극

Claims (19)

  1. P형 반도체 물질로 형성되는 제 1 클래드층;
    N형 반도체 물질로 형성되는 제 2 클래드층;
    상기 제 1 클래드층과 상기 제 2 클래드층 사이에 형성되는 활성층;
    상기 제 1 클래드층 상부에 형성되는 제 1 본딩 메탈층;
    상기 제 2 클래드층 상부에 형성되는 제 2 본딩 메탈층;
    상기 제 1 본딩 메탈층을 노출시키는 적어도 하나의 제 1 비아 홀 및 상기 제 2 본딩 메탈층을 노출시키는 적어도 하나의 제 2 비아 홀을 포함하여, 상기 제 1 본딩 메탈층 및 제 2 본딩 메탈층의 상부에 본딩되는 세라믹 기판;
    상기 적어도 하나의 제 1 비아 홀에 전도성 물질이 매립되어 형성되는 P 전극; 및
    상기 적어도 하나의 제 2 비아 홀에 전도성 물질이 매립되어 형성되는 N 전극;을 포함하고,
    상기 세라믹 기판에 형성된 상기 제 1 비아 홀 및 제 2 비아 홀은,
    원 형태로 형성됨과 아울러, 원 형태의 원주면에 형성되는 음각 패턴을 포함하는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  2. 제 1 항에 있어서, 상기 음각 패턴은
    상기 제 1 비아 홀 및 상기 제 2 비아 홀의 길이 방향을 따라 상기 제 1 비아 홀 및 제 2 비아 홀의 원주면에 연속적으로 형성되고,
    복수의 삼각 단면, 사다리꼴 단면, 톱니 모양 또는 일측 원주면에 타원 형태의 단면을 가지도록 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  3. 제 1 항에 있어서, 상기 P 전극 및 N 전극은
    상기 제 1 비아 홀 및 상기 제 2 비아 홀에 형성된 음각 패턴과 대응되는 양각 패턴을 가지도록 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  4. 제 1 항에 있어서, 상기 P 전극 및 N 전극은
    원기둥의 형상을 가지며, 외벽에 복수의 삼각 단면, 사다리꼴 단면, 톱니 모양 또는 일측 원주면에 타원 형태의 단면을 가지는 양각 패턴이 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  5. 제 1 항에 있어서, 상기 P 전극 및 N 전극은
    상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀의 개수와 대응되는 개수로 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  6. 제 1 항에 있어서,
    상기 제 1 클래드층과 상기 제 1 본딩 메탈층 사이에, 광 반사 물질로 형성된 반사층을 더 포함하는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  7. 제 1 항에 있어서,
    상기 제 2 클래드층과 상기 제 2 본딩 메탈층 사이에, 전도성 물질이 증착되어 형성된 전극 패드를 더 포함하는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  8. 제 1 항에 있어서,
    상기 제 2 클래드층의 상부면은 음각 및 양각을 가지는 요철 형태로 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  9. 제 1 항에 있어서,
    상기 세라믹 기판은 AlN 물질로 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩.
  10. 제 1 항 내지 제 9 항 중 어느 한 항의 하이브리드 발광다이오드 칩;
    상기 하이브리드 발광다이오드 칩 상에 형성되는 형광체 및 마이크로 렌즈를 포함하는 것을 특징으로 하는 발광다이오드 소자.
  11. 베이스 기판 상에 N형 반도체층, 활성층, P형 반도체층을 순차적으로 형성한 후, 상기 P 형 반도체층 상부의 일부 영역에 광을 반사시키는 전도성 물질을 증착하여 반사층을 형성하는 단계;
    상기 베이스 기판 상에 형성된 N형 반도체층, 활성층, P형 반도체층을 소정 깊이로 식각하여, 상기 N형 반도체층의 상부면을 노출시키는 트렌치를 형성한 후, 상기 N형 반도체층 상부에 전극 패드를 형성하는 단계;
    상기 반사층 및 트렌치 내부에 전도성 물질을 증착시킨 후, 패터닝 공정을 수행하여, 상기 반사층 상에 제 1 본딩 메탈층 및 상기 전극 패드 상에 제 2 본딩 메탈층을 형성하는 단계;
    상기 제 1 본딩 메탈층을 노출시키는 적어도 하나의 제 1 비아 홀 및 상기 제 2 본딩 메탈층을 노출시키는 적어도 하나의 제 2 비아 홀을 포함하는 세라믹 기판을 상기 제 1 본딩 메탈층 및 제 2 본딩 메탈층 상에 본딩 시키는 단계;
    상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀에 전도성 물질을 매립하여, 상기 제 1 본딩 메탈층과 접속되는 P 전극 및 상기 제 2 본딩 메탈층과 접속되는 N 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
  12. 제 11 항에 있어서,
    상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀 각각의 내벽의 표면적을 증가시키기 위한 음각 패턴을 형성하는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
  13. 제 12 항에 있어서, 상기 음각 패턴은
    상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀의 길이 방향을 따라 원주면에 연속적으로 형성되고,
    복수의 삼각 단면, 사다리꼴 단면, 톱니 모양 또는 일측 원주면에 타원 형태의 단면을 가지도록 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
  14. 제 13 항에 있어서, 상기 P 전극 및 N 전극은
    상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀에 형성된 음각 패턴과 대응되는 양각 패턴을 가지도록 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
  15. 제 13 항에 있어서, 상기 P 전극 및 N 전극은
    원기둥의 형상을 가지며, 외벽에 복수의 삼각 단면, 사다리꼴 단면, 톱니 모양 또는 일측 원주면에 타원 형태의 단면을 가지는 양각 패턴을 가지도록 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
  16. 제 13 항에 있어서, 상기 P 전극 및 N 전극은
    상기 적어도 하나의 제 1 비아 홀 및 상기 적어도 하나의 제 2 비아 홀의 개수와 대응되는 개수로 형성되는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
  17. 제 11 항에 있어서,
    상기 베이스 기판을 상기 N형 반도체층과 분리시켜 제거하는 단계를 더 포함하는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
  18. 제 17 항에 있어서,
    상기 베이스 기판이 분리된 상기 N형 반도체층의 상부면이 요철 형상을 가지도록 표면에 거칠기 공정을 더 수행하는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
  19. 제 11 항에 있어서,
    상기 반사층 및 상기 트렌치에 의해 노출된 영역을 제외한 다른 영역 영역에 절연층을 형성하는 단계를 더 포함하고,
    상기 전극 패드는 상기 절연층에 의해 전기적으로 격리된 트렌치 내부에 전도성 물질을 증착시켜 형성하는 것을 특징으로 하는 하이브리드 발광다이오드 칩의 제조방법.
KR1020100016617A 2010-02-24 2010-02-24 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법 KR101630152B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100016617A KR101630152B1 (ko) 2010-02-24 2010-02-24 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
US12/972,584 US8816365B2 (en) 2010-02-24 2010-12-20 Hybrid light emitting diode chip and light emitting diode device having the same, and manufacturing method thereof
CN201010605741.4A CN102163666B (zh) 2010-02-24 2010-12-24 混合发光二极管芯片和具有其的发光二极管器件及制造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016617A KR101630152B1 (ko) 2010-02-24 2010-02-24 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110097011A true KR20110097011A (ko) 2011-08-31
KR101630152B1 KR101630152B1 (ko) 2016-06-14

Family

ID=44464774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016617A KR101630152B1 (ko) 2010-02-24 2010-02-24 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법

Country Status (3)

Country Link
US (1) US8816365B2 (ko)
KR (1) KR101630152B1 (ko)
CN (1) CN102163666B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283444B1 (ko) * 2012-03-22 2013-07-08 배정운 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR101304090B1 (ko) * 2011-03-23 2013-09-05 가부시끼가이샤 도시바 반도체 발광 장치 및 그 제조 방법
KR101340322B1 (ko) * 2013-03-11 2013-12-11 배정운 수평형 파워 led 소자
KR20130139630A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
US8969901B2 (en) 2012-05-17 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR102166528B1 (ko) 2020-07-14 2020-10-15 한신정보 주식회사 밀폐공간의 3d 모니터링 시스템

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI403003B (zh) * 2009-10-02 2013-07-21 Chi Mei Lighting Tech Corp 發光二極體及其製造方法
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
US9324927B2 (en) 2011-12-08 2016-04-26 Koninklijke Philips N.V. Semiconductor light emitting device with thick metal layers
JP6470677B2 (ja) * 2012-03-30 2019-02-13 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 封止された半導体発光デバイス
CN103378233B (zh) * 2012-04-16 2016-02-10 展晶科技(深圳)有限公司 发光二极管晶粒及使用该晶粒的发光二极管封装结构
TWI474516B (zh) * 2012-08-30 2015-02-21 Lextar Electronics Corp 覆晶式發光二極體結構及其製造方法
JP5814968B2 (ja) * 2013-03-22 2015-11-17 株式会社東芝 窒化物半導体発光装置
CN104393138B (zh) * 2014-10-17 2018-01-26 厦门乾照光电股份有限公司 一种具有电极出光的发光二极管
US11908841B2 (en) * 2014-10-31 2024-02-20 eLux, Inc. Back emission display
KR102434778B1 (ko) 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
JP5985782B1 (ja) * 2015-04-03 2016-09-06 創光科学株式会社 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置
CN105023975B (zh) * 2015-06-08 2017-10-27 严敏 一种红色倒装晶片的制造方法和红色倒装晶片
DE102015119353B4 (de) * 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
CN107946483B (zh) * 2017-12-06 2019-09-06 洪作良 一种用于电子显示器的led联合发光体制备方法
CN111063778A (zh) * 2018-10-16 2020-04-24 合肥彩虹蓝光科技有限公司 一种发光二极管结构
KR102658460B1 (ko) 2018-11-09 2024-04-18 삼성전자주식회사 마이크로 led 소자의 실장 구조
CN111403430B (zh) * 2020-04-02 2023-05-26 亿信科技发展有限公司 一种微米发光二极管器件及其制作方法、显示面板
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN113594324A (zh) * 2021-06-11 2021-11-02 河源市众拓光电科技有限公司 一种电极共面led基板及其制备方法
WO2023072867A1 (en) * 2021-10-29 2023-05-04 Ams-Osram International Gmbh Optoelectronic semiconductor chip, optoelectronic component and method for producing an optoelectronic semiconductor chip
CN113990995B (zh) * 2021-12-27 2022-03-29 南昌凯捷半导体科技有限公司 一种具有Ag反射镜的mini/micro LED及其制作方法
CN114420720B (zh) * 2022-03-29 2022-06-17 季华实验室 一种MicroLED显示面板制作方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040130002A1 (en) * 2001-02-23 2004-07-08 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6787905B1 (en) * 1999-07-03 2004-09-07 Robert Bosch Gmbh Electric semiconductor element with a contact hole
JP2008205468A (ja) * 2007-02-20 2008-09-04 Cree Inc 低屈折率キャリア基板上のｉｉｉ族窒化物ダイオード

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296780A (ja) 1985-06-25 1986-12-27 Nec Corp 発光ダイオ−ドの裏面電極形成方法
CN100380688C (zh) 2003-03-05 2008-04-09 联铨科技股份有限公司 混色发光二极管
KR100553684B1 (ko) * 2003-05-07 2006-02-24 삼성전자주식회사 반도체 소자의 콘택 구조체 및 그 형성방법
JP2007529105A (ja) 2003-07-16 2007-10-18 松下電器産業株式会社 半導体発光装置とその製造方法、照明装置および表示装置
WO2008053907A1 (en) 2006-10-27 2008-05-08 Canon Kabushiki Kaisha Led array manufacturing method, led array and led printer
JP5032171B2 (ja) 2007-03-26 2012-09-26 株式会社東芝 半導体発光素子およびその製造方法ならびに発光装置
JP2008251644A (ja) 2007-03-29 2008-10-16 Sharp Corp 半導体発光装置
JP2009105123A (ja) 2007-10-22 2009-05-14 Showa Denko Kk 発光ダイオードおよびその製造方法
JP2010074117A (ja) * 2007-12-07 2010-04-02 Panasonic Electric Works Co Ltd 発光装置
TWI508321B (zh) 2008-07-21 2015-11-11 Mutual Pak Technology Co Ltd 發光二極體及其形成方法
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
US8183580B2 (en) * 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally-enhanced hybrid LED package components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787905B1 (en) * 1999-07-03 2004-09-07 Robert Bosch Gmbh Electric semiconductor element with a contact hole
US20040130002A1 (en) * 2001-02-23 2004-07-08 Nitronex Corporation Gallium nitride material devices and methods of forming the same
JP2008205468A (ja) * 2007-02-20 2008-09-04 Cree Inc 低屈折率キャリア基板上のｉｉｉ族窒化物ダイオード

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304090B1 (ko) * 2011-03-23 2013-09-05 가부시끼가이샤 도시바 반도체 발광 장치 및 그 제조 방법
KR101283444B1 (ko) * 2012-03-22 2013-07-08 배정운 수평형 파워 ｌｅｄ 소자 및 그 제조방법
US8969901B2 (en) 2012-05-17 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20130139630A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
KR101340322B1 (ko) * 2013-03-11 2013-12-11 배정운 수평형 파워 led 소자
KR102166528B1 (ko) 2020-07-14 2020-10-15 한신정보 주식회사 밀폐공간의 3d 모니터링 시스템

Also Published As

Publication number Publication date
US8816365B2 (en) 2014-08-26
US20110204395A1 (en) 2011-08-25
CN102163666B (zh) 2014-05-14
KR101630152B1 (ko) 2016-06-14
CN102163666A (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
KR101630152B1 (ko) 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
JP4687109B2 (ja) 集積型発光ダイオードの製造方法
KR102086365B1 (ko) 반도체 발광소자
JP4994758B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
US7880181B2 (en) Light emitting diode with improved current spreading performance
US8735926B2 (en) Semiconductor light emitting device and manufacturing method of the same
US7897981B2 (en) Light emitting device and method of manufacturing the same
JP5711892B2 (ja) 白色発光ダイオード
KR101762175B1 (ko) 발광소자 및 그 제조방법
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP4957130B2 (ja) 発光ダイオード
JP2010219310A (ja) 光デバイスおよび光デバイス構造
JP2009010012A (ja) 半導体発光素子、その製造方法及び発光装置
JP6164560B2 (ja) 水平型パワーｌｅｄ素子及びその製造方法
US10535797B2 (en) Light emitting diode apparatus and method of manufacturing the same
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR102070092B1 (ko) 반도체 발광소자
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR101189163B1 (ko) 발광 다이오드의 제조방법
KR100716648B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법
JP2006147679A (ja) 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
KR101333332B1 (ko) 발광 다이오드 및 그 제조 방법
KR100774995B1 (ko) Ｚｎ화합물층을 갖는 수직형 발광다이오드와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4