JPH08264898A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH08264898A JPH08264898A JP7064603A JP6460395A JPH08264898A JP H08264898 A JPH08264898 A JP H08264898A JP 7064603 A JP7064603 A JP 7064603A JP 6460395 A JP6460395 A JP 6460395A JP H08264898 A JPH08264898 A JP H08264898A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- heat sink
- layer
- laser chip
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4018—Lasers electrically in series
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
- H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
- H01S5/3095—Tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
- H01S5/4043—Edge-emitting structures with vertically stacked active layers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザチップに逆電流が流れるのを防
止し、信頼性の高い半導体レーザ装置を得ることを目的
とする。 【構成】 半導体レーザチップ１と厚み方向にｐｎ接合
が形成されたヒートシンク２とを逆極性に並列に接続
し、ヒートシンク２が逆電流防止用ダイオードとして機
能するよう構成した。このため、回路の寄生インダクタ
ンスＬで発生した逆起電力による逆電流は、逆電流防止
用ダイオードとして機能するヒートシンク２によりバイ
パスされ、半導体レーザチップ１に逆方向大電流が流れ
ない。 【効果】 逆電流が流れることによる半導体レーザチッ
プの劣化が防げる。
止し、信頼性の高い半導体レーザ装置を得ることを目的
とする。 【構成】 半導体レーザチップ１と厚み方向にｐｎ接合
が形成されたヒートシンク２とを逆極性に並列に接続
し、ヒートシンク２が逆電流防止用ダイオードとして機
能するよう構成した。このため、回路の寄生インダクタ
ンスＬで発生した逆起電力による逆電流は、逆電流防止
用ダイオードとして機能するヒートシンク２によりバイ
パスされ、半導体レーザチップ１に逆方向大電流が流れ
ない。 【効果】 逆電流が流れることによる半導体レーザチッ
プの劣化が防げる。
Description
【０００１】
【産業上の利用分野】この発明は、距離計測、空間光伝
送通信等の分野に用いられる半導体レーザ装置に関する
ものである。
送通信等の分野に用いられる半導体レーザ装置に関する
ものである。
【０００２】
【従来の技術】図１２は、従来の半導体レーザ装置の構
成を示す斜視図である。図において、１は半導体レーザ
チップ、２はＳｉＣ等の絶縁体よりなるヒートシンク、
３は銀や銅タングステンよりなるブロック、４はレーザ
チップの表電極、５および６は配線用ワイヤ、７は給電
端子である。図１３は、駆動回路も含めた従来の半導体
レーザ装置の回路図である。図において、Ｖは大電流パ
ルス電源、ＬＤは半導体レーザチップ、Ｄは逆電流防止
用ダイオード、Ｌは回路の寄生インダクタンスである。
従来の半導体レーザ装置では、電源Ｖで発生する逆方向
電流は逆電流防止用ダイオードＤでバイパスされるが、
回路の寄生インダクタンスＬにより逆起電力ｖ（ｖ＝−
Ｌ*ｄＩ／ｄｔ、Ｉ：電流、ｔ：時間）が生じ、この大
きさがＬＤの逆耐圧を超えた場合には、半導体レーザチ
ップに大きな逆方向電流が流れる。
成を示す斜視図である。図において、１は半導体レーザ
チップ、２はＳｉＣ等の絶縁体よりなるヒートシンク、
３は銀や銅タングステンよりなるブロック、４はレーザ
チップの表電極、５および６は配線用ワイヤ、７は給電
端子である。図１３は、駆動回路も含めた従来の半導体
レーザ装置の回路図である。図において、Ｖは大電流パ
ルス電源、ＬＤは半導体レーザチップ、Ｄは逆電流防止
用ダイオード、Ｌは回路の寄生インダクタンスである。
従来の半導体レーザ装置では、電源Ｖで発生する逆方向
電流は逆電流防止用ダイオードＤでバイパスされるが、
回路の寄生インダクタンスＬにより逆起電力ｖ（ｖ＝−
Ｌ*ｄＩ／ｄｔ、Ｉ：電流、ｔ：時間）が生じ、この大
きさがＬＤの逆耐圧を超えた場合には、半導体レーザチ
ップに大きな逆方向電流が流れる。
【０００３】
【発明が解決しようとする課題】上記のように、従来の
半導体レーザ装置は、回路の寄生インダクタンスにより
生じる逆起電力が半導体レーザチップの逆耐圧を超える
と、半導体レーザチップに大きな逆電流が流れ、素子を
劣化させるという問題があった。
半導体レーザ装置は、回路の寄生インダクタンスにより
生じる逆起電力が半導体レーザチップの逆耐圧を超える
と、半導体レーザチップに大きな逆電流が流れ、素子を
劣化させるという問題があった。
【０００４】この発明は、上記のような問題を解消する
ためになされたもので、半導体レーザチップに逆電流が
流れないように構成された、信頼性の高い半導体レーザ
装置を得ることを目的とする。
ためになされたもので、半導体レーザチップに逆電流が
流れないように構成された、信頼性の高い半導体レーザ
装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係わる半導体
レーザ装置は、半導体レーザチップと、厚み方向にｐｎ
接合を有し、半導体レーザチップを載置するヒートシン
クと、このヒートシンクを保持するブロックまたはステ
ムを備えており、半導体レーザチップとヒートシンクと
を逆極性に並列に接続し、ヒートシンクが逆電流防止用
ダイオードとして機能するよう構成したものである。ま
た、ヒートシンクは、ｐｎ接合ダイオード機能を有する
ヒートシンク素子を複数個積層したものである。また、
ヒートシンクは、ｐｎ接合層の間にｎ+ｐ+トンネルダイ
オード層を挟んだスタック型構造をとるものである。さ
らに、半導体レーザチップとヒートシンクは、同一の基
板材料より形成されているものである。また、ヒートシ
ンクとして、半導体レーザチップを用いたものである。
レーザ装置は、半導体レーザチップと、厚み方向にｐｎ
接合を有し、半導体レーザチップを載置するヒートシン
クと、このヒートシンクを保持するブロックまたはステ
ムを備えており、半導体レーザチップとヒートシンクと
を逆極性に並列に接続し、ヒートシンクが逆電流防止用
ダイオードとして機能するよう構成したものである。ま
た、ヒートシンクは、ｐｎ接合ダイオード機能を有する
ヒートシンク素子を複数個積層したものである。また、
ヒートシンクは、ｐｎ接合層の間にｎ+ｐ+トンネルダイ
オード層を挟んだスタック型構造をとるものである。さ
らに、半導体レーザチップとヒートシンクは、同一の基
板材料より形成されているものである。また、ヒートシ
ンクとして、半導体レーザチップを用いたものである。
【０００６】また、半導体基板上に形成されたｐｎ接合
層と、このｐｎ接合層上に形成されたコンタクト層と、
このコンタクト層上に形成された半導体レーザ部と、コ
ンタクト層と半導体レーザ部とに、各別に形成された電
極を備えており、半導体レーザ部とｐｎ接合層とを逆極
性に並列に接続し、ｐｎ接合層が逆電流防止用ダイオー
ドとして機能するよう構成したものである。また、ｐｎ
接合層は、ｐｎ接合層の間にｎ+ｐ+トンネルダイオード
層を挟んだスタック型構造をとるものである。
層と、このｐｎ接合層上に形成されたコンタクト層と、
このコンタクト層上に形成された半導体レーザ部と、コ
ンタクト層と半導体レーザ部とに、各別に形成された電
極を備えており、半導体レーザ部とｐｎ接合層とを逆極
性に並列に接続し、ｐｎ接合層が逆電流防止用ダイオー
ドとして機能するよう構成したものである。また、ｐｎ
接合層は、ｐｎ接合層の間にｎ+ｐ+トンネルダイオード
層を挟んだスタック型構造をとるものである。
【０００７】
【作用】この発明における半導体レーザ装置は、ヒート
シンクを半導体レーザチップと逆極性に並列に接続し、
逆電流防止用ダイオードとして機能するよう構成したの
で、回路の寄生インダクタンスにより発生する逆起電力
による逆電流が、ヒートシンクによりバイパスされ、半
導体レーザチップに流れないので、半導体レーザチップ
の劣化を防止し、装置の信頼性を向上させる。また、ｐ
ｎ接合ダイオード機能を有するヒートシンク素子を複数
個積層することにより、それぞれのヒートシンク素子の
逆方向耐圧の和がヒートシンク全体としての逆方向耐圧
となり、逆方向耐圧が向上する。また、ｐｎ接合層の間
にｎ+ｐ+トンネルダイオード層を挟んだスタック型構造
をとることにより、ヒートシンクの逆方向耐圧が向上
し、さらに複数のヒートシンク素子を張り合わせる必要
がなく、工程が簡略化できる。また、半導体レーザチッ
プとヒートシンクとを同一の基板材料より形成すること
で、半導体レーザチップとヒートシンクとの熱膨張係数
が等しくなり、両者の間で応力の発生が生じないため、
装置の信頼性が向上する。また、ヒートシンクとして、
半導体レーザチップを用いれば、１つのウエハプロセス
でヒートシンクと半導体レーザチップが製造できるた
め、工程が簡略化でき、低コスト化が図れる。
シンクを半導体レーザチップと逆極性に並列に接続し、
逆電流防止用ダイオードとして機能するよう構成したの
で、回路の寄生インダクタンスにより発生する逆起電力
による逆電流が、ヒートシンクによりバイパスされ、半
導体レーザチップに流れないので、半導体レーザチップ
の劣化を防止し、装置の信頼性を向上させる。また、ｐ
ｎ接合ダイオード機能を有するヒートシンク素子を複数
個積層することにより、それぞれのヒートシンク素子の
逆方向耐圧の和がヒートシンク全体としての逆方向耐圧
となり、逆方向耐圧が向上する。また、ｐｎ接合層の間
にｎ+ｐ+トンネルダイオード層を挟んだスタック型構造
をとることにより、ヒートシンクの逆方向耐圧が向上
し、さらに複数のヒートシンク素子を張り合わせる必要
がなく、工程が簡略化できる。また、半導体レーザチッ
プとヒートシンクとを同一の基板材料より形成すること
で、半導体レーザチップとヒートシンクとの熱膨張係数
が等しくなり、両者の間で応力の発生が生じないため、
装置の信頼性が向上する。また、ヒートシンクとして、
半導体レーザチップを用いれば、１つのウエハプロセス
でヒートシンクと半導体レーザチップが製造できるた
め、工程が簡略化でき、低コスト化が図れる。
【０００８】また、ｐｎ接合層を半導体レーザ部と逆極
性に並列に接続し、逆電流防止用ダイオードとして機能
するよう構成したので、回路の寄生インダクタンスによ
り発生する逆起電力による逆電流が、ｐｎ接合層により
バイパスされ、半導体レーザ部に流れないので、半導体
レーザ部の劣化を防止し、装置の信頼性を向上させる。
また、ｐｎ接合層の間にｎ+ｐ+トンネルダイオード層を
挟んだスタック型構造をとることにより、ｐｎ接合層の
逆方向耐圧が向上する。
性に並列に接続し、逆電流防止用ダイオードとして機能
するよう構成したので、回路の寄生インダクタンスによ
り発生する逆起電力による逆電流が、ｐｎ接合層により
バイパスされ、半導体レーザ部に流れないので、半導体
レーザ部の劣化を防止し、装置の信頼性を向上させる。
また、ｐｎ接合層の間にｎ+ｐ+トンネルダイオード層を
挟んだスタック型構造をとることにより、ｐｎ接合層の
逆方向耐圧が向上する。
【０００９】
実施例１．以下、この発明の一実施例を図について説明
する。図１は、本実施例による半導体レーザ装置であ
り、本装置は通常Ｉfpは１０Ａ以上、Ｖfpは１０Ｖ以
上、パルス幅は５００ｎｓ以下の短パルスで駆動し、パ
ルスピーク光出力１０Ｗ以上を得ることを目的とする。
図において、１は半導体レーザチップ、２は厚み方向に
ｐｎ接合が形成されたＳｉ基板を用いて作成されたヒー
トシンク、３は銀や銅タングステンよりなるブロックを
示す。なお、半導体レーザチップの基板材料としては、
λL＝８５０ｎｍ帯の場合は例えばＧａＡｓ、λL＝１５
５０ｎｍ帯の場合は例えばＩｎＧａＡｓＰを用いると良
い。
する。図１は、本実施例による半導体レーザ装置であ
り、本装置は通常Ｉfpは１０Ａ以上、Ｖfpは１０Ｖ以
上、パルス幅は５００ｎｓ以下の短パルスで駆動し、パ
ルスピーク光出力１０Ｗ以上を得ることを目的とする。
図において、１は半導体レーザチップ、２は厚み方向に
ｐｎ接合が形成されたＳｉ基板を用いて作成されたヒー
トシンク、３は銀や銅タングステンよりなるブロックを
示す。なお、半導体レーザチップの基板材料としては、
λL＝８５０ｎｍ帯の場合は例えばＧａＡｓ、λL＝１５
５０ｎｍ帯の場合は例えばＩｎＧａＡｓＰを用いると良
い。
【００１０】図２に本実施例による半導体レーザチップ
１の斜視図を示す。半導体レーザチップの構造として
は、大電流パルスに耐える必要があるため、絶縁膜スト
ライプ型が一般的に用いられる。図において、８はｎ−
ＩｎＰ基板、９はｎ−ＩｎＰクラッド層、１０は活性
層、１１はｐ−ＩｎＰクラッド層、１２はｐ−ＩｎＧａ
Ａｓコンタクト層、１３はＳｉＯ2絶縁膜、１４は裏電
極を示す。上記半導体レーザチップ１は、ＬＰＥまたは
ＭＯＣＶＤ等により積層され、製造される。また、図３
は、本実施例によるヒートシンク２の構造を示す斜視図
であり、図において、１５はｎ−Ｓｉ基板、１６はｐ−
Ｓｉ拡散層、１７は表面ＡｕＳｎ半田層、１８は裏面Ａ
ｕＳｎ半田層を示す。ヒートシンク２は、ＭＯＣＶＤ、
ＬＰＥまたは拡散法等により形成され、この上に半導体
レーザチップ１をダイボンドする。
１の斜視図を示す。半導体レーザチップの構造として
は、大電流パルスに耐える必要があるため、絶縁膜スト
ライプ型が一般的に用いられる。図において、８はｎ−
ＩｎＰ基板、９はｎ−ＩｎＰクラッド層、１０は活性
層、１１はｐ−ＩｎＰクラッド層、１２はｐ−ＩｎＧａ
Ａｓコンタクト層、１３はＳｉＯ2絶縁膜、１４は裏電
極を示す。上記半導体レーザチップ１は、ＬＰＥまたは
ＭＯＣＶＤ等により積層され、製造される。また、図３
は、本実施例によるヒートシンク２の構造を示す斜視図
であり、図において、１５はｎ−Ｓｉ基板、１６はｐ−
Ｓｉ拡散層、１７は表面ＡｕＳｎ半田層、１８は裏面Ａ
ｕＳｎ半田層を示す。ヒートシンク２は、ＭＯＣＶＤ、
ＬＰＥまたは拡散法等により形成され、この上に半導体
レーザチップ１をダイボンドする。
【００１１】図４に、駆動回路等を含めた本実施例にお
ける半導体レーザ装置の回路図を示す。図中点線で囲ん
だ部分が、図１に示した本実施例における半導体レーザ
装置と等価である。図において、Ｄ１は逆電流防止用ダ
イオード、Ｄ２は逆電流防止用ダイオードとして機能す
るヒートシンクである。本実施例によれば、電源Ｖで発
生する逆方向電流は逆電流防止用ダイオードＤ１でバイ
パスされ、回路の寄生インダクタンスＬで発生した逆起
電力による逆電流は、逆電流防止用ダイオードとして機
能するヒートシンクＤ２によりバイパスされるため、レ
ーザチップＬＤに逆方向大電流が流れることはない。ま
た、半導体レーザチップ１とヒートシンク２とは、配線
用ワイヤ５およびブロック３により結線されており、回
路全体からみると短経路であるため、図４においてＬＤ
とＤ２間に生じる寄生インダクタンスは、回路の寄生イ
ンダクタンスＬと比べて無視できるほど小さい。
ける半導体レーザ装置の回路図を示す。図中点線で囲ん
だ部分が、図１に示した本実施例における半導体レーザ
装置と等価である。図において、Ｄ１は逆電流防止用ダ
イオード、Ｄ２は逆電流防止用ダイオードとして機能す
るヒートシンクである。本実施例によれば、電源Ｖで発
生する逆方向電流は逆電流防止用ダイオードＤ１でバイ
パスされ、回路の寄生インダクタンスＬで発生した逆起
電力による逆電流は、逆電流防止用ダイオードとして機
能するヒートシンクＤ２によりバイパスされるため、レ
ーザチップＬＤに逆方向大電流が流れることはない。ま
た、半導体レーザチップ１とヒートシンク２とは、配線
用ワイヤ５およびブロック３により結線されており、回
路全体からみると短経路であるため、図４においてＬＤ
とＤ２間に生じる寄生インダクタンスは、回路の寄生イ
ンダクタンスＬと比べて無視できるほど小さい。
【００１２】ヒートシンク２に求められる逆耐圧として
は、ヒートシンク２の逆耐圧をＶRS 、半導体レーザチッ
プ１の微分抵抗をＲd、半導体レーザチップ１の順電流
パルスピーク値をＩfpとすると、 ＶRS＞Ｒd×Ｉfp の関係が成り立つことが必要である。具体的には、例え
ばＩfp＝６０Ａ、Ｒd＝１Ωの場合、ＶRSは６０Ｖ以上
が必要であり、Ｉfp＝１０Ａ、Ｒd＝１Ωの場合、ＶRS
は１０Ｖ以上が必要である。
は、ヒートシンク２の逆耐圧をＶRS 、半導体レーザチッ
プ１の微分抵抗をＲd、半導体レーザチップ１の順電流
パルスピーク値をＩfpとすると、 ＶRS＞Ｒd×Ｉfp の関係が成り立つことが必要である。具体的には、例え
ばＩfp＝６０Ａ、Ｒd＝１Ωの場合、ＶRSは６０Ｖ以上
が必要であり、Ｉfp＝１０Ａ、Ｒd＝１Ωの場合、ＶRS
は１０Ｖ以上が必要である。
【００１３】実施例２．実施例１では、半導体レーザチ
ップ１のアノードと逆電流防止用ダイオードとして機能
するヒートシンク２のカソードを接着し、半導体レーザ
チップ１のカソードとヒートシンク２のアノードを配線
用ワイヤ５で結線する構造としたが、半導体レーザチッ
プ１のカソードと、ヒートシンク２のアノードを接着
し、ヒートシンク２のカソードと半導体レーザチップ１
のアノードとを配線用ワイヤ５で結線する構成としても
実施例１と同様の効果が得られる。
ップ１のアノードと逆電流防止用ダイオードとして機能
するヒートシンク２のカソードを接着し、半導体レーザ
チップ１のカソードとヒートシンク２のアノードを配線
用ワイヤ５で結線する構造としたが、半導体レーザチッ
プ１のカソードと、ヒートシンク２のアノードを接着
し、ヒートシンク２のカソードと半導体レーザチップ１
のアノードとを配線用ワイヤ５で結線する構成としても
実施例１と同様の効果が得られる。
【００１４】実施例３．実施例１および２においては、
逆電流防止用ダイオードとして機能するＳｉヒートシン
クを１段のみとしたが、この場合、Ｓｉダイオードの逆
方向耐圧は通常数１０Ｖであるので、半導体レーザチッ
プ１にそれ以上の順方向の大電流パルスを印加してパル
ス駆動する場合には、Ｓｉダイオードが逆方向耐圧を超
えてブレークダウンを生じ、さらにＳｉヒートシンクの
劣化を招くといった問題も生じる可能性がある。そこ
で、本実施例では、図５に示すように、Ｓｉヒートシン
ク素子２ａ、２ｂ、２ｃ、２ｄを、ＡｕＳｎ半田材など
で張り合わせることにより複数個積層した構造とし、Ｓ
ｉヒートシンク素子の合計の逆方向耐圧を向上させて、
半導体レーザチップ１の順方向に大電圧パルスを印加し
て使用することを可能としたものである。図６に、図５
における積層されたヒートシンク素子の詳細な構造を示
す。個々のヒートシンクの構造および製造方法は実施例
１と同様である。
逆電流防止用ダイオードとして機能するＳｉヒートシン
クを１段のみとしたが、この場合、Ｓｉダイオードの逆
方向耐圧は通常数１０Ｖであるので、半導体レーザチッ
プ１にそれ以上の順方向の大電流パルスを印加してパル
ス駆動する場合には、Ｓｉダイオードが逆方向耐圧を超
えてブレークダウンを生じ、さらにＳｉヒートシンクの
劣化を招くといった問題も生じる可能性がある。そこ
で、本実施例では、図５に示すように、Ｓｉヒートシン
ク素子２ａ、２ｂ、２ｃ、２ｄを、ＡｕＳｎ半田材など
で張り合わせることにより複数個積層した構造とし、Ｓ
ｉヒートシンク素子の合計の逆方向耐圧を向上させて、
半導体レーザチップ１の順方向に大電圧パルスを印加し
て使用することを可能としたものである。図６に、図５
における積層されたヒートシンク素子の詳細な構造を示
す。個々のヒートシンクの構造および製造方法は実施例
１と同様である。
【００１５】本実施例のように、複数個のヒートシンク
素子を積層してバイパスダイオードを形成する場合に
は、バイパスダイオードの逆耐圧ＶRSは、ヒートシンク
素子１段の逆耐圧をｖRS、積層する段数をｎとすると、 ＶRS＝ｎ×ｖRS であるので、バイパスダイオードの逆耐圧としては、 ＶRS＝ｎ×ｖRS＞Ｒd×Ｉfp を満たす必要がある。従って、必要なヒートシンク素子
の段数ｎは、以下の式で求められる。 ｎ＞Ｒd×Ｉfp／ｖRS
素子を積層してバイパスダイオードを形成する場合に
は、バイパスダイオードの逆耐圧ＶRSは、ヒートシンク
素子１段の逆耐圧をｖRS、積層する段数をｎとすると、 ＶRS＝ｎ×ｖRS であるので、バイパスダイオードの逆耐圧としては、 ＶRS＝ｎ×ｖRS＞Ｒd×Ｉfp を満たす必要がある。従って、必要なヒートシンク素子
の段数ｎは、以下の式で求められる。 ｎ＞Ｒd×Ｉfp／ｖRS
【００１６】図７は、駆動回路等も含めた本実施例にお
ける半導体レーザ装置の回路図である。図中点線で囲ん
だ部分が、図５に示した本実施例における半導体レーザ
装置と等価である。図においてＤ２ａ、Ｄ２ｂ、Ｄ２
ｃ、Ｄ２ｄがそれぞれ図５の２ａ、２ｂ、２ｃ、２ｄに
相当する積層されたＳｉヒートシンク素子である。本実
施例では、積層するヒートシンク素子の数を４段にして
いるが、上式にも示したように、半導体レーザチップ１
に印加する大電圧パルスのピーク値よりも、逆電流防止
用ダイオード機能を有するＳｉヒートシンク素子の合計
の逆耐圧が大きくなる層数以上であれば、何段でも良
く、同様の効果が得られる。
ける半導体レーザ装置の回路図である。図中点線で囲ん
だ部分が、図５に示した本実施例における半導体レーザ
装置と等価である。図においてＤ２ａ、Ｄ２ｂ、Ｄ２
ｃ、Ｄ２ｄがそれぞれ図５の２ａ、２ｂ、２ｃ、２ｄに
相当する積層されたＳｉヒートシンク素子である。本実
施例では、積層するヒートシンク素子の数を４段にして
いるが、上式にも示したように、半導体レーザチップ１
に印加する大電圧パルスのピーク値よりも、逆電流防止
用ダイオード機能を有するＳｉヒートシンク素子の合計
の逆耐圧が大きくなる層数以上であれば、何段でも良
く、同様の効果が得られる。
【００１７】実施例４．実施例３においては、Ｓｉヒー
トシンクの逆方向耐圧を上げるために、複数のヒートシ
ンク素子を張り合わせて積層する構成とした。本実施例
では、１つのＳｉヒートシンク内の厚み方向に、ＬＰＥ
法、ＭＯＣＶＤ法、ＭＢＥ法等の結晶成長法を用いて、
複数のｐｎ接合層を形成し、それぞれのｐｎ接合間は高
濃度のｐ層およびｎ層の薄膜の接合層であるトンネルダ
イオード構造を形成したスタック型構造とした。図８
は、本実施例における半導体レーザ装置の構造を示す斜
視図、図９−ａ、ｂはそれぞれ図８におけるヒートシン
ク２の詳細を説明する斜視図および縦方向に切断した部
分断面図である。図において、１９はｐ−Ｓｉ層、２０
はｎ−Ｓｉ層、２１はｐ+−Ｓｉ層、２２はｎ+−Ｓｉ層
をそれぞれ示す。
トシンクの逆方向耐圧を上げるために、複数のヒートシ
ンク素子を張り合わせて積層する構成とした。本実施例
では、１つのＳｉヒートシンク内の厚み方向に、ＬＰＥ
法、ＭＯＣＶＤ法、ＭＢＥ法等の結晶成長法を用いて、
複数のｐｎ接合層を形成し、それぞれのｐｎ接合間は高
濃度のｐ層およびｎ層の薄膜の接合層であるトンネルダ
イオード構造を形成したスタック型構造とした。図８
は、本実施例における半導体レーザ装置の構造を示す斜
視図、図９−ａ、ｂはそれぞれ図８におけるヒートシン
ク２の詳細を説明する斜視図および縦方向に切断した部
分断面図である。図において、１９はｐ−Ｓｉ層、２０
はｎ−Ｓｉ層、２１はｐ+−Ｓｉ層、２２はｎ+−Ｓｉ層
をそれぞれ示す。
【００１８】本実施例において、トンネルダイオード層
が無い場合、ｐｎ接合層の連続となり、ｐ−ｎ−ｐ−ｎ
という構成になるため、順方向電流も逆方向電流も流れ
にくい。トンネルダイオード層を設けることにより、ｐ
−ｎ−ｎ+−ｐ+−ｐ−ｎという構成とし、ｎ+−ｐ+間
は、トンネル効果による電流が流れるため、Ｓｉヒート
シンクの順方向に対して電流を流すことが可能となる。
本実施例によれば、実施例３と同様にヒートシンク２の
逆耐圧を向上させる効果があり、さらに複数のＳｉヒー
トシンク素子を半田材等で張り合わせる工程が不要とな
り、装置の構成を簡略化できるため、コストおよび信頼
性の点で有利となる。
が無い場合、ｐｎ接合層の連続となり、ｐ−ｎ−ｐ−ｎ
という構成になるため、順方向電流も逆方向電流も流れ
にくい。トンネルダイオード層を設けることにより、ｐ
−ｎ−ｎ+−ｐ+−ｐ−ｎという構成とし、ｎ+−ｐ+間
は、トンネル効果による電流が流れるため、Ｓｉヒート
シンクの順方向に対して電流を流すことが可能となる。
本実施例によれば、実施例３と同様にヒートシンク２の
逆耐圧を向上させる効果があり、さらに複数のＳｉヒー
トシンク素子を半田材等で張り合わせる工程が不要とな
り、装置の構成を簡略化できるため、コストおよび信頼
性の点で有利となる。
【００１９】実施例５．実施例１〜４においては、逆電
流防止用ダイオードとして機能するヒートシンク２をＳ
ｉで形成したが、ｐｎ接合を形成できる材料であれば、
ＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓ等の他の半導体材料を
用いても同様の効果が得られる。特に、ＩｎＰ基板上に
作成した半導体レーザチップにＩｎＰ基板より形成した
ヒートシンクを用いる等、レーザチップとヒートシンク
の材料を同一の基板材料にすれば、ヒートシンクとレー
ザチップ間の熱膨張係数が等しくなるため、温度変化に
対するレーザチップとヒートシンク間の応力の発生が生
じないため、装置の信頼性上有利となる。
流防止用ダイオードとして機能するヒートシンク２をＳ
ｉで形成したが、ｐｎ接合を形成できる材料であれば、
ＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓ等の他の半導体材料を
用いても同様の効果が得られる。特に、ＩｎＰ基板上に
作成した半導体レーザチップにＩｎＰ基板より形成した
ヒートシンクを用いる等、レーザチップとヒートシンク
の材料を同一の基板材料にすれば、ヒートシンクとレー
ザチップ間の熱膨張係数が等しくなるため、温度変化に
対するレーザチップとヒートシンク間の応力の発生が生
じないため、装置の信頼性上有利となる。
【００２０】実施例６．実施例５において、半導体レー
ザチップとヒートシンクを同一の基板材料より作成する
例を示しが、本実施例では、さらに発展して、半導体レ
ーザチップをヒートシンクとして用いる例を示す。すな
わち、半導体レーザチップは、電気的特性上はダイオー
ドであるため、逆電流防止用ダイオードとして機能する
ヒートシンクとして使用することが可能である。この場
合、半導体レーザチップのウエハプロセスを用いて作成
した１枚の基板より、２つの半導体レーザチップを切り
出し、１つはヒートシンクとして用いることにより実施
例１〜３で示したような半導体レーザ装置を構成するこ
とができる。本実施例によれば、半導体レーザチップと
ヒートシンクとで別々のウエハプロセスを行う必要がな
いため、工程を簡略化でき、コスト面で有利となる。
ザチップとヒートシンクを同一の基板材料より作成する
例を示しが、本実施例では、さらに発展して、半導体レ
ーザチップをヒートシンクとして用いる例を示す。すな
わち、半導体レーザチップは、電気的特性上はダイオー
ドであるため、逆電流防止用ダイオードとして機能する
ヒートシンクとして使用することが可能である。この場
合、半導体レーザチップのウエハプロセスを用いて作成
した１枚の基板より、２つの半導体レーザチップを切り
出し、１つはヒートシンクとして用いることにより実施
例１〜３で示したような半導体レーザ装置を構成するこ
とができる。本実施例によれば、半導体レーザチップと
ヒートシンクとで別々のウエハプロセスを行う必要がな
いため、工程を簡略化でき、コスト面で有利となる。
【００２１】実施例７．本実施例では、ヒートシンクの
代わりに逆電流防止用ダイオードとして機能するｐｎ接
合層と、半導体レーザ部とを同一基板上の同位置に、連
続した工程で作成する。図１０、図１１はそれぞれ本実
施例の半導体レーザ装置を示す略断面図および主要部分
の斜視図である。図において、２３はｐ−ＩｎＰ層、２
４はｐ+−ＩｎＰ層、２５はｎ+−ＩｎＰ層、２６はｎ−
ＩｎＰ層であり、これらの層で逆電流防止用ダイオード
層を形成している。２７は逆電流防止用ダイオード層と
半導体レーザ部に共通のｎ−ＩｎＰコンタクト層であ
り、これより上層が半導体レーザ部である。２８は共通
電極、２９は表電極、３０は裏電極を示す。
代わりに逆電流防止用ダイオードとして機能するｐｎ接
合層と、半導体レーザ部とを同一基板上の同位置に、連
続した工程で作成する。図１０、図１１はそれぞれ本実
施例の半導体レーザ装置を示す略断面図および主要部分
の斜視図である。図において、２３はｐ−ＩｎＰ層、２
４はｐ+−ＩｎＰ層、２５はｎ+−ＩｎＰ層、２６はｎ−
ＩｎＰ層であり、これらの層で逆電流防止用ダイオード
層を形成している。２７は逆電流防止用ダイオード層と
半導体レーザ部に共通のｎ−ＩｎＰコンタクト層であ
り、これより上層が半導体レーザ部である。２８は共通
電極、２９は表電極、３０は裏電極を示す。
【００２２】次に、製造工程について説明する。まず、
ｎ−ＩｎＰ基板８上に結晶成長法を用いてｐ−ＩｎＰ層
２３、ｐ+−ＩｎＰ層２４、ｎ+−ＩｎＰ層２５、ｎ−Ｉ
ｎＰ層２６を順次積層し、逆電流防止用ダイオード層を
形成する。この上にｎ−ＩｎＰコンタクト層２７、半導
体レーザ層を形成した後、半導体レーザ層の一部分を逆
電流ダイオード層までエッチング等により除去し、Ｓｉ
Ｏ2等の絶縁膜１３を全面に形成した後、半導体レーザ
層上と逆電流ダイオード層上のＳｉＯ2を窓開けして共
通電極２８、表電極２９、裏電極３０をそれぞれ形成
し、ワイヤ５で配線する。実施例６においては、同一基
板上に同一工程により作成した半導体レーザチップ１と
ヒートシンク２とを切り出し、それらを張り合わせる必
要があるが、本実施例では、ヒートシンクと半導体レー
ザチップを張り合わせる工程が省略でき、製造コストを
低減できる。
ｎ−ＩｎＰ基板８上に結晶成長法を用いてｐ−ＩｎＰ層
２３、ｐ+−ＩｎＰ層２４、ｎ+−ＩｎＰ層２５、ｎ−Ｉ
ｎＰ層２６を順次積層し、逆電流防止用ダイオード層を
形成する。この上にｎ−ＩｎＰコンタクト層２７、半導
体レーザ層を形成した後、半導体レーザ層の一部分を逆
電流ダイオード層までエッチング等により除去し、Ｓｉ
Ｏ2等の絶縁膜１３を全面に形成した後、半導体レーザ
層上と逆電流ダイオード層上のＳｉＯ2を窓開けして共
通電極２８、表電極２９、裏電極３０をそれぞれ形成
し、ワイヤ５で配線する。実施例６においては、同一基
板上に同一工程により作成した半導体レーザチップ１と
ヒートシンク２とを切り出し、それらを張り合わせる必
要があるが、本実施例では、ヒートシンクと半導体レー
ザチップを張り合わせる工程が省略でき、製造コストを
低減できる。
【００２３】
【発明の効果】以上のように、この発明によれば、半導
体レーザ装置のヒートシンクをｐｎ接合ダイオードと
し、半導体レーザチップの逆電流防止用ダイオードとし
て機能するよう構成したので、回路の寄生インダクタン
スより生じる逆起電力による逆電流による半導体レーザ
チップの劣化を防止し、信頼性の高い製品を得られる効
果がある。
体レーザ装置のヒートシンクをｐｎ接合ダイオードと
し、半導体レーザチップの逆電流防止用ダイオードとし
て機能するよう構成したので、回路の寄生インダクタン
スより生じる逆起電力による逆電流による半導体レーザ
チップの劣化を防止し、信頼性の高い製品を得られる効
果がある。
【００２４】また、ヒートシンク素子を複数個積層した
り、またはｐｎ接合層の間にｎ+ｐ+トンネルダイオード
層を挟んだスタック型構造をとることにより、ヒートシ
ンクの逆方向耐圧を向上させることができる。
り、またはｐｎ接合層の間にｎ+ｐ+トンネルダイオード
層を挟んだスタック型構造をとることにより、ヒートシ
ンクの逆方向耐圧を向上させることができる。
【００２５】また、ｐｎ接合層と半導体レーザ部とを連
続したウエハプロセスで形成することにより、工程を簡
略化でき、製造コストを低減できる効果がある。
続したウエハプロセスで形成することにより、工程を簡
略化でき、製造コストを低減できる効果がある。
【図１】 この発明の一実施例による半導体レーザ装置
を示す斜視図である。
を示す斜視図である。
【図２】 この発明の一実施例による半導体レーザチッ
プの斜視図である。
プの斜視図である。
【図３】 この発明の一実施例によるヒートシンクの斜
視図である。
視図である。
【図４】 この発明の一実施例の回路図である。
【図５】 この発明の実施例２による半導体レーザ装置
の斜視図である。
の斜視図である。
【図６】 この発明の実施例２によるヒートシンクの斜
視図である。
視図である。
【図７】 この発明の実施例２の回路図である。
【図８】 この発明の実施例３による半導体レーザ装置
の斜視図である。
の斜視図である。
【図９】 ａは、この発明の実施例３によるヒートシン
クの斜視図、ｂは部分断面図である。
クの斜視図、ｂは部分断面図である。
【図１０】 この発明の実施例７による半導体レーザ装
置の断面図である。
置の断面図である。
【図１１】 この発明の実施例７による半導体レーザ装
置の主要部分の斜視図である。
置の主要部分の斜視図である。
【図１２】 従来の半導体レーザ装置を示す斜視図であ
る。
る。
【図１３】 従来の半導体レーザ装置の回路図である。
１ 半導体レーザチップ、２ ヒートシンク、３ ブロ
ック、４ 表電極、５、６ 配線用ワイヤ、７ 給電端
子、８ ｎ−ＩｎＰ基板、９ ｎ−ＩｎＰクラッド層、
１０ 活性層、１１ ｐ−ＩｎＰクラッド層、１２ ｐ
−ＩｎＧａＡｓコンタクト層、１３ ＳｉＯ2絶縁膜、
１４ 裏電極、１５ ｎ−Ｓｉ基板、１６ ｐ−Ｓｉ拡
散層、１７ 表面ＡｕＳｎ半田層、１８ 裏面ＡｕＳｎ
半田層、１９ ｐ−Ｓｉ層、２０ ｎ−Ｓｉ層、２１
ｐ+−Ｓｉ層、２２ ｎ+−Ｓｉ層、２３ ｐ−ＩｎＰ
層、２４ ｐ+−ＩｎＰ層、２５ ｎ+−ＩｎＰ層、２６
ｎ−ＩｎＰ層、２７ ｎ−ＩｎＰコンタクト層、２８
共通電極、２９ 表電極、３０ 裏電極。
ック、４ 表電極、５、６ 配線用ワイヤ、７ 給電端
子、８ ｎ−ＩｎＰ基板、９ ｎ−ＩｎＰクラッド層、
１０ 活性層、１１ ｐ−ＩｎＰクラッド層、１２ ｐ
−ＩｎＧａＡｓコンタクト層、１３ ＳｉＯ2絶縁膜、
１４ 裏電極、１５ ｎ−Ｓｉ基板、１６ ｐ−Ｓｉ拡
散層、１７ 表面ＡｕＳｎ半田層、１８ 裏面ＡｕＳｎ
半田層、１９ ｐ−Ｓｉ層、２０ ｎ−Ｓｉ層、２１
ｐ+−Ｓｉ層、２２ ｎ+−Ｓｉ層、２３ ｐ−ＩｎＰ
層、２４ ｐ+−ＩｎＰ層、２５ ｎ+−ＩｎＰ層、２６
ｎ−ＩｎＰ層、２７ ｎ−ＩｎＰコンタクト層、２８
共通電極、２９ 表電極、３０ 裏電極。
Claims (7)
- 【請求項１】 半導体レーザチップ、 厚み方向にｐｎ接合を有し、上記半導体レーザチップを
載置するヒートシンク、 このヒートシンクを保持するブロックまたはステムを備
え、上記半導体レーザチップと上記ヒートシンクとを逆
極性に並列に接続し、上記ヒートシンクが逆電流防止用
ダイオードとして機能するよう構成したことを特徴とす
る半導体レーザ装置。 - 【請求項２】 ヒートシンクは、ｐｎ接合ダイオード機
能を有するヒートシンク素子が複数個積層されているこ
とを特徴とする請求項１記載の半導体レーザ装置。 - 【請求項３】 ヒートシンクは、ｐｎ接合層の間にｎ+
ｐ+トンネルダイオード層を挟んだスタック型構造であ
ることを特徴とする請求項１記載の半導体レーザ装置。 - 【請求項４】 半導体レーザチップとヒートシンクは、
同一の基板材料より形成されていることを特徴とする請
求項１〜請求項３のいずれか一項記載の半導体レーザ装
置。 - 【請求項５】 ヒートシンクとして、半導体レーザチッ
プを用いたことを特徴とする請求項１または請求項２記
載の半導体レーザ装置。 - 【請求項６】 半導体基板上に形成されたｐｎ接合層、 このｐｎ接合層上に形成されたコンタクト層、 このコンタクト層上に形成された半導体レーザ部、 上記コンタクト層と上記半導体レーザ部とに、各別に形
成された電極を備え、上記半導体レーザ部と上記ｐｎ接
合層とを逆極性に並列に接続し、上記ｐｎ接合層が逆電
流防止用ダイオードとして機能するよう構成したことを
特徴とする半導体レーザ装置。 - 【請求項７】 ｐｎ接合層は、ｐｎ接合層の間にｎ+ｐ+
トンネルダイオード層を挟んだスタック型構造であるこ
とを特徴とする請求項６記載の半導体レーザ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7064603A JPH08264898A (ja) | 1995-03-23 | 1995-03-23 | 半導体レーザ装置 |
| US08/491,068 US5636234A (en) | 1995-03-23 | 1995-06-16 | Semiconductor laser device including heat sink with pn junction |
| GB9513830A GB2299205A (en) | 1995-03-23 | 1995-07-06 | Semiconductor laser device including heat sink with PN junction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7064603A JPH08264898A (ja) | 1995-03-23 | 1995-03-23 | 半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264898A true JPH08264898A (ja) | 1996-10-11 |
Family
ID=13263007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7064603A Pending JPH08264898A (ja) | 1995-03-23 | 1995-03-23 | 半導体レーザ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5636234A (ja) |
| JP (1) | JPH08264898A (ja) |
| GB (1) | GB2299205A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479325B2 (en) * | 1999-12-07 | 2002-11-12 | Sony Corporation | Method of stacking semiconductor laser devices in a sub-mount and heatsink |
| WO2007013674A1 (ja) * | 2005-07-28 | 2007-02-01 | Showa Denko K.K. | 発光ダイオード及び発光ダイオードランプ |
| WO2007018250A1 (ja) * | 2005-08-05 | 2007-02-15 | Showa Denko K.K. | 発光ダイオード及び発光ダイオードランプ |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3429407B2 (ja) * | 1996-01-19 | 2003-07-22 | シャープ株式会社 | 半導体レーザ装置およびその製造方法 |
| US6028878A (en) * | 1996-01-29 | 2000-02-22 | Opto Power Corporation | Laser diode array with built-in current and voltage surge protection |
| US5923692A (en) * | 1996-10-24 | 1999-07-13 | Sdl, Inc. | No wire bond plate (NWBP) packaging architecture for two dimensional stacked diode laser arrays |
| JP3663281B2 (ja) * | 1997-07-15 | 2005-06-22 | ローム株式会社 | 半導体発光素子 |
| DE59900742D1 (de) * | 1998-01-30 | 2002-02-28 | Osram Opto Semiconductors Gmbh | Halbleiterlaser-chip |
| JP2000223791A (ja) * | 1999-02-04 | 2000-08-11 | Sharp Corp | 半導体レーザ装置およびその製造方法 |
| JP4897133B2 (ja) * | 1999-12-09 | 2012-03-14 | ソニー株式会社 | 半導体発光素子、その製造方法および配設基板 |
| US6526082B1 (en) * | 2000-06-02 | 2003-02-25 | Lumileds Lighting U.S., Llc | P-contact for GaN-based semiconductors utilizing a reverse-biased tunnel junction |
| DE10061265A1 (de) | 2000-12-06 | 2002-06-27 | Jenoptik Jena Gmbh | Diodenlaseranordnung |
| JP2003017804A (ja) * | 2001-07-04 | 2003-01-17 | Fuji Photo Film Co Ltd | 半導体レーザ装置およびその製造方法 |
| US6768753B2 (en) * | 2002-05-22 | 2004-07-27 | Spectra Physics | Reliable diode laser stack |
| US7061949B1 (en) * | 2002-08-16 | 2006-06-13 | Jds Uniphase Corporation | Methods, apparatus, and systems with semiconductor laser packaging for high modulation bandwidth |
| KR100543696B1 (ko) * | 2002-09-09 | 2006-01-20 | 삼성전기주식회사 | 고효율 발광 다이오드 |
| US6728275B2 (en) * | 2002-09-19 | 2004-04-27 | Trw Inc. | Fault tolerant laser diode package |
| JP2004221274A (ja) * | 2003-01-14 | 2004-08-05 | Rohm Co Ltd | 半導体装置 |
| US20040179566A1 (en) * | 2003-03-11 | 2004-09-16 | Aharon El-Bahar | Multi-color stacked semiconductor lasers |
| GB0313317D0 (en) * | 2003-06-10 | 2003-07-16 | Tavkhelidze Avto | Multiple tunnel junction thermotunnel device on the basis of ballistic electrons |
| US8028531B2 (en) * | 2004-03-01 | 2011-10-04 | GlobalFoundries, Inc. | Mitigating heat in an integrated circuit |
| JP2009238902A (ja) * | 2008-03-26 | 2009-10-15 | Toshiba Corp | 半導体発光素子 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2542174C3 (de) * | 1974-09-21 | 1980-02-14 | Nippon Electric Co., Ltd., Tokio | Halbleiterlaservorrichtung |
| US4106043A (en) * | 1975-07-31 | 1978-08-08 | National Research Development Corporation | Zener diodes |
| JPS5994891A (ja) * | 1982-11-24 | 1984-05-31 | Hitachi Ltd | 半導体レ−ザ装置 |
| US4627062A (en) * | 1983-10-26 | 1986-12-02 | Mcdonnell Douglas Corporation | AC driven laser diode array, power supply, transformer, and method therefor |
| JPS60103687A (ja) * | 1983-11-11 | 1985-06-07 | Hitachi Ltd | 半導体レ−ザ素子 |
| JPH0728084B2 (ja) * | 1985-07-26 | 1995-03-29 | ソニー株式会社 | 半導体レーザー |
| KR890002811B1 (ko) * | 1986-11-04 | 1989-07-31 | 삼성전자 주식회사 | 히트 싱크를 겸한 과전류 파괴방지용 집적회로를 내장한 발광소자 패키지 |
| JPH02251190A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | 半導体レーザ |
| JPH02278783A (ja) * | 1989-04-19 | 1990-11-15 | Nec Corp | 半導体レーザ |
| JPH05102602A (ja) * | 1991-10-08 | 1993-04-23 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
| US5212706A (en) * | 1991-12-03 | 1993-05-18 | University Of Connecticut | Laser diode assembly with tunnel junctions and providing multiple beams |
-
1995
- 1995-03-23 JP JP7064603A patent/JPH08264898A/ja active Pending
- 1995-06-16 US US08/491,068 patent/US5636234A/en not_active Expired - Fee Related
- 1995-07-06 GB GB9513830A patent/GB2299205A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479325B2 (en) * | 1999-12-07 | 2002-11-12 | Sony Corporation | Method of stacking semiconductor laser devices in a sub-mount and heatsink |
| US6720581B2 (en) * | 1999-12-07 | 2004-04-13 | Sony Corporation | Mounting plate for a laser chip in a semiconductor laser device |
| WO2007013674A1 (ja) * | 2005-07-28 | 2007-02-01 | Showa Denko K.K. | 発光ダイオード及び発光ダイオードランプ |
| JP2007036024A (ja) * | 2005-07-28 | 2007-02-08 | Showa Denko Kk | 発光ダイオード及び発光ダイオードランプ |
| US8134176B2 (en) | 2005-07-28 | 2012-03-13 | Showa Denko K.K. | Light-emitting diode and light-emitting diode lamp |
| WO2007018250A1 (ja) * | 2005-08-05 | 2007-02-15 | Showa Denko K.K. | 発光ダイオード及び発光ダイオードランプ |
| JP2007042976A (ja) * | 2005-08-05 | 2007-02-15 | Showa Denko Kk | 発光ダイオード及び発光ダイオードランプ |
| KR100984750B1 (ko) * | 2005-08-05 | 2010-10-01 | 쇼와 덴코 가부시키가이샤 | 발광 다이오드 및 발광 다이오드 램프 |
| US8071991B2 (en) | 2005-08-05 | 2011-12-06 | Showa Denko K.K. | Light-emitting diode and light-emitting diode lamp |
Also Published As
| Publication number | Publication date |
|---|---|
| US5636234A (en) | 1997-06-03 |
| GB2299205A (en) | 1996-09-25 |
| GB9513830D0 (en) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08264898A (ja) | 半導体レーザ装置 | |
| US7285801B2 (en) | LED with series-connected monolithically integrated mesas | |
| US6790695B2 (en) | Semiconductor device and method of manufacturing the same | |
| US3634929A (en) | Method of manufacturing semiconductor integrated circuits | |
| EP0580104B1 (en) | Semiconductor laser | |
| JP4024431B2 (ja) | 双方向半導体発光素子及び光伝送装置 | |
| JPH11191642A (ja) | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 | |
| US6552256B2 (en) | Two-stage three-terminal thermionic/thermoelectric coolers | |
| KR102044732B1 (ko) | 모놀리식 다이오드 레이저 어레인지먼트 | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JP2791067B2 (ja) | モノリシック過電圧保護集合体 | |
| JP4236738B2 (ja) | 半導体素子の製造方法 | |
| JPH07202323A (ja) | マルチビーム半導体レーザ | |
| US6028878A (en) | Laser diode array with built-in current and voltage surge protection | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| JP3375560B2 (ja) | 半導体装置 | |
| JP2630206B2 (ja) | 高出力パルスレーザダイオードモジュール | |
| JP2001251018A (ja) | Ｉｉｉ族窒化物系化合物半導体レーザ | |
| JPS6184890A (ja) | 半導体レ−ザ | |
| JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JP2850766B2 (ja) | 半導体装置 | |
| JPH02256287A (ja) | 半導体発光装置およびその使用方法 |