JPS60103687A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPS60103687A JPS60103687A JP21081883A JP21081883A JPS60103687A JP S60103687 A JPS60103687 A JP S60103687A JP 21081883 A JP21081883 A JP 21081883A JP 21081883 A JP21081883 A JP 21081883A JP S60103687 A JPS60103687 A JP S60103687A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- capacitor
- laser element
- chip
- current flows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06825—Protecting the laser, e.g. during switch-on/off, detection of malfunctioning or degradation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体レーザ素子、特に低速変調または無変調
で使用する半導体レーザ素子に関する。
で使用する半導体レーザ素子に関する。
ディジタル・オーディオ・ディスク（ＤＡＤ）。
ビディオ・ディスク（ＶＤ）、ディスクメモリ等の光源
として、たとえば日経エレクトロニクス１９８１年９月
１４日号１３８〜１５２頁に記載されているように各種
構造の半導体レーザ素子が開発されている。
として、たとえば日経エレクトロニクス１９８１年９月
１４日号１３８〜１５２頁に記載されているように各種
構造の半導体レーザ素子が開発されている。
ところで、このような半導体レーザ素子は静電破壊が起
き易く、信頼性が低くなるという問題が生じることが本
発明者によってあきらかとされた。
き易く、信頼性が低くなるという問題が生じることが本
発明者によってあきらかとされた。
すなわち、半導体レーザ素子においてレーザ光を発振す
る共振器の断面積はたとえば幅が２μｍ。
る共振器の断面積はたとえば幅が２μｍ。
高さが１μｍと極め１小さく、光密度がたとえばＩＭＷ
ｌｏｎｒｔと極めて大きい。この結果、半導体レーザ素
子は数ナノセカンド程度の短いパルスでも定格をオーバ
して印加されたりすると、共振器端が簡単に損傷してし
まい、レーザ発振しなくなる。
ｌｏｎｒｔと極めて大きい。この結果、半導体レーザ素
子は数ナノセカンド程度の短いパルスでも定格をオーバ
して印加されたりすると、共振器端が簡単に損傷してし
まい、レーザ発振しなくなる。
したがって、半導体レーザ素子の生産ライン等の取り扱
い時に静電気の放電あるいは使用時の電源投入時にスパ
イク電流が印加されたりすると、半導体レーザ素子は破
壊してしまう。
い時に静電気の放電あるいは使用時の電源投入時にスパ
イク電流が印加されたりすると、半導体レーザ素子は破
壊してしまう。
一方、本発明者は前記半導体レーザ素子破壊に繋るこの
様な電流は通常短いパルス状の電流であることに着目し
た。そこで、低速変調あるいは無変調で使用する半導体
レーザ素子の場合圧は、高周波電流は素子に並列に設置
したバイパスコンデンサを流れるようにチップ構造を構
成することによって、半導体レーザ素子破壊を防止でき
ることに気が付き本発明を成した。
様な電流は通常短いパルス状の電流であることに着目し
た。そこで、低速変調あるいは無変調で使用する半導体
レーザ素子の場合圧は、高周波電流は素子に並列に設置
したバイパスコンデンサを流れるようにチップ構造を構
成することによって、半導体レーザ素子破壊を防止でき
ることに気が付き本発明を成した。
本発明の目的は静電破壊レベルが高い半導体レーザ素子
を提供することにある。
を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明は、半導体レーザ素子を構成するチッ
プの一部にコンデンサなモノリシックに形成し、半導体
レーザ素子の電極間に高周波電流が流れるような場合に
は、高周波電流成分は半導体レーザ素子部分に流れるこ
となく前記コンデンサ部分に流れるようにすることによ
って、半導体レーザ素子の静電破壊防止を達成するもの
である。
プの一部にコンデンサなモノリシックに形成し、半導体
レーザ素子の電極間に高周波電流が流れるような場合に
は、高周波電流成分は半導体レーザ素子部分に流れるこ
となく前記コンデンサ部分に流れるようにすることによ
って、半導体レーザ素子の静電破壊防止を達成するもの
である。
第１図ｔａ＋〜（ｄ）は本発明の一実施例によるＣ３Ｐ
（Ｃｈａｎｎｅｌｌｅｄ ５ｕｂｓｔｒａｔｅ Ｐｌａ
ｎａｒ）型の半導体レーザ素子を組み込んだチップの製
造方法を示す断面図、第２図は同じく素子の等価回路図
である。
（Ｃｈａｎｎｅｌｌｅｄ ５ｕｂｓｔｒａｔｅ Ｐｌａ
ｎａｒ）型の半導体レーザ素子を組み込んだチップの製
造方法を示す断面図、第２図は同じく素子の等価回路図
である。
この実施例では同図（ａ）に示すように、ｎ導電型（以
下単にｎと記し、同様にｎ導電型はｐと記す。）のＧａ
Ａｓの基板１からなるウェハ（半導体薄板）２を用意す
る。このウェハ２は厚さが１００μｍ程度の矩形板から
なっている。そこで、このウェハ２の主面にたとえば４
００μｍピッチに溝３を形成する。
下単にｎと記し、同様にｎ導電型はｐと記す。）のＧａ
Ａｓの基板１からなるウェハ（半導体薄板）２を用意す
る。このウェハ２は厚さが１００μｍ程度の矩形板から
なっている。そこで、このウェハ２の主面にたとえば４
００μｍピッチに溝３を形成する。
つぎに、このウェハ２の主面に、液相エピタキシャル成
長によってｎ −ＧａＡ４Ａｓからなるｎ−クラッド層
４ 、 ＧａＡｓからなる活性層５ 、Ｐ−ＧａＡ４Ａ
ｓからなるｐ−クラッド層６ ＊ ｐＧａＡｓからなる
キャップ層７を同図（ｂ＞に示すように順次所望の厚さ
に形成する。また、部分拡散によって前記キャップ層７
およびｐ−クラッド層６にはＺｎからなるｎ導電型の拡
散層８が形成される。拡散層８は前記溝３上の活性層部
分にのみ電流が流れるような役割を果すように、溝３に
対応して形成されている。
長によってｎ −ＧａＡ４Ａｓからなるｎ−クラッド層
４ 、 ＧａＡｓからなる活性層５ 、Ｐ−ＧａＡ４Ａ
ｓからなるｐ−クラッド層６ ＊ ｐＧａＡｓからなる
キャップ層７を同図（ｂ＞に示すように順次所望の厚さ
に形成する。また、部分拡散によって前記キャップ層７
およびｐ−クラッド層６にはＺｎからなるｎ導電型の拡
散層８が形成される。拡散層８は前記溝３上の活性層部
分にのみ電流が流れるような役割を果すように、溝３に
対応して形成されている。
つぎに、同図（Ｃ１に示すように％溝３上のｎ−クラン
ド層４．活性層５．ｐ−クラッド層６．キャップ層７を
溝３の幅よりもわずかに広い幅となるように残し、他の
部分はエツチング除去する。そして、ウェハ２の主面全
域を比誘電率ε′の高い絶縁膜９、たとえばＳｔ□、
（ｇ’＝ ３．８ ） ＋ Ｓｉ３Ｎ。
ド層４．活性層５．ｐ−クラッド層６．キャップ層７を
溝３の幅よりもわずかに広い幅となるように残し、他の
部分はエツチング除去する。そして、ウェハ２の主面全
域を比誘電率ε′の高い絶縁膜９、たとえばＳｔ□、
（ｇ’＝ ３．８ ） ＋ Ｓｉ３Ｎ。
（ε’＝７．Ｑ）、プラズマ８ｉＱ（ｇ’＝４．０〜４
．３）。
．３）。
プラズマＳ ｉ Ｎ （ｇ’＝６．０ ）等の絶縁膜で
被う。
被う。
この際、コンデンサの容量増大のために絶縁膜９は絶縁
性を維持できることを限度としてできるだけ薄くする（
たとえば１００ｋ）。つぎに、キャップ層７の上面部分
は絶縁膜９の部分エツチングによって露出される。そこ
で、ウエノＳ２の主面にＣｒ 、Ａｕからなるアノード
電極１０を、裏面にＡｕＧｅＮｉ 、 Ｃ−ｒ 、 Ａ
ｕからなるカソード電極１１を形成する。
性を維持できることを限度としてできるだけ薄くする（
たとえば１００ｋ）。つぎに、キャップ層７の上面部分
は絶縁膜９の部分エツチングによって露出される。そこ
で、ウエノＳ２の主面にＣｒ 、Ａｕからなるアノード
電極１０を、裏面にＡｕＧｅＮｉ 、 Ｃ−ｒ 、 Ａ
ｕからなるカソード電極１１を形成する。
つぎに、このウェハ２は襞間分離され、同図（ｄｌに示
すようなチップ１２が形成される。
すようなチップ１２が形成される。
このようなチップ１２は半導体レーザ素子１３のアノー
ド電極１０とカソード電極１１との間に第２図の等価回
路で示すようにコンデンサ１４を有する構造となる。す
なわち、チップ１２の中央部は活性層５が共振器を形成
する半導体レーザ素子部分となり、チップ１２の溝３に
沿った中央部分を除く絶縁膜９をアノード電極１０と基
板１とで挾む部分がコンデンサ部分となり、両者はモノ
リシックに形成されている。前記コンデンサ１４はチッ
プサイズおよび使用する絶縁膜材質によっても数値は異
なるが、チップサイズが４００μｍ×３００μｍ程度の
矩形板である場合には静電容量は１０００〜１００００
１）Ｆ’程度となる。
ド電極１０とカソード電極１１との間に第２図の等価回
路で示すようにコンデンサ１４を有する構造となる。す
なわち、チップ１２の中央部は活性層５が共振器を形成
する半導体レーザ素子部分となり、チップ１２の溝３に
沿った中央部分を除く絶縁膜９をアノード電極１０と基
板１とで挾む部分がコンデンサ部分となり、両者はモノ
リシックに形成されている。前記コンデンサ１４はチッ
プサイズおよび使用する絶縁膜材質によっても数値は異
なるが、チップサイズが４００μｍ×３００μｍ程度の
矩形板である場合には静電容量は１０００〜１００００
１）Ｆ’程度となる。
この半導体レーザ素子１３はアノード電極１０とカソー
ド電極１１との間に高周波電流が印加されると、コンデ
ンサ１４内を電流が流れ、半導体レーザ素子１３には電
流が流れない構造となっていることから、光通信のよう
な高速変調を行なう電子機器への使用はできないが、無
変調または低速変調で用いる機器への使用はできる。す
なわち、半導体レーザ素子を直流状態で使用するデジタ
ル・オーディオ書ディスク、ピディオーディスク等のシ
ステムの光源として使用できる。
ド電極１１との間に高周波電流が印加されると、コンデ
ンサ１４内を電流が流れ、半導体レーザ素子１３には電
流が流れない構造となっていることから、光通信のよう
な高速変調を行なう電子機器への使用はできないが、無
変調または低速変調で用いる機器への使用はできる。す
なわち、半導体レーザ素子を直流状態で使用するデジタ
ル・オーディオ書ディスク、ピディオーディスク等のシ
ステムの光源として使用できる。
ｆｉｌ 本発明の半導体レーザ素子はチップ取扱時の帯
電あるいは使用時の電源投入時のスパイク電流の印加が
生じた場合、これらの電流はバイパスとなるコンデンサ
を流れるため、レーザ活性部には電流は流れない。この
結果、半導体レーザ素子は不所望な高周波電圧が印加さ
れても静電破壊は起き難くなり、静電破壊レベル向上に
よる信頼度向上が達成できる。
電あるいは使用時の電源投入時のスパイク電流の印加が
生じた場合、これらの電流はバイパスとなるコンデンサ
を流れるため、レーザ活性部には電流は流れない。この
結果、半導体レーザ素子は不所望な高周波電圧が印加さ
れても静電破壊は起き難くなり、静電破壊レベル向上に
よる信頼度向上が達成できる。
（２）上記（１）より、チップ取扱時に半導体レーザ素
子が破壊し難くなることから、静電破壊管理が容易とな
る。
子が破壊し難くなることから、静電破壊管理が容易とな
る。
（３）上記（１）および（２）から、半導体レーザ素子
製造歩留の向上および半導体レーザ素子の静電破壊管理
容易による作業性向上から、半導体レーザ素子製造コス
トの低減という相乗効果が得られる。
製造歩留の向上および半導体レーザ素子の静電破壊管理
容易による作業性向上から、半導体レーザ素子製造コス
トの低減という相乗効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、ｐｎ接合も
容量を有する。そこで、第３図に示すように、この実施
例の半導体レーザ素子はチップ１２の溝３から外れた基
板１０表層部にｐ領域１５．ｎ領域１６を形成し、アノ
ード電極１０とカソード電極１１との間に、逆バイアス
ダイオード１７．順バイアスダイオード１８を直列に配
した構造（第４図は等何回路を示す。）となっている。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、ｐｎ接合も
容量を有する。そこで、第３図に示すように、この実施
例の半導体レーザ素子はチップ１２の溝３から外れた基
板１０表層部にｐ領域１５．ｎ領域１６を形成し、アノ
ード電極１０とカソード電極１１との間に、逆バイアス
ダイオード１７．順バイアスダイオード１８を直列に配
した構造（第４図は等何回路を示す。）となっている。
この結果、半導体レーザ素子１３のアノード電極１０と
カソード電極１１との間に高周波電圧が印加された際、
電流は逆バイアスダイオード１７および順バイアスダイ
オード１８を流れ、半導体レーザ素子部分には流れなく
なることから、この実施例の半導体レーザ素子は前記実
施例と同様に半導体レーザ素子の破壊は起き難くなる。
カソード電極１１との間に高周波電圧が印加された際、
電流は逆バイアスダイオード１７および順バイアスダイ
オード１８を流れ、半導体レーザ素子部分には流れなく
なることから、この実施例の半導体レーザ素子は前記実
施例と同様に半導体レーザ素子の破壊は起き難くなる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＣ８Ｐ型半導体レー
ザ素子製造技術に適用した場合について説明したが、そ
れに限定されるものではなく、たとえば、ＢＨ（埋込み
）型半導体レーザ素子等地の半導体レーザ素子製造技術
にも適用できる。
をその背景となった利用分野であるＣ８Ｐ型半導体レー
ザ素子製造技術に適用した場合について説明したが、そ
れに限定されるものではなく、たとえば、ＢＨ（埋込み
）型半導体レーザ素子等地の半導体レーザ素子製造技術
にも適用できる。
第１図（ａ）〜（ｄｉは本発明の一実施例によるＣ８Ｐ
型半導体レーザ素子の製造方法を示す断面図、第２図は
同じく素子の等価回路図、 第３図は本発明の他の実施例によるＣ８Ｐ型半導体レー
ザ素子の断面図、 第４図は同じ（素子の等価回路図である。 １・・・基板、２・・・ウェハ、３・・・溝、４・・・
ｎ−クラッド層、５・・・活性層、６・・・ｐ−クラッ
ド層、７・・・キャップ層、８・・・拡散層、９・・・
絶縁膜、１０・・・アノード電極、１１・・・カソード
電極、１２・・・チップ、１３・・・半導体レーザ素子
、１４・・・コンデンサ、１５・・・ｐ領域、１６・・
・ｎ領域、１７・・・逆バイアスダイオード、１８・・
・順バイアスダイオード。
型半導体レーザ素子の製造方法を示す断面図、第２図は
同じく素子の等価回路図、 第３図は本発明の他の実施例によるＣ８Ｐ型半導体レー
ザ素子の断面図、 第４図は同じ（素子の等価回路図である。 １・・・基板、２・・・ウェハ、３・・・溝、４・・・
ｎ−クラッド層、５・・・活性層、６・・・ｐ−クラッ
ド層、７・・・キャップ層、８・・・拡散層、９・・・
絶縁膜、１０・・・アノード電極、１１・・・カソード
電極、１２・・・チップ、１３・・・半導体レーザ素子
、１４・・・コンデンサ、１５・・・ｐ領域、１６・・
・ｎ領域、１７・・・逆バイアスダイオード、１８・・
・順バイアスダイオード。
Claims (1)
- １、一対の半導体レーザ電極間に並列にコンデンサなモ
ノリシックに組み込んでなることを特徴とする半導体レ
ーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21081883A JPS60103687A (ja) | 1983-11-11 | 1983-11-11 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21081883A JPS60103687A (ja) | 1983-11-11 | 1983-11-11 | 半導体レ−ザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103687A true JPS60103687A (ja) | 1985-06-07 |
Family
ID=16595628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21081883A Pending JPS60103687A (ja) | 1983-11-11 | 1983-11-11 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103687A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5636234A (en) * | 1995-03-23 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device including heat sink with pn junction |
| WO2009078232A1 (ja) * | 2007-12-14 | 2009-06-25 | Nec Corporation | 面発光レーザ |
| JP2019033116A (ja) * | 2017-08-04 | 2019-02-28 | 日本電信電話株式会社 | 半導体光集積素子 |
-
1983
- 1983-11-11 JP JP21081883A patent/JPS60103687A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5636234A (en) * | 1995-03-23 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device including heat sink with pn junction |
| WO2009078232A1 (ja) * | 2007-12-14 | 2009-06-25 | Nec Corporation | 面発光レーザ |
| JP2019033116A (ja) * | 2017-08-04 | 2019-02-28 | 日本電信電話株式会社 | 半導体光集積素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911676B2 (en) | Semiconductor LED device and method for manufacturing the same | |
| US7411221B2 (en) | Light emitting device having protection element and method of manufacturing the light emitting device | |
| US5401985A (en) | Low voltage monolithic protection diode with a low capacitance | |
| US20080197916A1 (en) | Low-Voltage Noise Preventing Circuit Using Abrupt Metal-Insulator Transition Device | |
| US7638412B2 (en) | Method and system for reducing charge damage in silicon-on-insulator technology | |
| JPS60103687A (ja) | 半導体レ−ザ素子 | |
| JPS5987873A (ja) | Ｍｏｓ形半導体装置 | |
| US5352905A (en) | Semiconductor surge suppressor | |
| US20030071676A1 (en) | ESD protection element | |
| US5483086A (en) | Four layer semiconductor surge protector having plural short-circuited junctions | |
| JP2002100784A (ja) | ショットキーバリアダイオードおよび半導体モジュール | |
| JPS60169184A (ja) | 半導体レ−ザ | |
| US4513423A (en) | Arrangement for damping the resonance in a laser diode | |
| US6472686B1 (en) | Silicon carbide (SIC) gate turn-off (GTO) thyristor apparatus and method for high power control | |
| US20050092981A1 (en) | Superconducting integrated circuit and methods of forming same | |
| JP3238825B2 (ja) | 面実装型半導体装置 | |
| JP2537161B2 (ja) | Ｍｏｓ型半導体装置 | |
| US20230223396A1 (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| EP0521565A1 (en) | Semiconductor device and method of manufacturing same, display device and support plate for same provided with such a semiconductor device | |
| Evans et al. | Tuning‐Initiated Failure in Avalanche Diodes | |
| JP2638167B2 (ja) | ゲートターンオフサイリスタ | |
| JPH07130761A (ja) | スイッチング・トランジスタ構成 | |
| JPH0467687A (ja) | ダイオード | |
| JPS5834948B2 (ja) | 半導体記憶装置 | |
| JPS58210673A (ja) | メサ形半導体構造 |