JPH07130761A - スイッチング・トランジスタ構成 - Google Patents
スイッチング・トランジスタ構成Info
- Publication number
- JPH07130761A JPH07130761A JP9070194A JP9070194A JPH07130761A JP H07130761 A JPH07130761 A JP H07130761A JP 9070194 A JP9070194 A JP 9070194A JP 9070194 A JP9070194 A JP 9070194A JP H07130761 A JPH07130761 A JP H07130761A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor
- switching transistor
- region
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 互いにかみ合うように構成され、かつトラン
ジスタ２１４の制御電極および信号電極をそれぞれ形成
する第１半導体領域２０６および第２半導体領域２０８
を具備する半導体基板２０２を有する集積回路スイッチ
ング・トランジスタ回路構成２００。 【構成】 第３半導体領域２０４は、トランジスタの第
２信号電極を形成し、第４半導体領域２０７は、第１お
よび第２半導体領域と延在し、かつ基板の実質的な領域
上に延在するダイオード接合２１６を、第３半導体領域
と形成する。第１および第２半導体領域と延在する第３
半導体領域を設けて、基板の実質的な領域上に延在する
ダイオード接合を形成することにより、標準的なバイポ
ーラ処理技術を利用し、追加処理工程を必要とせずに作
ることができる単一の集積回路において、良好で、予測
可能な安定したスイッチング特性が得られる。
ジスタ２１４の制御電極および信号電極をそれぞれ形成
する第１半導体領域２０６および第２半導体領域２０８
を具備する半導体基板２０２を有する集積回路スイッチ
ング・トランジスタ回路構成２００。 【構成】 第３半導体領域２０４は、トランジスタの第
２信号電極を形成し、第４半導体領域２０７は、第１お
よび第２半導体領域と延在し、かつ基板の実質的な領域
上に延在するダイオード接合２１６を、第３半導体領域
と形成する。第１および第２半導体領域と延在する第３
半導体領域を設けて、基板の実質的な領域上に延在する
ダイオード接合を形成することにより、標準的なバイポ
ーラ処理技術を利用し、追加処理工程を必要とせずに作
ることができる単一の集積回路において、良好で、予測
可能な安定したスイッチング特性が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング・トラン
ジスタ構成に関する。
ジスタ構成に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】スイ
ッチング・トランジスタは、高電力をスイッチングする
電子装置において広く利用されている。既知のスイッチ
ング・トランジスタ構成において、ダイオードは電力ト
ランジスタのベース・エミッタ間接合と非並列に接続さ
れる。このダイオードの役割は、エミッタおよびコレク
タからの逆電流経路を設けることである。このような構
成は、例えば、電力トランジスタがインダクタンスを流
れる電流をスイッチングする場合に必要である。つま
り、インダクタンスを流れる電流はトランジスタがスイ
ッチングすると瞬時に停止できないので、ダイオードは
この電流の経路を設ける。この種のスイッチング・トラ
ンジスタ構成の一例は、蛍光灯の電子バラスト回路で一
般に用いられる半ブリッジ自己発振回路にある。
ッチング・トランジスタは、高電力をスイッチングする
電子装置において広く利用されている。既知のスイッチ
ング・トランジスタ構成において、ダイオードは電力ト
ランジスタのベース・エミッタ間接合と非並列に接続さ
れる。このダイオードの役割は、エミッタおよびコレク
タからの逆電流経路を設けることである。このような構
成は、例えば、電力トランジスタがインダクタンスを流
れる電流をスイッチングする場合に必要である。つま
り、インダクタンスを流れる電流はトランジスタがスイ
ッチングすると瞬時に停止できないので、ダイオードは
この電流の経路を設ける。この種のスイッチング・トラ
ンジスタ構成の一例は、蛍光灯の電子バラスト回路で一
般に用いられる半ブリッジ自己発振回路にある。
【０００３】このような用途のスイッチング・トランジ
スタ構成のコストは極めて重要であり、コスト節減のた
め、スイッチング・トランジスタとともに同一集積回路
内にダイオードを組み込むことが望ましい。残念なが
ら、スイッチング・トランジスタと一体にこのダイオー
ドを提供するこの試みは、トランジスタのスイッチング
挙動が予測不可能で、不安定なばらつきが生じた。
スタ構成のコストは極めて重要であり、コスト節減のた
め、スイッチング・トランジスタとともに同一集積回路
内にダイオードを組み込むことが望ましい。残念なが
ら、スイッチング・トランジスタと一体にこのダイオー
ドを提供するこの試みは、トランジスタのスイッチング
挙動が予測不可能で、不安定なばらつきが生じた。
【０００４】それゆえ本発明の目的は、従来技術の不都
合を克服あるいは少なく共減少させるスイッチング・ト
ランジスタ構成を提供することである。
合を克服あるいは少なく共減少させるスイッチング・ト
ランジスタ構成を提供することである。
【０００５】
【課題を解決するための手段】本発明に従って、半導体
基板からなるスイッチング・トランジスタ回路構成であ
って：互いにかみ合うように構成され(interdigitate
d)、かつ前記トランジスタの制御電極および信号電極を
それぞれ形成する第１および第２半導体領域；前記トラ
ンジスタの第２信号電極を形成する第３半導体領域；お
よび前記第１および第２半導体領域と延在し、かつ前記
基板の実質的な領域上で延在するダイオード接合を前記
第３半導体領域と形成する第４半導体領域；を有するこ
とを特徴とするスイッチング・トランジスタ回路構成が
提供される。
基板からなるスイッチング・トランジスタ回路構成であ
って：互いにかみ合うように構成され(interdigitate
d)、かつ前記トランジスタの制御電極および信号電極を
それぞれ形成する第１および第２半導体領域；前記トラ
ンジスタの第２信号電極を形成する第３半導体領域；お
よび前記第１および第２半導体領域と延在し、かつ前記
基板の実質的な領域上で延在するダイオード接合を前記
第３半導体領域と形成する第４半導体領域；を有するこ
とを特徴とするスイッチング・トランジスタ回路構成が
提供される。
【０００６】第１および第２半導体領域と延在する第４
半導体領域を設けて、基板の実質的な領域上で延在する
ダイオード接合を形成することにより、良好で、予測可
能な安定したスイッチング特性が得られることが判明し
ている。
半導体領域を設けて、基板の実質的な領域上で延在する
ダイオード接合を形成することにより、良好で、予測可
能な安定したスイッチング特性が得られることが判明し
ている。
【０００７】
【実施例】図１，図２および図３において、従来のスイ
ッチング・トランジスタ回路構成１００は、Ｎ＋シリコ
ンの基板１０２と、その上のＮ−層１０４を有する。層
１０４の上には、Ｐ＋領域１０６がある。領域１０６内
には、指部１０８Ａ，１０８Ｂ，１０８Ｃを有するＮ＋
領域１０８が形成される。互いにかみ合うように構成さ
れた金属被膜（metallization)１１０，１１２は、領域
１０６および１０８の上にそれぞれ形成される。
ッチング・トランジスタ回路構成１００は、Ｎ＋シリコ
ンの基板１０２と、その上のＮ−層１０４を有する。層
１０４の上には、Ｐ＋領域１０６がある。領域１０６内
には、指部１０８Ａ，１０８Ｂ，１０８Ｃを有するＮ＋
領域１０８が形成される。互いにかみ合うように構成さ
れた金属被膜（metallization)１１０，１１２は、領域
１０６および１０８の上にそれぞれ形成される。
【０００８】従って、領域１０６，１０８は、互いにか
み合うように構成された金属被膜（metallization)１１
０，１１２は、領相互の間に入るように構成されたベー
ス領域およびエミッタ領域をそれぞれ構成し、層１０４
はコレクタ領域を構成することが理解される。よって、
図１および図２に示される集積回路は、良好な高電力ス
イッチング特性を与える、互いにかみ合うように構成さ
れたベース／エミッタを有する図３に示すようなＮＰＮ
バイポーラ・トランジスタ１１４を構成する。
み合うように構成された金属被膜（metallization)１１
０，１１２は、領相互の間に入るように構成されたベー
ス領域およびエミッタ領域をそれぞれ構成し、層１０４
はコレクタ領域を構成することが理解される。よって、
図１および図２に示される集積回路は、良好な高電力ス
イッチング特性を与える、互いにかみ合うように構成さ
れたベース／エミッタを有する図３に示すようなＮＰＮ
バイポーラ・トランジスタ１１４を構成する。
【０００９】しかし、上述のように、ダイオードをこの
従来の電力トランジスタに集積しようとする試み（例え
ば、ダイオードをエミッタ・ボンディング・パッドの下
に形成するなど、追加処理工程を必要とする）では、予
測不可能で不安定なばらつきがトランジスタのスイッチ
ング特性を生じ、生産後試験を必要とし、生産ロットか
ら満足な特性のデバイスを選別する必要がある。
従来の電力トランジスタに集積しようとする試み（例え
ば、ダイオードをエミッタ・ボンディング・パッドの下
に形成するなど、追加処理工程を必要とする）では、予
測不可能で不安定なばらつきがトランジスタのスイッチ
ング特性を生じ、生産後試験を必要とし、生産ロットか
ら満足な特性のデバイスを選別する必要がある。
【００１０】ここで図４，図５および図６を参照して、
集積回路半導体デバイス（図示せず）において、スイッ
チング・トランジスタ回路構成２００が設けられる。ス
イッチング・トランジスタ回路構成２００は、Ｎ＋シリ
コンの基板２０２およびその上のＮ−層２０４を有す
る。層２０４内には、指部２０６Ａ，２０６Ｂを有する
Ｐ＋領域２０６がある。また、層２０４内にあり、かつ
指部２０６Ａ，２０６Ｂの間にかみ合うように延在し
て、さらに別のＰ＋領域２０７が形成される。領域２０
６内には、指部２０８Ａ，２０８Ｂを有するＮ＋領域２
０８が形成される。互いにかみ合うように構成された金
属被膜２１０，２１２は、領域２０６、２０８上にそれ
ぞれ形成され、かつ領域２０７を延在するように形成さ
れる。
集積回路半導体デバイス（図示せず）において、スイッ
チング・トランジスタ回路構成２００が設けられる。ス
イッチング・トランジスタ回路構成２００は、Ｎ＋シリ
コンの基板２０２およびその上のＮ−層２０４を有す
る。層２０４内には、指部２０６Ａ，２０６Ｂを有する
Ｐ＋領域２０６がある。また、層２０４内にあり、かつ
指部２０６Ａ，２０６Ｂの間にかみ合うように延在し
て、さらに別のＰ＋領域２０７が形成される。領域２０
６内には、指部２０８Ａ，２０８Ｂを有するＮ＋領域２
０８が形成される。互いにかみ合うように構成された金
属被膜２１０，２１２は、領域２０６、２０８上にそれ
ぞれ形成され、かつ領域２０７を延在するように形成さ
れる。
【００１１】従って、領域２０６，２０８は、互いにか
み合うように構成されたベースおよびエミッタ領域をそ
れぞれ構成し、層２０４はコレクタ領域を構成すること
が理解される。よって、図４および図５に示す集積回路
は、良好な高電力スイッチング特性を与える、互いにか
み合うように構成ベース／エミッタを有する図６に示す
ようなＮＰＮバイポーラ・トランジスタ２１４を構成す
る。
み合うように構成されたベースおよびエミッタ領域をそ
れぞれ構成し、層２０４はコレクタ領域を構成すること
が理解される。よって、図４および図５に示す集積回路
は、良好な高電力スイッチング特性を与える、互いにか
み合うように構成ベース／エミッタを有する図６に示す
ようなＮＰＮバイポーラ・トランジスタ２１４を構成す
る。
【００１２】さらに、領域２０７は、トランジスタのベ
ース・エミッタ間接合と非並列に接続されたダイオード
２１６を、Ｎ−層２０４と構成することが理解される。
また、Ｐ＋領域２０７とＮ−層２０４との間に形成され
るダイオード２１６の接合は基板の実質的な領域上に延
在する（事実、スイッチング・トランジスタのベース・
エミッタ間接合とほぼ同じ全面上に延在する）ので、こ
のスイッチング・トランジスタはダイオードの存在によ
る悪影響を示さず、予測可能で安定したスイッチング特
性を得ることができる。
ース・エミッタ間接合と非並列に接続されたダイオード
２１６を、Ｎ−層２０４と構成することが理解される。
また、Ｐ＋領域２０７とＮ−層２０４との間に形成され
るダイオード２１６の接合は基板の実質的な領域上に延
在する（事実、スイッチング・トランジスタのベース・
エミッタ間接合とほぼ同じ全面上に延在する）ので、こ
のスイッチング・トランジスタはダイオードの存在によ
る悪影響を示さず、予測可能で安定したスイッチング特
性を得ることができる。
【００１３】従って、図４，図５および図６のスイッチ
ング・トランジスタ構成は、非並列ダイオード機能を電
力スイッチング・トランジスタと満足のいくように集積
できることが理解される。
ング・トランジスタ構成は、非並列ダイオード機能を電
力スイッチング・トランジスタと満足のいくように集積
できることが理解される。
【００１４】また、Ｐ＋領域２０６，Ｐ＋領域２０７お
よびＮ−層２０４は、ＰＮＰバイポーラ・トランジスタ
２１８を構成することが理解される。Ｐ＋領域２０６と
Ｐ＋領域２０７との間のＮ＋ギャップを適切に構成する
（つまり、ＰＮＰトランジスタ２１８のベースの幅を決
定する）ことにより、ＰＮＰトランジスタ２１８は「ベ
ーカ・クランプ(Baker clamp) 」として十分に（高いス
イッチング・レートでも）機能するように作ることがで
き、ＮＰＮトランジスタ２１４の過飽和(hardsaturatio
n) を避けることができる。
よびＮ−層２０４は、ＰＮＰバイポーラ・トランジスタ
２１８を構成することが理解される。Ｐ＋領域２０６と
Ｐ＋領域２０７との間のＮ＋ギャップを適切に構成する
（つまり、ＰＮＰトランジスタ２１８のベースの幅を決
定する）ことにより、ＰＮＰトランジスタ２１８は「ベ
ーカ・クランプ(Baker clamp) 」として十分に（高いス
イッチング・レートでも）機能するように作ることがで
き、ＮＰＮトランジスタ２１４の過飽和(hardsaturatio
n) を避けることができる。
【００１５】さらに、図４，図５および図６のスイッチ
ング・トランジスタ構成は、トランジスタ２１４のベー
ス接合上の蓄積電荷を、図１に示すような従来のデバイ
スのようにエミッタから単に除去するのではなく、トラ
ンジスタのベースから除去できることが理解される。従
って、図４，図５および図６のスイッチング・トランジ
スタ構成は任意のキャリヤ寿命の範囲で（極めて長い寿
命でも）利用できる。同様に、ダイ寸法は、従来比で３
０％も低減でき、歩留まりの向上およびコスト節減が可
能である。
ング・トランジスタ構成は、トランジスタ２１４のベー
ス接合上の蓄積電荷を、図１に示すような従来のデバイ
スのようにエミッタから単に除去するのではなく、トラ
ンジスタのベースから除去できることが理解される。従
って、図４，図５および図６のスイッチング・トランジ
スタ構成は任意のキャリヤ寿命の範囲で（極めて長い寿
命でも）利用できる。同様に、ダイ寸法は、従来比で３
０％も低減でき、歩留まりの向上およびコスト節減が可
能である。
【００１６】図４および図５に示していないが、必要に
応じて、この構成のコレクタ接続はＮ＋基板２０２から
直接とることができることが理解される。また、図４お
よび図５に示していないが、Ｎ＋材料の保護環(guard r
ing)を他の領域２０６，２０７の周りでＮ−層２０４に
形成してもよいことが理解される。
応じて、この構成のコレクタ接続はＮ＋基板２０２から
直接とることができることが理解される。また、図４お
よび図５に示していないが、Ｎ＋材料の保護環(guard r
ing)を他の領域２０６，２０７の周りでＮ−層２０４に
形成してもよいことが理解される。
【００１７】図４，図５および図６のスイッチング・ト
ランジスタ構成は、標準的なバイポーラ処理で作ること
ができ、図１に示すような従来の構成と比較して、追加
処理工程を必要としないことが理解される。
ランジスタ構成は、標準的なバイポーラ処理で作ること
ができ、図１に示すような従来の構成と比較して、追加
処理工程を必要としないことが理解される。
【００１８】上記の実施例に対してさまざまな他の修正
や変形は、発明の概念から逸脱せずに当業者に明らかで
あることが理解される。
や変形は、発明の概念から逸脱せずに当業者に明らかで
あることが理解される。
【図１】従来の集積回路スイッチング・トランジスタ構
成の平面図を示す。
成の平面図を示す。
【図２】従来の集積回路スイッチング・トランジスタ構
成の断面図を示す。
成の断面図を示す。
【図３】従来の集積回路スイッチング・トランジスタ構
成の回路図を示す。
成の回路図を示す。
【図４】本発明による集積回路スイッチング・トランジ
スタ構成の平面図を示す。
スタ構成の平面図を示す。
【図５】本発明による集積回路スイッチング・トランジ
スタ構成の断面図を示す。
スタ構成の断面図を示す。
【図６】本発明による集積回路スイッチング・トランジ
スタ構成の回路図を示す。
スタ構成の回路図を示す。
２００ スイッチング・トランジスタ回路構成 ２０２ Ｎ＋シリコン基板 ２０４ Ｎ−層 ２０６ Ｐ＋領域 ２０６Ａ，２０６Ｂ 指部 ２０７ Ｐ＋領域 ２０８ Ｎ＋領域 ２０８Ａ，２０８Ｂ 指部 ２１０，２１２ 金属被膜 ２１４ ＮＰＮバイポーラ・トランジスタ ２１６ ダイオード ２１８ ＰＮＰバイポーラ・トランジスタ
Claims (7)
- 【請求項１】 半導体基板からなるスイッチング・トラ
ンジスタ回路構成であって：互いにかみ合うように構成
され、かつ前記トランジスタの制御電極および信号電極
をそれぞれ形成する第１および第２半導体領域；前記ト
ランジスタの第２信号電極を形成する第３半導体領域；
および前記第１および第２半導体領域と延在し、かつ前
記基板の実質的な領域上で延在するダイオード接合を、
前記第３半導体領域と形成する第４半導体領域；を有す
ることを特徴とする回路構成。 - 【請求項２】 前記第４半導体領域は、前記第１および
第２半導体領域と互いにかみ合うように構成されること
を特徴とする請求項１記載の回路構成。 - 【請求項３】 前記第４半導体領域は、クランプ・トラ
ンジスタを、前記第３半導体領域および前記第１半導体
領域と形成するように構成されることを特徴とする請求
項１または２記載の回路構成。 - 【請求項４】 前記スイッチング・トランジスタは、Ｎ
ＰＮトランジスタであることを特徴とする請求項１また
は２記載の回路構成。 - 【請求項５】 前記スイッチング・トランジスタは、Ｎ
ＰＮトランジスタであることを特徴とする請求項３記載
の回路構成。 - 【請求項６】 前記クランプ・トランジスタは、ＰＮＰ
トランジスタであることを特徴とする請求項５記載の回
路構成。 - 【請求項７】 前記請求項の任意の一つによるスイッチ
ング・トランジスタ回路構成を含むことを特徴とする集
積回路デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9304170 | 1993-04-08 | ||
| FR9304170A FR2703830B1 (fr) | 1993-04-08 | 1993-04-08 | Ensemble à transistor de commutation. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130761A true JPH07130761A (ja) | 1995-05-19 |
Family
ID=9445885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9070194A Pending JPH07130761A (ja) | 1993-04-08 | 1994-04-06 | スイッチング・トランジスタ構成 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH07130761A (ja) |
| CN (1) | CN1035090C (ja) |
| DE (1) | DE4411859A1 (ja) |
| FR (1) | FR2703830B1 (ja) |
| GB (1) | GB2276981B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3577946B2 (ja) * | 1998-04-27 | 2004-10-20 | トヨタ自動車株式会社 | 燃焼式ヒータを有する圧縮着火式内燃機関 |
| NZ501675A (en) * | 1999-12-09 | 2002-12-20 | New Zealand Dairy Board | Translucent milk drink having a pH of 5.7 to 7.0 and a percentage transmission of at least 5% prepared by a cation exchange process |
| CN101931010A (zh) * | 2010-06-24 | 2010-12-29 | 深圳市鹏微科技有限公司 | 二极管及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2527008A1 (fr) * | 1982-05-14 | 1983-11-18 | Thomson Csf | Structure semiconductrice de type mesa associant une diode et un transistor de types transverses en antiparallele |
| DE3331631A1 (de) * | 1982-09-01 | 1984-03-01 | Mitsubishi Denki K.K., Tokyo | Halbleiter-bauelement |
| DE3247006A1 (de) * | 1982-12-18 | 1984-06-20 | Telefunken electronic GmbH, 6000 Frankfurt | Integrierte transistoranordnung |
| JPH03138946A (ja) * | 1989-10-24 | 1991-06-13 | Sony Corp | 半導体装置 |
| EP0491217A1 (de) * | 1990-12-19 | 1992-06-24 | Siemens Aktiengesellschaft | Integrierte Transistor-Freilaufdioden-Anordnung |
-
1993
- 1993-04-08 FR FR9304170A patent/FR2703830B1/fr not_active Expired - Fee Related
-
1994
- 1994-03-23 GB GB9405770A patent/GB2276981B/en not_active Expired - Fee Related
- 1994-04-06 DE DE19944411859 patent/DE4411859A1/de not_active Withdrawn
- 1994-04-06 JP JP9070194A patent/JPH07130761A/ja active Pending
- 1994-04-07 CN CN94104613A patent/CN1035090C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2276981B (en) | 1997-04-02 |
| CN1095863A (zh) | 1994-11-30 |
| GB2276981A (en) | 1994-10-12 |
| DE4411859A1 (de) | 1994-10-13 |
| GB9405770D0 (en) | 1994-05-11 |
| FR2703830A1 (fr) | 1994-10-14 |
| CN1035090C (zh) | 1997-06-04 |
| FR2703830B1 (fr) | 1997-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2946750B2 (ja) | 半導体装置 | |
| JPH07130761A (ja) | スイッチング・トランジスタ構成 | |
| US4783693A (en) | Driver element for inductive loads | |
| JP4031640B2 (ja) | 半導体装置 | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JP2690776B2 (ja) | 半導体装置 | |
| JP2003115549A (ja) | 半導体集積回路装置 | |
| JPS6128224B2 (ja) | ||
| JPS63136658A (ja) | 静電破壊防止素子 | |
| JPS61150229A (ja) | 集積回路 | |
| JPH0364955A (ja) | 半導体集積回路装置 | |
| JPS63204636A (ja) | 半導体装置 | |
| JPH01266762A (ja) | Ｎｐｎ型スイッチング・トランジスタ | |
| JPH01273355A (ja) | トランジスタ | |
| JPS6083361A (ja) | 半導体装置 | |
| JPH07302918A (ja) | 半導体装置 | |
| JPH1050854A (ja) | 半導体集積回路 | |
| JPH03135057A (ja) | 半導体装置 | |
| JPS61216505A (ja) | 増幅回路 | |
| JPH03268331A (ja) | ベース変調形バイポーラ・トランジスタ | |
| JPS60242659A (ja) | 半導体集積回路 | |
| JPS59207649A (ja) | 複合トランジスタ装置 | |
| JPH02183560A (ja) | 半導体装置 | |
| JPH01291457A (ja) | 半導体集積回路 | |
| JPH02253631A (ja) | ベース変調形バイポーラ・トランジスタ |