JPH03138946A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする課題 Ｅ　　１；！１．Ｂを解決するための手段（第１図）Ｆ
　作用 Ｇ　実施例 Ｈ発明の効果 Ａ　産業上の利用分野 本発明は半導体装置、特にバイポーラトランジスタを具
備する半導体集積回路に適用して好適な半導体装置に係
わる。

Ｂ　発明の概要 本発明は半導体装置に係わり、所定の半導体領域部に不
純物含有半導体層がコンタクトされる半導体装置におい
て、その所定の半導体領域の、他の半導体領域部と隣接
する部分上で不純物含有半導体層下にその不純物の拡散
を阻止する拡散阻止層が介在された構成とする。このよ
うにすることによって上述した所定の半導体領域部と他
の半導体領域部間の耐圧向上を図る。

Ｃ従来の技術 従来エミッタ、ベース及びコレクタを、セルファライン
（自己整合的）に多結晶シリコンを通じての不純物ドー
ピングによって形成する構造をとって超高速バイポーラ
トランジスタを構成するものの提案が種々されている（
例えば特開昭６１−２５５０６４号公開公報参照）。

第７図はこの場合の一例を示し、（７０）は半導体基体
、（７１）、　（７２＞　及び（７３）はそれぞれ多結
晶シリコン層を示し、多結晶シリコン層（７１）からの
不純物ドープによってベース領域の電極取出し領域（７
４）が形成され、多結晶シリコン層（７２）を通じての
不純物ドーピングによってベース動作領域（７５）とエ
ミッタ領域（７６）とがそれぞれ形成される。多結晶シ
リコン層（７３）はコレクタ電極となり、コレクタ電極
取出し領域（７７）上にわたって被着される。

多結晶シリコン層（７１）及び（７３）は、同一工程で
形成した多結晶シリコン層より成り、これらと多結晶シ
リコン層〈７２）との間には５ｉｎ２等の層間絶縁層（
７８）が形成され、多結晶シリコン層（７２）の周縁に
はサイドウオール（７８Ｗ）　　が形成されるものであ
るが、このサイドウオール（７８１１）　　の形成及び
多結晶シリコン層（７２）の形成前にベースの動作領域
（７５）とベース電極取出し領域（７４）間を連結する
ベース連結領域（７９）がイオン注入等によって形成さ
れる。

（８０）は低濃度コレクタ領域、（８１）は低比抵抗コ
レクタ埋込み領域を示す。

ところがこのような構成による場合、コレクタ電極とな
る不純物を含有する多結晶シリコン層（７３）がベース
側においても直接的に半導体基体（７０）上に接してい
ることによって、この不純物含有多結晶シリコン層（７
３）からの不純物が半導体基体（７０）の表面に拡散し
７てベース領域に極く接近あるいは接してコレクタ側を
高濃度化する恐れが生じ、これがベース・コレクタ間耐
圧の低下を招来するとか、短絡事故を発生するなどの問
題がある。

尚、第７図において＜８２）は絶縁分離用の厚いＳＩＯ
□膜いわゆるＬＯＣＯＳによる分離絶縁層を示し、（８
３）はチャンネルストップ領域を示す。

また他の例としては、第８図に示すように分離絶縁層（
８２）の一部に貫通して多結晶シリコン層（７３）を形
成するという構成の提案もなされている。

しかしながらこの場合においては多結晶シリコン暦（７
３）の、その分離絶縁層（８２）の貫通部の断面積を充
分大にとることができないにもかかわらずこの貫通部は
分離絶縁層（８２）の厚さに対応して長くなることから
、コレクタ抵抗が大となってバイポーラトランジスタの
高速化を阻害するという問題点が生ずる。

Ｄ　発明が解決しようとする課題 本発明においては主として上述したベース・コレクタ間
耐圧の低下、またコレクタ抵抗の増大化の回避を図るこ
とを目的とする。

Ｅ　課題を解決するための手段 本発明においては第１図にその路線的断面図を示すよう
に、所定の半導体領域部（１）に不純物含有半導体層（
２）がコンタクトされる半導体装置において、その所定
の半導体領域部（１）の他の半導体領域部（３）にふい
て、その所定の半導体領域部（１）の他の半導体領域部
（３）と隣接する部分上で不純物含有半導体層〔２〕下
に不純物の拡散を阻止する拡散阻止層（４）が介在され
た構成とする。

Ｆ　作用 上述の本発明構成によれば、所定の半導体領域部（１）
に対してコンタクトされる不純物含有半導体層（２）が
、半導体領域部（１）の他の半導体領域Ｂ（３）と隣接
する部分上に右いては、不純物含有半導体層（２）下に
その不純物の拡散阻止層（４）が介在される構成とした
ので、不純物含有半導体層からの不純物拡散によって他
・の半導体領域部（３）に近接して高濃度領域が隣接す
ることが回避され、これによって半導体領域部（１］と
他の半導体領域１　（３）との間の耐圧すなわち例えば
半導体領域部（１）がコレクタ電極の取出し領域であり
、他の半導体領域部（３）がベース領域である場合、両
者間の耐圧すなわちコレクタ・ベース間耐圧ＶＣＩＩＯ
の向上を図ることができる。

Ｇ　実施例 本発明をバイポーラトランジスタによる半導体集積回路
に適用する場合の一例を、その路線的断面図を示す第１
図と、さらにその製造工程図を示す第２図を参照してそ
の理解を容易にするために製造方法の一例と共に詳細に
説明する。

（２１）は半導体基体で、この例においては第１導電型
の例えばｐ型のシリコンサブストレイト（２２）の−主
面上に選択的に第２導電型の例ではｎ型の不純物が高濃
度をもって選択的に例えば拡散された埋込み領域（２３
）が形成され、これの上に第２導電型のこの例ではｎ型
のシリコン半導体層（２４）がエピタキシャル成長され
てなる。

先ず第２図Ａに示すように、必要に応じて半導体層（２
４）を横切って埋込み領域（２３）上の一部に埋込み領
域（２３）と連接し得る深さに選択的にコレクタ電極取
出し領域（２５）が選択的拡散あるいはイオン注入等に
よって形成される。

その後第２図已に示すように半導体層（２４）上に例え
ば表面熱酸化によって形成した５ｉ０２下地膜（２６）
と耐酸化の例えば５ｉＮ（Ｓｉ３Ｎ４）マスク層（２７
）とを全面的に形成し、フォトレジスト層（２８）を光
学的手法すなわちフォトレジストの塗布、露光及び現像
によって最終的に回路素子を形成する部分上すなわちこ
の例では埋込み領域（２３）上に対応する部分に被着形
成してこれをマスクに、あるいは図示しないが５ｉｎ２
によるエツチングマスクを形成してこれをマスクに、Ｓ
ｉＮ耐酸化マスク層（２７）に対して選択的エツチング
を行い、さらにこれをマスクにこれの下の５ｉ０２下地
膜（２６）をエツチングしさらに半導体層（２４）に対
して所要の深さの溝（２９＞をエツチングすることによ
って形成する。

そして第２図Ｃに示すよう、溝（２９）内の耐酸化マス
ク層（２７）によって覆われていない部分のシリコン半
導体層（２４）の表面を熱酸化して厚い分離絶縁層（３
０）を形成する。すなわちいわゆるＬＯＣＯＳによって
厚さ６０００〜７０００人の分離絶縁層（３０）を形成
する。その後耐酸化マスク層（２７）と必要に応じてこ
れの下の５ｉｎ２下地膜（２６）を除去して新たに絶縁
・層（３０）が形成されていない半導体Ｊｉ　（２４）
に後述する多結晶半導体中の不純物の拡散を阻止する不
純物拡散阻止層となり得る表１ｒｔｉＡ縁層（３１）を
例えば半導体層（３１）の表面を熱酸化した１０００人
程度Ｏ７さの５１０２表面絶縁層によって形成する。こ
の場合、分離絶縁層（３０）及び表面絶縁層（３１）の
表面は、はぼ−平面を形成するように溝（２９）の深さ
、分離絶縁層（３０）及び表面絶縁層（３１）の厚さ等
の選定を行うことが望ましい。そしてこの分離絶縁層（
３０）を横切って各回路素子形成領域部間を横切るパタ
ーンをもって第１導電型のチャンネルストップ領域（３
２）を、例えばイオン注入によって形成する。このイオ
ン注入は例えばｐ型の不純物のボロンＢ′″を３６０ｋ
ｅｖ以上で１０１３〜１０口Ｃｆｆ１−　’例えばｌＸ
ｌ０”ｃｍ　’のドーズ量をもって分離絶縁層り３０）
上からこれを横切ってイオン注入し、チャンネルストッ
プ領域（３２）が半導体層（２４）を横切る深さに形成
する。

第２図りに示すように、表面絶縁層（３１）に対してフ
ォトリングラフィによる選択的エツチング等によって所
定の半導体領域部（１）この例ではコレクタ電極取出し
領域り２５）上とこれに隣接する他の半導体領域（３）
とにそｔぞれ開口（３３）及び（３４）を両者間に所定
の輻Ｗが存在するように穿設する。

第２図已に示すように、表面絶縁層（３１）の開口（３
３）及び（３４）を通じて第１及び第２の半導体領域部
（１）及び（３）上を覆って不純物が導入されていない
ノンドープ多結晶シリコン半導体層（３５）をＣＶＤ（
化学的気相成長）法等によって形成する。

第２図Ｆに示すように、少なくとも開口（３３）を有す
る部分上を含んで最終的に所定の半導体領域部（１）こ
の例ではコレクタ電極取出し領域（２５）に対する電極
及びその配線となる部分を覆って不純物注入のマスクと
なる第１のマスク層（３６）を、例えば周知の光学的手
法（写真技術）によって所定のパターンのフォトレジス
トによって形成する。そしてこの不純物注入の第１のマ
スクＮ　（３６）が被着形成されず外部に露呈した多結
晶半導体層（３５）に第１導電型この例ではｐ型の不純
物例えばボロンＢ＋をイオン注入して第１導電型部分（
３５，）　を形成する。

第２図Ｇに示すように、不純物注入の第１のマスク層（
３６）を除去し、新たに不純物注入の第１のマスク層（
３６）と逆パターンの関係をもって例えばフォトレジス
トよりなる不純物注入の第２のマスク層（３７）を形成
する。この第２のマスク層（３７）は第１のマスク層（
３６）の形成にあたって用いられた露光マスクと逆パタ
ーン（光透過部と非光透過部のパターンとが逆転したパ
ターン）の露光マスクを用いるか、あるいは第１のマス
ク層としてポジタイプのフォトレジスト層によって形成
し、第２のマスク層（３７）をこれとは逆のネガタイプ
のフォトレジスト層によって形成することができ、この
ときは同一の露光マスクによって形成することができる
。いずれの場合も両マスク層（３６）及び（３７）は高
精度に逆パターンに形成することができる。

そしてこの第２のマスク層（３７）が形成されず外部に
露呈した多結晶半導体層（３５）に対して第２の導電型
の不純物この例ではｎ型の不純物例えばＰ（りん）、あ
るいはＡｓをイオン注入して第２導電型部分（３５□）
を形成する。

第２図Ｈに示すように多結晶半導体層（３５）上の最終
的にコレクタ電極及びベース電極と、さらにベース領域
及びエミッタ領域を形成する部分上に選択的にフォトレ
ジスト等のエツチングマスク層（３８）を光学的手法に
よって形成し、これをマスクとして多結晶半導体層（３
５）のエツチングマスク層（３８）によって覆われてい
ない部分をエツチング除去する。

第２図１に示すようにエツチングマスク層（３８）を除
去し、再びフォトレジスト等のエツチングマスク（３９
）を全面的に被着形成し、これに対して最終的にエミッ
タ形成部上を含みさらに最終的にベース動作領域とさら
にこのベース動作領域とベース電極取出し領域とを連結
する連結ベース領域の形成部上を含んで窓（４０）を穿
設し、この窓（４０）を通じて多結晶半導体層（３５）
をエツチングして、多結晶半導体層（３５）をコレクタ
電極（成る場合はその配線部を含む）　（３５Ｃ）と、
ベース電極（成る場合はその配線部を含む）　（３５Ｂ
）とを分離すると共に、窓（３４）を通じて半導体層（
２４）上に被着されたベース電極（３５Ｂ）　　の最終
的にベース電極取出し領域となる部分を残してエツチン
グ除去し、欠除部（４１）を形成する。その後半導体層
（２４）の上述の窓（４０）及び欠除部（４１）を通じ
て外部ｌへの露呈部に第１導電型例えばｐ型の不純物の
例えばボロンＢをイオン注入して不純物イオン注入領域
（４２）を形成する。さらに図示しないが第２の導電型
の不純物を深くイオン注入して最終的に得るベース領域
の深さを規制する第１導電型の不純物導入領域（８０）
を形成する。

第２図Ｊに示すように、欠除部（４１）内を含んで絶縁
層例えばＳｉＯ□をＣＶＤ法によって全面的に所要の厚
さに形成し、その後加熱アニール処理を施して後述する
軽いエツチング（ライトエツチング）によって侵され難
いマスク層の形成を行い、その後エッチバックを行って
欠除部（４１）の内側壁にサイドウオール（４３Ｗ）　
　を形成し、欠除部（４１）より小なる内径を有する窓
（４４）を形成して半導体層（２４）のイオン注入領域
（４２）上の一部の、最終的にエミッタ領域を形成する
部分を外部に露呈する。

そして窓（４４）内を含んで例えば多結晶シリコン半導
体層（４５）を全面的にＣＶＤ法等によって形成する。

第２図Ｋに示すように半導体層（４５）をフォ）　ＩＪ
ソグラフィによるパターンエツチングしてエミッタ電極
（その配線を含む＞　（４６）　を形成する。そしてこ
のエミッタ電極（４６）となる半導体層（４５）を通じ
て第１導電型の不純物をイオン注入し、その後加熱アニ
ール処理を行ってその注入不純物の拡散、活性化によっ
てベース動作領域（４７）を形成し、ペース電極（３５
Ｂ）　　からの不純物の拡散及び活性化によってベース
取出し領域（４８）を形成し、更に同時にイオン注入領
域（４２）からの不純物の拡散及び活性化によって領域
（４７）及び（４８）を連結するベース連結領域（４９
）を形成する。このようにして領域（４７）　（４８）
及び〈４９）によってベース領域（５０）を形成する。

この場合前述したようにｎ型の不純物を深く注入した不
純物導入領域（８０）によって領域（４７）のｐ型の不
純物が相殺されて領域（４７）の深さが浅く規定される
。そして多結晶シリコン半導体層（４５）を通じて第２
導電型の不純物をイオン注入しアニール処理を施してエ
ミッタ領域（５１）を形成すると共に多結晶シリコン半
導体層（４５）を不純物ドーピングによって低比抵抗化
したエミッタ電極（４６）となす。

その後第１図に示すように、必要に応じて多結晶シリコ
ン半導体層よりなるコレクタ電極（３５Ｃ）エミッタ電
極（４６）、ベース電極（３５Ｂ）　上にそれぞれ絶縁
層（４３）に対して電橋窓開けを行って、それぞれ金属
例えばＭ等よりなる良導電性層（５２）を、それぞれ全
面蒸着、フオ）　＋Ｊソグラフイによるパターンエツチ
ング等によって被着形成して各コレクタ、ベース及びエ
ミッタ電極の低比抵抗化を図り得る。

成る場合は、これらＭ等の良導電性層（５２）に変えて
例えば各多結晶シリコン層（３５Ｃ）、　（３５Ｂ）　
及び（４５）上にこれを低比抵抗化するタングステン等
の金属層を被着してシリサイド化するか、多結晶層上に
シリサイド層が形成されたいわゆるポリサイド層による
構成とすることができる。

このようにすれば、埋込み領域（２３）上のｎ型の半導
体層（２４）の一部によってコレクタ領域（５３）が形
成され、その一部にコレクタ電極取出し領域（２５）が
形成されコレクタ領域（５３）上にベース動作領域〈４
７）、ベース連結領域（４９）、ベース電極取出し領域
（４８）によって形成されたベース領域（５０）が形成
され、このベース領域（５０）の動作領域（４７）上に
エミッタ領域（５１）が形成されたｐｎｐ型のトランジ
スタがそれぞれセルファラインをもって形成されてなる
。

またこのように本発明による半導体装置にふいては、そ
の所定の半導体領域部（１〕すなわちこの例ではコレク
タ電極取出し領域（２５）上に形成されるコレクタ電極
（３５Ｃ）すなわち不純物含有半導体層Ｃ〕が他の領域
（３）すなわちベース領域（５０）が形成される側にお
いて絶縁層（３１）による不純物拡散阻止層（４）が介
在されるようにしたので、この不純物含有半導体層（２
）からの不純物がベース領域（５３）の近傍にまで延在
してコレクタ・ベース間耐圧ｖｃｅ。

の低下を生じるような不都合が回避される。

なお上述した例においては、チャンネルストップ領域（
３２）の形成を第２図Ｃで説明したように、厚い分離絶
縁層（３０）を貫通してイオン注入によって形成した場
合であるが、ある場合は第２図Ｂで説明した溝（２９）
の形成後にその所定部に第１導電型の不純物、この例で
はｐ型の不純物を選択的に拡散してチャンネルストップ
領域（３２）を形成することもできる。しかしながらこ
の場合に右いてはチャンネルストップ領域（３２）の拡
散形成後に長時間高温加熱例えば厚い分離絶縁層（３０
）を形成するＬＯＣＯ３処理等を伴うことによって、チ
ャンネルストップ領域（３２）が拡大してこれが埋込み
領域（３２）に近接してその耐圧低下を招来する恐れが
ある。

このことから、このチャンネルストップ領域の拡大を見
・込んでチャンネルストップ領域の配置面積を確保して
おくときは、全体の面積が大となる不都合がある。また
このチャンネルストップ領域（３２）の拡大化に伴って
その接合面積の増大したがって寄生容量の増大化が伴う
恐れがある。ところが、第２図で説明したように、ＬＯ
ＧＯ３処理後すなわち厚い分離絶縁層（３０）の形成後
に深いイオン注入によってチャンネルストップ領域（３
２）を形成する場合にはこのような不都合を回避できる
。

また上述の半導体装置において、第２図で説明したよう
にそのベース領域り５０）において、その動作領域（４
７）とベース電極取出し領域（４日）との間に両者を連
結するベース連結領域（４９）を設けるときは、確実に
動作領域（４７）とベース電極取出し領域（４８）とが
連結されることによってベース抵抗Ｒｂの低減化が図ら
れる。ところが、このような連結領域（４９）を設ける
ときは、そのベースの深さが大となって必然的に動作領
域（４７）に詣ける深さも大となり、ベース幅が大とな
って電流堆幅率を低めるおそれが生じてくるが、第２図
１で説明したようにエミッタ領域（５１）下にこれと所
要の距離を隔てて不純物導入領域（８０〉を形成すると
きは、これによってベース領域（５０）の下方への広が
りをこれの不純物の相殺効果いわゆるコンペンセイトに
よってベース領域の深さを規制することができる。

一方、この種半導体装置において、コレクタ抵抗の低減
化を図るために第１図に示すように埋込み領域（２３）
上にベース領域側に向って突出するコレクタのいわゆる
ペデスタル領域（５４）をイオン注入によって形成する
方法を採り得る。

この場合、上述したベース領域（５０）の深さを規制す
るコンペンセイト方法すなわち導入領域（８０）を形成
するためのイオン注入と、ペデスタル領域（５０）を形
成するためのイオン注入は、共に同一の導電型の不純物
のイオン注入によることから同一工程で行うことの検討
をした。しかしながら、これらは同一注入工程で行うこ
とはと望ましくないという結論が得られた。

すなわち、この場合、ベースの深さを制御するコンペン
セイトのため不純物導入領域（８０）を、ｎ型の不純物
りん（Ｐ）を例えば１００ｋｅＶのエネルギーをもって
２　ＸＩＯ”ｃｍ−’のイオン注入によって形成し、ま
た、コレクタ抵抗を低下させるためのコレクタ埋込み領
域上に設けるペデスタル領域（５４）の形成は、同様に
ｎ型の不純物例えばりん（Ｐ）を例えば３ＪＯｋｅＶの
エネルギーをもって２Ｘ１０”ｃｍ〜７のドーズ量をも
って行う。このようにして得たノイイポーラトランジス
タの、多結晶シリコン半導体層（４６）の表面から半導
憶基体（２１）の深さに対する不純物濃度分布を第３図
に示す。この場合曲線（６１）はｐ型のサブストレイト
（２２）を構成するｐ型の不純物ボロンＢの不純物濃度
分布を示し、曲線（６２）はコレクタ埋込み領域（２３
）を構成するｎ型の不純物Ａｓの不純物濃度分布を示し
、曲線（６３）はエピタキシャル半導体層（２４）と前
述したコンペンセイトの不純物導入領域（８０）及びペ
デスタル領域（５４）を形成するためのｎ型の不純物り
ん（Ｐ）の不純物濃度分布を示し、曲線（６４）はベー
ス領域を形成するｐ型の不純物ボロンＢの不純物濃度分
布を示し、さらに曲線（６５）はエミッタ領域を形成す
るｎ型の不純物ひ素（＾Ｓ）の濃度分布を示す。また同
図において実線曲線（６６）は全体の総合的すなわち実
質的不純物濃度分布を示す。このような構成によれば、
曲線（６３）においてコンペンセイトのイオンの打込み
によって生ずる部分（６３Ａ）　　の存在によるｐ型不
純物のコンペンセイトによってそのベース幅ｗｂが抑制
すなわち縮小化される。一方ベデスタル領域（５４）の
形成のためのりんのイオン注入による曲線（６３）に生
じた高濃度分布ＩＩ（６３Ｂ）　　によってコレクタ濃
度がベース側の近傍にまで高められ、この領域がペデス
タル領域（５４）として形成されてコレクタ抵抗の低減
化が図られる。

コノヨうにコンヘンベンセイト用の導入領域（８４）を
形成するイオン注入工程とペデスタル領域（５４）の形
成のためのイオン注入とを別のプログラミングによるイ
オン注入によって形成するのは、先にも述べたようにこ
れらコンペンセイトのためのイオン注入とペデスタル領
域（５４）の形成のためのイオン注入とを同時に両者を
満足するイオン注入の条件が設定できないことに因る。

すなわち第４図においては、コンペンセイトのためのイ
オン注入及びペデスタル領域（５４）を形成するための
イオン注入を全く行わない場合における不純物濃度分布
図を示すもので、第４図において第３図と対応する部分
には同一符号を付して重複説明を省略する。この場合に
はベース幅ｗｂが第３図に比して大となりまたコレクタ
低濃度部の幅も第３図に比して大となっている。

これに対して今例えぼりんのイオン注入を１００ｋｅＶ
をもって２　ｘｌＱ”ｃｍ−ｚのドーズ量を行った場合
をみると、第５図に示す濃度分布となり、これより高エ
ネルギーの３５ＱｋｅＶで同ドーズ量２Ｘ１０”ｃｒｖ
　２をもってりんのイオン注入を行った場合の不純物濃
度分布をみると第６図に示すようになる。

これら第５図及び第６図において第３図と対応する部分
には同一符号を付して重複説明を省略する。

第５図及び第６図を対比して明らかなように、第５図の
低エネルギーのイオン注入を行う場合においてはベース
幅ｗｂの短縮化は図られるがこの場合コレクタの低濃度
部の狭隘化すなわちペデスタルの効果は全く生じない。

またこのイオン注入のエネルギーを高めた場合は第６図
を見て明らかなようにベース幅ｗｂの縮小化の効果がほ
とんど生じない。これらを比較して明らかなようにコン
ペンセイトを行う場・合のイオン注入すなわち低エネル
ギー注入と、ペデスタル領域（５４）を形成するための
高エネルギーのイオン注入によってコンペンセイトの効
果とペデスタル部形成の効果を同時に得ることができな
い。

なお上述した例に＄いては、第２図にで説明したように
、多結晶シリコン半導体層（４５）を通じてエミッタ及
びベースの不純物導入を行うものであるが、この場合多
結晶半導体層（４５）とシリコン半導体層（４２）との
界面に自然酸化による酸化膜が発生する。例えば多結晶
シリコン半導体層（４５）のＣＶＤに際して５〜１０人
程度変色化膜が生じるものであって、この酸化膜の発生
はばつらきが生じる。

そのため、これを通じてベース及びエミッタ領域の不純
物導入を行う場合、その接合位置にばらつきが生じ特性
が不均一となる場合がある。

このような不都合を回避するためには例えば多結晶シリ
コン半導体層（４５）の生成に先立ってハロゲンランプ
、エキシマレーザ、キセノンランプ等の熱線照射を行っ
て高温短時間で、この自然発生による酸化膜を消滅させ
る作業を行うとか、あるいは多結晶シリコン半導体層（
４５）の生成後にアルゴンＡｒ不活性ガス中あるいはＨ
２還元ガス系中で同様の高温短時間のアニールを行うこ
とによってこの酸化膜を例えば多結晶シリコン中に拡散
させるとかあるいは還元によって排除消滅させる方法を
採り得る。

また、上述の図示した例ではｎｐｎ型トランジスタを得
る場合であるがｐｎｐ型トランジスタを得る場合などに
おいても本発明を適用することができる。

Ｈ発明の効果 上述した本発明装置によれば、半導体基体（２１）の所
定領域部（１）上すなわち例えばコレクタ電極取出し領
域（２５）上の、不純物含有半導体層（２）例えばコレ
クタ電極（３５Ｃ）下にこの領域（１）（（２５））に
隣接する他の領域部（３）、すなわちベース領域（５０
）側において、その不純物含有半導体層（２）からの不
純物の拡散を阻止し得る不純物拡散阻止層（４）すなわ
ち例えば５ｉ０２表ｆ絶縁層（３１）を介在させるよう
にしたことによって、この不純物含有半導体層（２）か
らの不純物がベース領域（５０）に接する位置まで拡散
してコレクタ側が高濃度化されて耐圧低下を招来するよ
うな不都合が回避される。

またこのように不純物拡散阻止層（４）すなわち表面絶
縁層（３１）を設け、その開口（３３）を通じて不純物
台を半導体層（２）すなわちコレクタ電極（３５Ｃ）　
　のコンタクト部を形成するものであるがこの場合この
開口（３３）の幅を充分大にすればコレクタ抵抗の低減
化を図ることができる。

【図面の簡単な説明】

第１図は本発明による半導体装置の一例の路線的拡大断
面図、第２図Ａ−には本発明による半導体装置を得る一
製造方法における各工程における路線的拡大断面図、第
３図〜第６図は不純物濃度分布図、第７図及び第８図は
それぞれ従来の半導体装置の路線的拡大断面図である。 〔１〕は半導体領域部、（２）は不純物含有半導体層、
（３）は他の半導体領域部、（４）は不純物拡散阻止層
である。

Claims (1)

【特許請求の範囲】
1. 　所定の半導体領域部に不純物含有の多結晶半導体層が
   コンタクトされる半導体装置において、上記所定の半導
   体領域部の、他の半導体領域部と隣接する部分上で上記
   不純物含有半導体層下に上記不純物の拡散を阻止する拡
   散阻止層が介在されてなることを特徴とする半導体装置
   。