KR20040005754A - 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리 장치 - Google Patents

코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리 장치 Download PDF

Info

Publication number
KR20040005754A
KR20040005754A KR1020030090618A KR20030090618A KR20040005754A KR 20040005754 A KR20040005754 A KR 20040005754A KR 1020030090618 A KR1020030090618 A KR 1020030090618A KR 20030090618 A KR20030090618 A KR 20030090618A KR 20040005754 A KR20040005754 A KR 20040005754A
Authority
KR
South Korea
Prior art keywords
bits
bit
address
resource unit
buffer
Prior art date
Application number
KR1020030090618A
Other languages
English (en)
Other versions
KR100900925B1 (ko
Inventor
캐스터더글러스알
맥클란죠지더블유
모라비토조셉티
Original Assignee
인터디지탈 테크날러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터디지탈 테크날러지 코포레이션 filed Critical 인터디지탈 테크날러지 코포레이션
Publication of KR20040005754A publication Critical patent/KR20040005754A/ko
Application granted granted Critical
Publication of KR100900925B1 publication Critical patent/KR100900925B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/216—Code division or spread-spectrum multiple access [CDMA, SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Abstract

본 발명은 물리층 처리에 사용하는 여러가지 실시예를 포함한다. 하나의 실시예는 제1 인터리버 버퍼 내에 있는 비트들의 어드레스로부터 물리 채널 버퍼 내에 있는 비트들의 어드레스 맵핑을 결정한다. 물리 채널 버퍼 어드레스들은 레이트 매칭, 비트 스크램블링, 제2 인터리빙 및 물리 채널 맵핑 후의 비트들의 어드레스에 대응하여 결정된다. 상기 비트들은 상기 제1 인터리버 버퍼로부터 직접 판독되고 상기 결정된 물리 채널 버퍼 어드레스를 사용하여 물리 채널 버퍼에 기록된다. 다른 실시예는 물리 채널 버퍼 내에 있는 비트들의 어드레스로부터 제1 인터리버 버퍼 내에 있는 비트들의 어드레스 맵핑을 결정한다. 제1 인터리버 버퍼 어드레스는 역방향 레이트 매칭, 역방향 비트 스크램블링, 역방향의 제2 인터리빙 및 역방향 물리 채널 맵핑 후의 비트들의 어드레스에 대응하여 결정된다. 상기 비트들은 결정된 제1 인터리버 버퍼 어드레스로부터 직접 판독되고 물리 채널 버퍼 어드레스에 기록된다.

Description

코드 분할 다중 액세스를 사용하는 무선 통신 시스템용 물리층 처리 장치{PHYSICAL LAYER PROCESSING FOR A WIRELESS COMMUNICATION SYSTEM USING CODE DIVISION MULTIPLE ACCESS}
이 출원은 2001년 4월 16일에 출원된 미국 가출원 제60/284,062호의 우선권을 주장한다.
본 발명은 코드 분할 다중 액세스(code division multiple access: CDMA)를 사용하는 무선 시분할 듀플렉스(time division duplex: TDD) 통신 시스템에 관한 것이다. 보다 구체적으로는 본 발명은 상기 통신 시스템들의 물리층(physical layer)에서의 데이터 처리에 관한 것이다.
CDMA 통신 시스템에서, 통신 신호들은 무선 에어 인터페이스(wireless air interface)를 통하여 동일한 주파수 스펙트럼 내에서 전송되며, 그들의 채널화 코드에 의하여 식별된다. 스펙트럼의 이용을 더욱 증대시키기 위하여, CDMA/TDD 통신 시스템들은 스펙트럼을 예를 들어 프레임 당 15 타임 슬롯 등과 같이 고정된 개수의 타임 슬롯(time slot)들을 갖는 반복 프레임으로 시분할한다. TDD에서는, 각 타임 슬롯은 업링크(uplink) 또는 다운링크(downlink)에 대해서 배타적으로만 사용된다.
전송에 앞서, 에어 인터페이스를 통해 전달하고자 하는 데이터는 유니버설 이동 텔레커뮤니케이션 시스템(UMTS) 지상파 라디오 액세스 네트워크(UTRAN)에 의하여 처리된다. 단순화된 무선 통신 시스템을 도 1에 도시하였다. 무선 사용자들[사용자 장비들(UE; User Equipments)] 381-38N(38)은 기지국들 361-36N(36)과 통신한다. 통상적으로, 노드-B 341-34N(34)는 기지국(36) 그룹을 제어한다. 라디오 네트워크 제어기(RNC; Radio Network Controller) 321-32N(32)는 노드-B(34) 그룹을 제어한다. RNC들(32), 노드-B들(34) 및 다른 관련된 구성 요소들은 UTRAN(30)의 일부분이다. 상기 UTRAN(30)은 코어 네트워크(40)를 통하여 다른 사용자들과 통신한다.
UTRAN(30)에서의 데이터 처리는 3세대 공동 프로젝트(3 Generation Partnership Project: 3GPP), UMTS 지상파 라디오 액세스(UTRA) TDD 시스템 등에 의하여 표준화된다. UTRAN(30)은 에어 인터페이스를 통한 전달을 위해 전송 채널들을 처리한다. 도 2는 이러한 UTRAN 처리의 블록도이다.
에어 인터페이스를 통한 전송을 위해 전송 블록들이 도달한다. 전송 블록들은 세트들의 형태로(전송 블록 세트들) 도달한다. 세트들은 특정한 시간 간격(전송 시간 간격: TTI) 내에 수신된다. 3GPP UTRA TDD에 대해서, 가능한 TTI 길이는 1, 2, 4 및 8 라디오 프레임들에 각각 대응하는 10 ms, 20 ms, 40 ms 및 80 ms 이다.
순환 리던던시 코드(CRC) 첨부 블록(42)은 각각의 전송 블록에 CRC 비트들을 첨부한다. CRC 비트들은 수신기에서의 에러 검출을 위해 사용된다. CRC 비트 길이는 상위 층(higher layer)으로부터 시그널링된다.
전송 블록들(TrBks)은 TrBk 연결/코드 블록 분할 블록(44)에 의하여 직렬로 연결된다. 연결된 블록들의 비트 수가 코드 블록에 허용되는 최대 크기보다 클 경우, 연결된 블록들은 분할된다. 코드 블록들의 크기는 컨볼루셔널 코딩(최대 504비트), 터보 코딩(최대 5114비트) 또는 무(無)코딩(무제한) 등과 같은 사용되는 에러 정정 코딩의 유형을 기초로 한다. 연결된 블록들은 최소 개수의 동일 크기 세그먼트들(코드 블록들)로 분할된다. 만일 연결된 비트들의 원래 개수가 세그먼트들의 최소 개수의 짝수 배가 아니라면, 세그먼트들이 동일 크기임을 보장하기 위해 충진 비트(filler bit)가 사용된다.
채널 코딩 블록(46)은, 컨볼루셔널 코딩, 터보 코딩 또는 무코딩 등에 의하여, 코드 블록들을 에러 정정 코드화한다. 코드화 이후, 코드 블록들은 서로 연결된다. 연결된 코드 블록들이 최소 개수의 동일 크기 세그먼트들(프레임들)로 분할될 수 없는 경우, 라디오 프레임 등화(equalization)가 추가의 임의 비트들을 연결함으로써 수행된다.
제1 인터리버(48)가 모든 연결된 데이터를 인터리브(interleave)한다. 이어서, 인터리브된 데이터는 라디오 프레임 분할 블록(50)에 의하여 라디오 프레임들로 분할된다. 레이트 매칭(rate matching) 블록(52)은 비트들을 펑춰링(puncture)하거나 반복(repeat)한다. 펑춰링 및 반복 처리는 각각의 물리 채널(자원 유닛) 상에서 전송되는 데이터가 그 채널의 최대 비트 레이트와 동일하도록 보증한다. 각각의 전송 채널(TrCH)을 위한 레이트 매칭 속성은 상위 층에 의하여 시그널링된다.
TrCH 멀티플렉싱 블록(54)은 각 전송 채널에 대한 한 프레임의 데이터를 수신한다. 각 TrCH에 대해 수신된 데이터는 코딩 복합 전송 채널(CCTrCH) 상으로 직렬로 멀티플렉싱된다. 비트 스크램블링 블록(56)은 CCTrCH 비트들을스크램블(scramble)한다.
물리 채널 블록(58)은 스크램블된 데이터를 물리 채널들 상으로 맵핑한다. 제2 인터리버(60)는 스크램블 데이터를 전체 라디오 프레임 또는 각각의 타임 슬롯에 걸쳐 인터리브한다. 상위 층들은 사용될 인터리빙의 유형을 지시한다. 제2 인터리빙 이후, 인터리브된 데이터는 에어 인터페이스를 통한 전송을 위해 물리 채널 맵핑 블록(62)에 의해 물리 채널들 내로 분할된다. 뒤이어, 물리 채널 데이터가 기지국(36) 또는 UE(38) 등으로부터 전송된다. 수신기에서--UE(38) 또는 기지국(36) 등 에서--, 동일한 과정이 전송된 데이터를 복구하기 위하여 역으로 수행된다.
도 2에 도시한 바와 같이 데이터 처리를 위해, 제1 인터리버(48), 레이트 매칭 블록(52), 전송 채널 멀티플렉싱 블록(54), 비트 스크램블링 블록(56) 및 제2 인터리버(60)등의 후단에 여러 레벨의 버퍼링[버퍼들(64, 66, 68, 70, 72)]들이 필요하다. 이러한 많은 버퍼링은 바람직하지 못하다. 이는 많은 메모리의 사용을 필요로 하고, 버퍼링을 조절하는 메모리를 위한 추가의 애플리케이션 특정 집적 회로(ASIC) 공간을 필요로 한다.
따라서, 이를 대체하는 데이터 처리 방안을 제시하는 것이 바람직하다.
본 발명은 물리층의 처리에 사용되는 다양한 실시예들을 포함한다. 일 실시예는 제1 인터리버 버퍼 내의 비트들의 어드레스로부터 물리 채널 버퍼 내의 비트들의 어드레스 맵핑을 결정한다. 물리 채널 버퍼 어드레스들은 레이트 매칭, 비트 스크램블링, 제2 인터리빙 및 물리 채널 맵핑 이후의 비트들의 어드레스들에 대응하여 결정된다. 비트들은 제1 인터리버 버퍼로부터 직접 판독되고, 결정된 물리 채널 버퍼 어드레스들을 사용하여 물리 채널 버퍼에 기록된다. 다른 일 실시예는 물리 채널 버퍼 내의 비트들의 어드레스로부터 제1 인터리버 버퍼 내의 비트들의 어드레스 맵핑을 결정한다. 제1 인터리버 버퍼 어드레스들은 역방향 레이트 매칭, 역방향 비트 스크램블링, 역방향 제2 인터리빙 및 역방향 물리 채널 맵핑 후의 비트들의 어드레스들에 대응하여 결정된다. 비트들은 결정된 제1 인터리버 버퍼 어드레스들로부터 직접 판독되고, 물리 채널 버퍼 어드레스에 기록된다.
도 1은 무선 TDD/CDMA 통신 시스템을 도시한 도면.
도 2는 물리층 처리를 도시한 도면.
도 3은 "푸쉬(push)" 방법의 흐름도.
도 4는 "푸쉬" 방법의 실시예를 간략히 도시한 도면.
도 5는 "푸쉬" 레이트 매칭(rate matching)의 흐름도.
도 6은 "푸쉬" 비트 스크램블링(bit scrambling)의 흐름도.
도 7은 "푸쉬" 방법의 다른 실시예를 간략히 도시한 도면.
도 8은 "푸쉬" 비트 스크램블링의 또 다른 실시예의 흐름도.
도 9는 "푸쉬" 제2 인터리빙(interleaving)의 흐름도.
도 10은 "푸쉬" 제2 인터리빙의 예를 도시한 도면.
도 11은 "푸쉬" 물리 채널 맵핑(physical channel mapping)의 흐름도.
도 12는 경우 2의 "푸쉬" 물리 채널 맵핑의 예를 도시한 도면.
도 13은 경우 3의 "푸쉬" 물리 채널 맵핑의 예를 도시한 도면.
도 14는 경우 4의 "푸쉬" 물리 채널 맵핑의 예를 도시한 도면.
도 15는 "풀(pull)" 방법의 흐름도.
도 16은 "풀" 방법의 실시예를 간략히 도시한 도면.
도 17은 "풀" 역방향 물리 채널 맵핑의 흐름도.
도 18은 경우 2의 "풀" 역방향 물리 채널 맵핑의 예를 도시한 도면.
도 19는 경우 3의 "풀" 역방향 물리 채널 맵핑의 예를 도시한 도면.
도 20은 경우 4의 "풀" 역방향 물리 채널 맵핑의 예를 도시한 도면.
도 21은 "풀" 역방향 제2 인터리빙에 대한 흐름도.
도 22는 "풀" 역방향 제2 인터리빙의 예를 도시한 도면.
도 23은 "풀" 역방향 레이트 매칭에 대한 흐름도.
도 24 및 도 25는 펑춰링된 터보 코드 시퀀스(punctured turbo code sequence)에 대한 "풀" 역방향 레이트 매칭에 대한 2 가지 방법의 흐름도.
도 26은 "풀" 역방향 비트 스크램블링의 실시예의 흐름도.
도 27은 "풀" 방법의 또 다른 실시예를 간략히 도시한 도면.
도 28은 "풀" 비트 스크램블링의 또 다른 실시예의 흐름도.
도 29는 "축소된 제1 인터리버 버퍼링(reduced first interleaver buffering)"을 도시한 도면.
도 30a 및 도 30b는 10 ms의 TTI에 대한 "축소된 제1 인터리버 버퍼링"의 예를 도시한 도면.
도 31a 및 도 31b는 10 ms의 TTI에 대한 "축소된 제1 인터리버 버퍼링"의 예를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
30 : 유니버설 이동 텔레커뮤니케이션 시스템 지상파 라디오 액세스 네트워크(UTRAN)
321-32N(32): 라디오 네트워크 제어기(RNC)
341-34N(34): 노드-B
381-38N(38): 사용자 장비(UE)
40 : 코어 네트워크
78, 140 : 판독/기록 제어기
82, 144 : 제1 인터리버 버퍼
84, 146 : 물리 채널 버퍼
86 : 푸쉬 어드레스 발생 엔진(장치)
88, 150 : 레이트 매칭 엔진(장치)
90, 152 : 비트 스크램블링 엔진
92, 154 : 제2 인터리빙 엔진
94, 156 : 물리 채널 맵핑 엔진
96, 158 : 라디오 프레임 분할 계산 엔진
98, 160 : TrCH MUX 계산 엔진
100, 162 : 물리 채널 분할 계산 엔진
102, 164 : 제어 파라메터
104, 166 : 물리 맵핑 제어기
148 : 풀 어드레스 발생 엔진(장치)
비록 본 명세서에서는 본 발명의 양호한 실시예를 3GPP UTRA TDD 통신 시스템에서의 양호한 애플리케이션을 중심으로 설명하고 있으나, 본 발명의 실시예는 CDMA2000(code division multiple access 2000), TDSCDMA(time division synchronous code division multiple access) 및 FDD/CDMA(frequency division duplex code division multiple access)와 같은 기타 표준 및 응용에도 적용 가능하다. 본 발명의 양호한 실시예는 3 개의 일반적인 방법으로 설명할 것이며, 그 3 개의 일반적인 방법에는 "푸쉬", "풀" 및 "축소 제1 인터리버 버퍼링" 방법이 있다. 그러나, 각 방법에 대한 엔진(engine)의 실시예를 조정하여 기타 방법이나 응용에 사용할 수도 있다.
물리 채널 처리에 대한 한 가지 방법으로는 "푸쉬" 방법이라고 지칭되는 것이 있는데, 이를 도 3의 흐름도 및 도 4의 블록도에 도시하였다. 이 "푸쉬" 방법의 송신측에서는, 제1 인터리버 출력 버퍼(82)로부터의 각 비트 출력이 물리 채널 버퍼(84)의 비트에 맵핑(단계 74)되어 기록(단계 76)된다. 물리 채널 버퍼(84) 내의 데이터는 에어 인터페이스를 통하여 전송하기 위한 칩 레이트 처리로 전송된다. 설명을 위해서, 도 4에 도시한 바와 같이, 제1 인터리버 버퍼(82)의 주어진 비트는 물리 채널 버퍼(84) 내의 어떤 위치에도 맵핑되지 않거나, 1 개의 위치에 맵핑되거나 다수의 위치에 맵핑된다. 비트 맵핑 후에, 그 비트는 해당 위치 내의 물리 채널 버퍼(84) 내로 삽입된다. 수신측에서는, 물리 채널 버퍼(84)로부터 비트가 판독되어 제1 인터리버 버퍼(82)에 기록된다. 결과적으로, 송신측 "푸쉬" 방법은 수신측 상의 "푸쉬" 방법과 역순으로 수행된다. 이하에서는, 송신측을 대상으로 하여 "푸쉬" 방법을 설명한다. 수신측은 이와 유사하게 역순으로 수행된다.
도 4는 푸쉬 방법의 실시예를 도시한 블록도이다. 제1 인터리버 버퍼(82) 내의 비트들에 대해서, 푸쉬 어드레스 발생 엔진(장치)(86)은 물리 채널 버퍼(84)의 자원 유닛(resource unit) 내의 그 목적지 어드레스를 결정한다. 한번에 하나의 프레임에 해당하는 비트들이 처리된다. TTI가 10 ms 보다 큰 경우, 다른 프레임 비트들이 제1 프레임에 이어서 순차적으로 제1 프레임에서 제2 프레임으로 그리고 제3 프레임으로 등과 같이 취해진다. 비트는 한번에 하나 또는 8 비트, 16 비트 또는 32 비트와 같이 그룹으로 취해질 수 있다. 푸쉬 어드레스 발생 엔진(86)은 어드레스가 1 개, 다수 개 또는 없음을 판정하여 각 비트를 물리 채널 버퍼(84) 내에 기록한다. 푸쉬 어드레스 발생 엔진(86)은 표준화되거나(standardized) 또는 시그널링된(signaled) 제어 파라메터를 사용하여 적절한 어드레스를 결정한다.
푸쉬 어드레스 발생 엔진(86)은 제어 신호를 판독/기록 제어기(78)로 전송한다. 판독/기록 제어기(78)는 제1 인터리버 버퍼(82) 내의 해당 어드레스로부터 1 개 비트 또는 다수의 비트를 판독하고 비트(들)를 푸쉬 어드레스 발생 엔진(86)에 의해 지정된 어드레스(들)에 기록한다. 이러한 모든 동작들은 물리 맵핑 제어기(104)에 의해 제어되는데, 이는 또한 제어 파라메터를 사용하여 물리층 처리 동작을 감독한다.
푸쉬 어드레스 발생 엔진(86)은 4 개의 주요 부속 엔진들, 즉 레이트 매칭 엔진(장치)(88), 비트 스크램블링 엔진(90), 제2 인터리빙 엔진(92), 및 물리 채널 맵핑 엔진(94)을 포함한다.
또 다른 3 개의 부속 엔진, 즉 라디오 프레임 분할 계산 엔진(radio frame segmentation calculation engine)(96), TrCH 멀티플렉싱(MUX) 계산 엔진(98), 및 물리 채널 분할 계산 엔진(100)들이 상기 4 개의 주요 엔진에 정보를 공급한다. 이들 3 개의 부속 엔진들은 물리층 처리 동안에 비트의 순서를 기능적으로 변경시키지 않는다. 이들 엔진들은 비트를 효과적으로 마크(mark)한다.
라디오 프레임 분할 계산 엔진(96)은 제1 인터리버 버퍼(82)의 어느 비트 어드레스가 각 프레임으로 전송될 지를 결정한다. TrCH MUX 계산 엔진(98)은 그 프레임 데이터의 어느 것이 어느 CCTrCH로 전송될 것인지를 결정한다. 물리 채널 분할 계산 엔진(100)은 CCTrCH의 어느 비트가 어느 물리 채널(자원 유닛)로 전송될 것인지를 결정한다. 비록 도 1에서는 이들 3 개의 엔진(96, 98, 100)이 정보를 요구하는 단계 바로 이전에 기능적으로 수행되는 것으로 도시되어 있지만, 이들은 임의의 주요 엔진들(88, 90, 92, 94)의 동작에 앞서, 실질적으로 더 일찍 실제로 수행될수 있다.
4 개의 주요 엔진(88, 90, 92, 94)은 송신측에서 도 3에 도시된 순서로 동작한다. 우선 레이트 매칭이 수행되며, 다음으로 비트 스크램블링이 수행되고, 이어서 제2 인터리빙이 수행된다. 마지막으로 물리 채널 맵핑이 수행된다.
레이트 매칭에서, 요구되는 채널의 수를 최소화하고 각 채널이 완전히 이용되도록 비트를 펑춰링(puncturing) 및 반복화(repeating)한다. 만일 어떤 채널이 제1 인터리버 버퍼 내에 110 개의 비트를 가지고 있으나 그 채널은 물리 채널 할당에 기인하여 100 개의 비트만을 필요로 한다면, 10 개의 비트가 펑춰링되게 된다. 이와 달리, 그 채널이 90 개의 비트만을 버퍼 내에 가지고 있다면, 10 개의 비트가 반복될 것이다. 펑춰링 및 반복화로 인해, 일부 제1 인터리버 버퍼 비트들이 어느 어드레스에도 기록되지 않거나 하나 또는 복수의 어드레스에 기록될 수 있다.
레이트 매칭 엔진(88)은 제1 인터리버 버퍼의 각 비트가 레이트 매칭 후에 존재할 어드레스를 결정하며, 도 5를 이용하여 설명되어 있다. 레이트 매칭은 주로 3 개의 변수, 즉 e-ini, e-plus 및 e-minus를 사용한다. e-ini는 레이트 매칭 알고리즘 내의 e에 대한 초기값이다. e-plus는 레이트 매칭 알고리즘 내의 e에 대한 증가치이며, e-minus는 레이트 매칭 알고리즘 내의 e에 대한 감소치이다.
레이트 매칭 엔진(88)은 특정 채널이 컨볼루셔널식으로 코딩되었는지 아니면 터보 코딩되었는지에 따라, 단계 108 또는 단계 110을 선택한다(단계 106). 이 선택은 제어 정보에 의해 시그널링된다. 만일 상기 채널이 터보 코딩되어 있지 않다면, 그 비트들은 하나의 시퀀스로 취급된다(단계 110). 터보 코딩은 각 비트를 세가지 형식, 즉 규칙적인 비트(S), 패리티 1(P1) 및 패리티 2(P2) 중 어느 하나로 태그(tag)한다. 펑춰링은 규칙적인 비트에서 수행되지 않는다. 레이트 매칭 엔진은 각 형식의 비트를 분리된 시퀀스로 취급한다(단계 108). 이들 비트를 분리 취급하는 것은 일반적으로 설명되는 비트 분리(bit separation) 및 비트 수집(bit collection)에 대한 명백한 필요성을 제거한다.
푸쉬 어드레스 맵핑의 바람직한 레이트 매칭 알고리즘은 다음과 같다(단계 112).
파라메터 정의:
eini현재 및 소망의 펑춰링 율(puncturing ratio) 사이의 초기 에러
eminus변수 e의 감소치
eplus변수 e의 증가치
X 레이트 매칭 이전의 비트수 (전송 측면에서)
p 펑춰링 또는 반복 후에 비트가 맵핑되는 어드레스
u 레이트 매칭 이전의 비트의 어드레스 (전송 측면에서)
e "에러"를 기준에서 확인된 바대로 유지하는 일시적 변수
i 시퀀스 식별자 (즉, S, P1 또는 P2)
f 추가로 어드레스 p를 분석하고, 적당한 물리 채널에 비트 u를 기록
하는 푸쉬 처리 엔진의 나머지를 나타내는 함수임.
펑춰링이 수행되는 경우에, 이하의 알고리즘이 사용된다.
ei= eini,i
p=0
u=0
while u<X
ei= ei- eminus,i
if ei> 0 then ------ normal no puncture bit
perform function f(u,p)
u = u + 1
p = p + 1
else ------- else puncture
u = u + 1
ei= ei+ eplus,i
end if
end while
반복 과정이 수행되는 경우에, 이하의 알고리즘이 사용된다.
ei= eini,i
p=0
u=0
while u<X
ei= ei- eminus,i
if ei> 0 then ------ normal no repeat bit
perform function f(u,p)
u = u + 1
p = p + 1
else ------- else this is a repeat bit
perform function f(u,p)
p = p + 1
ei= ei+ eplus,i
end if
end while
"푸쉬" 레이트 매칭 단계를 바람직한 TDD/CDMA 통신 시스템과 연계하여 기술하였지만, 이 "푸쉬" 레이트 매칭은 다양한 응용, 예컨대 TDD/CDMA, FDD/CDMA 및 TDSCDMA 시스템이 사용되는 UE, 기지국 또는 노드-B에서 이용될 수 있다.
본 과정의 다음 단계는 비트 스크램블링(bit scrambling)이다. 비트 스크램블링에서, 비트의 순서가 재배열되어 DC 바이어스를 제거한다. 비트 스크램블링 엔진은 레이트 매칭 엔진에 의해 출력된 어드레스에 대한 비트 스크램블 어드레스를 결정한다.
비트 스크램블링에서, 상기 비트는 스크램블링 코드를 사용하여 스크램블된다. 비트 스크램블링은 DC 바이어스를 제거하는데 사용된다. 비트 스크램블링 단계 이전의 비트는 h1, h2, h3,...,hS로 표시된다. S는 CCTrCH 내의 비트 수이며, 스크램블링 블록으로도 칭한다. S 비트의 k번째 비트는 수학식 1 및 수학식 2에 의해 결정된다.
pk는 스크램블링 코드의 k번째 비트이며, gi는 g의 i번째 비트이다.
비트 스크램블링 과정은 도 6의 흐름도를 참조하여 기술된다. CCTrCH 내에 있는 비트의 위치 k를 이용하여, 스크램블링 코드 pk내의 대응하는 비트가 결정된다(단계 300). 비트 hk는 pk와 배타적 논리합(exclusive-or) 연산을 수행하는 등의 방법에 의해 스크램블된다(단계 302).
도 7에 도시되고 도 8의 흐름도에서 기술된 대안의 실시예에서, 비트 스크램블링 엔진(90)은 다른 엔진, 즉 레이트 매칭 엔진(88), 제2 인터리빙 엔진(92) 및 물리 채널 맵핑 엔진(94) 다음에 배치된다. 이 실시예에서 모든 어드레스 맵핑은 상기 비트 값의 임의의 조작 이전에 수행될 수 있다. 상기 비트 스크램블링 엔진은 레이트 매칭 후에 소정의 비트의 어드레스를 결정한다(단계 304). 레이트 매칭 후에 소정의 비트의 어드레스를 이용하여, 상기 비트를 스크램블하는 pk가 결정된다(단계 306). 상기 소정의 비트는 상기 결정된 pk를 사용하여 배타적 논리합 연산을 수행하는 등의 방법에 의해 스크램블된다(단계 308).
"푸쉬" 비트 스크램블링을 바람직한 TDD/CDMA 통신 시스템과 연계하여 기술하였지만, 다양한 응용, 예컨대 TDD/CDMA 시스템이 사용되는 UE, 기지국 또는 노드-B에서 바람직하게 이용될 수 있다.
제2 인터리빙 엔진(92)은 레이트 매칭 후에 상기 비트를 삽입하는 데 이용된다. 초기에, 제2 인터리빙 엔진(92)은 제2 인터리빙이 CCTrCH 전체에서 이루어지는지 또는 CCTrCH의 단일 타임 슬롯에서 이루어지는지 여부를 알 필요가 있다. 제2 인터리빙 단계에서, 상기 비트는 예컨대 30 칼럼에 걸쳐 로우 방향으로 판독된다. 어레이 내로 판독된 후에, 상기 칼럼은 순열 배치된다. 그 다음에, 상기 비트가 상기 순열 배치된 칼럼으로부터 판독된다.
제2 인터리빙 단계는 도 9 및 도 10을 참조하여 기술된다. 제2 인터리빙 단계 이전(비트 스크램블링 후)의 비트에 대한 어드레스 u는 제2 인터리빙 단계 이후의 어드레스 p를 결정하는데 이용된다. 상기 어레이에 대한 공지된 칼럼 수(예컨대, 30 칼럼)를 이용하여, 상기 어레이 내에서 비트의 칼럼 및 로우가 결정된다(단계 114). 도 10을 참조하여 설명하면, 비트 스크램블링 단계 후에 어드레스 58의 비트가 분석된다. 어드레스를 분할하고 나머지를 잘라냄으로써, 상기 비트의 로우가 결정된다(로우 1:58/30 = 1 나머지 29). 칼럼은 상기 분할의 나머지로부터 결정된다. 본 실시예에서, 상기 칼럼은 나머지로부터 1을 감산함으로써 결정된다[예컨대, 칼럼 28(29-1)]. 공지된 칼럼 순열을 이용하여, 상기 비트에 대한 새로운 칼럼이 결정된다(단계 116). 본 실시예에서, 칼럼 28은 칼럼 11로 순열 배치된다. CCTrCH 또는 CCTrCH 타임 슬롯 내의 비트 수와 칼럼 오프셋이 제2 인터리빙 단계 후의 비트의 어드레스 p를 결정한다(단계 118). 본 실시예에서, 칼럼 11 이전에 7 개의 칼럼은 3 비트를 가지며 4 개의 칼럼은 2 개의 비트를 갖는다. 결과적으로, 제2 인터리빙 단계 후에 상기 비트는 어드레스 30에 존재한다.
"푸쉬" 제2 인터리빙 단계를 바람직한 TDD/CDMA 통신 시스템과 연계하여 기술하였지만, 상기 "푸쉬" 제2 인터리빙 단계는 다양한 응용, 예컨대 TDD/CDMA, FDD/CDMA 및 TDSCDMA 시스템이 사용되는 UE, 기지국 또는 노드-B에서 이용될 수 있다.
제2 인터리빙 단계 후에, 각 CCTrCH의 비트는 상기 물리 채널/자원 유닛으로 맵핑된다. 물리 채널 맵핑은 도 11을 참조하여 설명된다. 물리 채널 맵핑은 4 개의 상이한 경우 마다 상이한 맵핑 방식을 이용한다. 경우 1에서, 1 개의 타임 슬롯은 CCTrCH에 대한 1 개의 자원 유닛만을 구비한다. 경우 2에서, 1 개 이상의 자원 유닛이 다운링크용 타임 슬롯에서 사용된다. 경우 3에서, 1 개 이상의 자원 유닛이 업링크에서 사용되며, 제1 자원 유닛의 데이터 확산 계수(spreading factor)는 제2 자원 유닛의 확산 계수 보다 크거나 같다. 경우 4에서, 1 개 이상의 자원 유닛은 업링크에서 사용되며, 상기 제1 자원 유닛의 확산 계수는 상기 제2 자원 유닛의 확산 계수 보다 작다. 업링크에서, 단지 2 개의 자원 유닛이 타임 슬롯 내의 CCTrCH에 이용될 수 있다. 물리 채널 맵핑 엔진(94)은 상기 입력 비트의 어드레스 u를 4 개의 카테고리 중 하나로 분류한다(단계 120).
경우 1(1 개의 타임 슬롯 내에 단일의 자원 유닛인 경우)에서, 비트는 순차적으로 자원 유닛에 할당된다. 따라서, 제2 인터리빙 후 비트의 어드레스 u는 자원 유닛의 어드레스 p에 직접적으로 대응한다(단계 122).
경우 2(다수의 자원 유닛에 대한 다운링크인 경우)에서, 비트는 각 자원 유닛에 순차로 할당된다. 첫번째 비트는 자원 유닛 1에 할당되고, 두번째 비트는 자원 유닛 2에 할당되는 등의 할당이 최종 자원 유닛에 도달할 때까지 계속된다. 최종 자원 유닛에 도달한 경우, 그 다음 비트는 자원 유닛 1에 할당된다.
각 자원 유닛에의 할당 처리는 모듈로 카운팅에서 관찰될 수 있다. 도 12와 관련하여 설명하면, 3 개의 자원 유닛이 존재한다. 자원 유닛을 채우는 것은 모듈로 3 카운팅이다. 일반적으로 N 개의 자원 유닛에 대하여, 자원 유닛은 모듈로 N 카운팅을 사용하여 채워진다.
홀수의 자원 유닛은 좌에서 우로 채워지고, 짝수의 자원 유닛은 반대로 우에서 좌로 채워진다. 도 12에 도시하는 바와 같이, 자원 유닛 1 및 자원 유닛 3은 좌에서 우로 채워지고, 자원 유닛 2는 우에서 좌로 채워진다.
비트는 자원 유닛들 중의 하나가 채워질 때까지 이러한 방식으로 채워진다. 이 점을 전환점이라고 한다. 전환점에서, 계수(modulus)는 채워진 자원 유닛의 수에 의하여 드롭된다. 도 12를 참조하여 설명하면, 자원 유닛 1은 비트 681에서 채워진다. 나머지 자원 유닛이 채워진 다음, 자원 유닛 2 및 자원 유닛 3은 모듈로 2카운팅을 사용하여 채워지고, 비트 684(전환점)에서 개시한다.
물리 채널 맵핑 엔진은 비트를 4 개의 카테고리, 즉 전환점 전에서 정방향, 전환점 전에서 역방향, 전환점 뒤에서 정방향, 전환점 뒤에서 역방향 중 하나로 분류한다(단계 124). 정방향은 비트가 좌에서 우로 채워지는 것을 나타내고, 역방향은 비트가 우에서 좌로 채워지는 것을 나타낸다. 비트에 대한 어드레스는 이러한 카테고리를 기초로 하여 결정된다(단계 126).
전환점은 가장 짧은 자원 유닛의 길이와, 그 길이에 자원 유닛의 수를 곱한 것으로부터 도출된다. 도 12를 참조하여 설명하면, 제1 자원 유닛은 228 비트 길이이다. 전환점은 228 ×3 자원 유닛 또는 684 이다. 전환점이 결정된 후, 비트가 정방향인지 또는 역방향인지가 결정된다. 전환점 이전의 비트에 대하여, 비트 어드레스를 계수로 나눈 나머지가 어드레스를 결정한다. 어드레스(682)를 이용하여 설명하면, 어드레스(682)를 계수 3으로 나누면 나머지가 1인 227과 같다. 자원 유닛의 번호를 1 내지 3으로 붙이고, 0 내지 2로 붙이지 않기 때문에, 나머지에 1을 더하여 결과적으로 그 비트는 자원 유닛 2에 있게 된다. 분류를 위하여, 홀수 자원 유닛의 비트는 정방향이고, 짝수 자원 유닛의 비트는 역방향이다.
전환점 후에도 유사한 방법을 사용한다. 비트 어드레스에서 전환점을 차감하고, 새로운 계수에 의하여 나누어진 결과의 나머지는 비트 자원 유닛을 결정하기 위하여 사용된다.
비트를 카테고리로 분류한 다음, 4 개 중 하나의 수학식을 사용하여 그 어드레스를 결정한다. 전환점 전에서 정방향에 대해서는 아래의 수학식 3이 사용된다.
여기에서, Start는 비트 0과 같은 자원 유닛의 첫번째 어드레스이다. u는 물리 채널 맵핑 후의 비트의 어드레스이다. p는 결정된 자원 유닛의 어드레스이다. mod는 실시예에서 전환점 앞의 3과 같은 계수의 번호이다.
전환점 전에서 역방향에 대해서는 아래의 수학식 4가 사용된다.
여기에서, End는 그 자원 유닛의 최종적인 어드레스이다.
전환점 뒤에서 정방향에 대해서는 아래의 수학식 5가 사용된다.
여기에서 SP는 전환점이고, modSP는 전환점 뒤의 계수이다.
전환점 뒤에서 역방향에 대해서는 아래의 수학식 6이 사용된다.
경우 3(제1 자원 유닛이 제2 자원 유닛보다 높은 확산 계수를 지니는 업링크의 경우)에 있어서, 비트는 2 개의 자원 유닛 확산 계수를 기초로한 계수를 사용하여 자원 유닛에 채워진다. 계수를 결정하기 위하여 아래 수학식 7을 사용한다.
여기에서,SF1은 자원 유닛 1에 대한 확산 계수이고,SF2는 자원 유닛 2에 대한 확산 계수이다.
도 13을 참조하여 설명하면, 자원 유닛 1은 확산 계수 16을 가지며, 자원 유닛 1은 확산 계수 4를 갖는다. 결과적으로, 자원 유닛은 모듈로 5 카운팅을 사용하여 채워진다. 따라서, 자원 유닛 1은 비트 0 및 비트 5를 포함하며, 자원 유닛 2는 비트 1 내지 4를 포함한다. 자원 유닛 1이 채워진 후, 나머지 비트가 자원 유닛 2에 순차적으로 채워진다. 제1 자원 유닛이 채워진 점이 전환점이다. 제1 자원 유닛은 항상 좌에서 우로 채워지고, 제2 자원 유닛은 그 반대로 채워진다.
물리 채널 맵핑 엔진은 비트를 3 개의 카테고리, 즉 전환점 전에서 정방향, 전환점 전에서 역방향, 전환점 뒤에서 역방향 중 하나로 분류한다(단계 128). 비트에 대한 어드레스는 이러한 카테고리를 기초로 하여 결정된다(단계 130).
전환점은 아래 수학식 8에 따른 제1 자원 유닛의 길이로부터 도출된다.
전환점이 결정된 후, 비트가 정방향인지 또는 역방향인지를 결정한다. 전환점 이전의 비트에 대하여, 계수로 비트 어드레스를 나눈 나머지가 존재하면, 그 비트는 제2 자원 유닛 내에 위치한다. 비트 4에 대하여 설명하면, 4는 계수 5로 나누어져 그 결과는 나머지 4가 된다. 도 10에 도시하는 바와 같이, 비트 4가 예상한 대로 자원 유닛 2에 위치한다. 만약 나머지가 없다면, 비트는 제1 자원 유닛에 존재한다. 전환점 후, 모든 비트가 제2 자원 유닛에 존재한다.
비트를 카테고리로 분류한 후, 3 개 중 하나의 수학식을 사용하여 그 어드레스를 결정한다. 전환점 전에서 정방향에 대해서는 아래의 수학식 9가 사용된다.
전환점 전에서 역방향에 대해서는 아래의 수학식 10이 사용된다.
여기에서, BN%mod 는 mod 값으로 모듈로를 행한 비트수이다. mod=5인 경우, BN%mod 는 mod5(비트 수)이다.
전환점 뒤에서 역방향에 대해서는 아래의 수학식 11이 사용된다.
경우 4(제1 자원 유닛이 제2 자원 유닛보다 낮은 확산 계수를 지니는 업링크의 경우)에 있어서도, 비트는 마찬가지로 2개의 자원 유닛 확산 계수를 기초로한 계수를 사용하여 자원 유닛에 채워진다. 계수를 결정하기 위하여 또한 수학식 7을 사용한다.
도 14를 참조하여 설명하면, 자원 유닛 2는 확산 계수 16을 갖고, 자원 유닛 1은 확산 계수 4를 갖는다. 결과적으로, 자원 유닛은 모듈로 5 카운팅을 사용하여 채워진다. 따라서, 자원 유닛 1은 비트 0 내지 3을 갖고 자원 유닛 2는 비트 4를 갖는다. 자원 유닛 1이 채워진 후, 나머지 비트가 자원 유닛 2에 순차적으로 채워진다. 자원 유닛 1이 채워진 점이 전환점이다. 자원 유닛 1은 항상 좌에서 우로 채워지고, 자원 유닛 2는 그 반대로 채워진다.
물리 채널 맵핑 엔진은 비트를 3 개의 카테고리, 즉 전환점 앞에서 정방향, 전환점 앞에서 역방향, 전환점 뒤에서 역방향 중 하나로 분류한다(단계 132). 비트에 대한 어드레스는 단계 134에서 이러한 카테고리를 기초로 결정된다.
상기 전환점은 수학식 12를 통한 제1 자원 유닛의 길이로부터 유도된다.
상기 전환점이 결정된 후에, 상기 비트가 정방향인지 또는 역방향인지 여부를 결정한다. 상기 전환점 이전의 비트에 대하여, 상기 비트 어드레스 +1을 상기 계수로 나눈 나머지가 존재하면, 그 비트는 상기 제1 자원 유닛에 존재한다. 그렇지 않으면, 제2 자원 유닛에 존재한다. 상기 전환점 이후에, 모든 비트들은 제2 자원 유닛에 존재한다.
상기 비트가 분류된 후에, 3 개의 공식 중 하나를 이용하여 그 어드레스를 결정한다. 상기 전환점 전에서 정방향에 대해서는, 아래의 수학식 13이 사용된다.
상기 전환점 전에서 역방향에 대해서는 아래의 수학식 14가 사용된다.
상기 전환점 뒤에서 역방향에 대해서는 아래의 수학식 15가 사용된다.
상기 4 개의 경우에 대하여 이러한 수학식들을 사용하면, 물리 채널 맵핑 엔진(94)은 물리 채널 맵핑 전에 특정 어드레스, u에 대하여 자원 유닛 어드레스, p를 결정한다.
"푸쉬" 채널 맵핑을 바람직한 TDD/CDMA 통신 시스템과 연계하여 설명하였지만, 바람직하게는 TDD/CDMA 시스템의 UE, 기지국 또는 노드-B에서와 같이 다양한 응용에 이용될 수 있다.
물리 채널 처리의 다른 방법은 도 15에 도시된 "풀" 방법으로 호칭된다. 상기 송신측의 "풀" 방법으로, 물리 채널 버퍼(146)로 입력되는 각 비트는 제1 인터리버 버퍼(144)의 한 비트 또는 비트들로 맵핑된다(단계 136). 예시적으로 설명하면, 상기 물리 채널 버퍼(146)의 어드레스는 제1 인터리버 버퍼(144) 내의 어드레스로 맵핑된다. 상기 비트를 맵핑한 후에, 상기 제1 인터리버 버퍼(144) 내의 대응하는 위치를 판독함으로써 상기 물리 채널 버퍼(146)에 삽입된다(단계 138). 상기 물리 채널 버퍼(146)의 데이터는 상기 에어 인터페이스를 통해 전송하기 위하여 칩 레이트 처리로 전송된다. 수신측 상에 비트들은 상기 물리 채널 버퍼(146)로부터 판독되어 제1 인터리버 버퍼(144)에 기록된다. 결과적으로, 상기 수신측 상의 "풀" 방법은 송신측의 역방향이다. 다음으로, 상기 "풀" 방법은 상기 송신측으로부터 우선적으로 설명된다. 상기 수신측은 유사한 역순서로 실행된다.
도 16은 상기 "풀" 방법의 일 실시예에 대한 블록도이다. 풀 어드레스 발생 엔진(장치)(148)은 상기 물리 채널 버퍼(146)에 기록되는 비트들을 결정한다. 상기 "풀" 방법의 장점은 복수의 타임 슬롯에 걸쳐 물리 채널 데이터를 버퍼링할 필요없이 필요에 따라 자원 유닛들을 채울 수 있다는 것이다. 예시적으로 설명하면, 만약에 단지 하나의 자원 유닛이 프레임의 제1 타임 슬롯으로 전송되는 경우, 상기 "풀" 방법은 상기 자원 유닛에 대한 비트들을 선택적으로 단지 "풀" 할 수 있다. 결과적으로, 상기 풀 방법은 물리 채널 버퍼링을 단지 하나의 타임 슬롯으로 줄이는데 사용될 수 있다.
상기 "풀" 방법의 비트들은 한번에 하나 또는 8 비트, 16 비트 또는 32 비트 등과 같이 그룹으로 취해질 수 있다. 상기 비트들은, 이 비트들이 다른 시퀀스로 취해질 수 있더라도, 자원 유닛의 처음 비트로부터 마지막 비트까지의 시퀀스로 바람직하게 취해질 수 있다. 상기 풀 어드레스 발생 엔진(148)은 상기 제1 인터리버 버퍼(144)로부터 상기 비트를 판독하는 어드레스를 결정한다. 상기 풀 어드레스 발생 엔진(148)은 표준화되거나 또는 신호화된 제어 파라메터들을 이용하여 상기 적합한 어드레스를 결정한다.
상기 풀 어드레스 발생 엔진(148)은 제어 신호를 판독/기록 제어기(140)로 보낸다. 상기 판독/기록 제어기(140)는 제1 인터리버 버퍼(144)에서 결정된 어드레스로부터 비트를 판독하여, 그 비트를 상기 물리 채널 버퍼(146)의 어드레스에 기록한다. 이러한 동작들은 상기 제어 파라메터들을 이용하여 물리층 처리 동작을 감독하는 물리 맵핑 제어기(166)에 의해 제어된다.
상기 "푸쉬" 방법과 유사하게, 상기 풀 어드레스 발생 엔진(148)은 4 개의 주요 부속 엔진, 즉 레이트 매칭 엔진(150), 비트 스크램블링 엔진(152), 제2 인터리빙 엔진(154) 및 물리 채널 맵핑 엔진(156)을 포함한다.
또한, 3 개의 다른 부속 엔진, 즉 라디오 프레임 분할 계산 엔진(158), TrCH 멀티플렉싱(MUX) 계산 엔진(160) 및 물리 채널 분할 계산 엔진(162)은 상기 4 개의 주요 엔진에 정보를 공급한다.
상기 "푸쉬" 방법과 반대로, 상기 4 개의 주요 엔진(150, 152, 154, 156)은 상기 송신측에 도 16에 지시된 순서로 동작한다. 역방향 물리 채널 맵핑은 처음에 실행된다. 이어서, 역방향 제2 인터리빙(reverse second interleaving)이 수행된 다음에 역방향 비트 스크램블링(reverse bit scrambling)이 수행된다. 최종적으로, 역방향 레이트 매칭(reverse rate matching)이 수행된다.
물리 채널 맵핑 엔진(156)은 역방향 물리 채널 맵핑을 수행한다. 자원 유닛 내의 각각의 비트 어드레스에 대해, 물리 채널 맵핑 이전의 대응하는 어드레스가 결정된다.
물리 채널 맵핑은 4 가지 상이한 경우에 대해 상이한 맵핑법을 사용한다. 물리 채널 맵핑에 대해서는 도 17과 관련하여 설명한다. 경우 1에서는 타임 슬롯은 CCTrCH에 대한 단 하나의 자원 유닛만을 갖는다. 경우 2에서는 하나 이상의 자원 유닛이 다운링크에서의 타임 슬롯에 사용된다. 경우 3에서는 하나 이상의 자원 유닛이 업링크에 사용되고, 제1 자원 유닛 내의 데이터의 확산 계수(spreading factor)는 제2 자원 유닛의 확산 계수보다 크거나 같다. 경우 4에서는 하나 이상의 자원 유닛이 업링크에 사용되고, 제1 자원 유닛의 확산 계수는 제2 자원 유닛의 확산 계수보다 작다.
물리 채널 맵핑 엔진(156)은 각각의 자원 유닛의 비트 어드레스에 대해 어떤 경우가 적용되는지를 결정한다(단계 168). 경우 1(타임 슬롯에 단 하나의 자원 유닛이 있는 경우)에서는 비트들은 자원 유닛에 순차적으로 할당된다. 따라서, 자원 유닛 내의 비트의 어드레스, p는 물리 채널 맵핑 이전의 어드레스, u에 직접 대응한다(단계 170). 경우 2(다수의 자원 유닛에 대한 다운링크의 경우)에서는 물리 채널 맵핑 엔진(156)은 비트들을 4 가지 카테고리, 즉 "전환점 전에서 정방향", "전환점 전에서 역방향", "전환점 뒤에서 정방향" 및 "전환점 뒤에서 역방향"중 어느 하나로 분류한다.(단계 172). "정방향" 이라는 것은 비트가 왼쪽에서 오른쪽으로 채워져가는 것을 가리키고, "역방향" 이라는 것은 비트가 오른쪽에서 왼쪽으로 채워져가는 것을 가리킨다. 비트에 대한 어드레스는 그 비트의 카테고리에 기초하여 결정된다(단계 174).
홀수번째 자원 유닛에 대한 전환점은 최단 자원 유닛의 길이가 된다. 도 18의 예를 사용하는 경우, 전환점은 228(최단 자원 유닛의 길이)이 된다. 짝수번째 자원 유닛인 경우, 전환점은 최단 자원 유닛 번호의 길이보다 작은 자원 유닛 내의 마지막 어드레스이다. 전환점이 결정된 후에, 비트가 정방향인지 역방향인지는 그 비트의 자원 유닛에 기초하여 결정된다. 홀수번째 자원 유닛은 정방향이고, 짝수번째 자원 유닛은 역방향이다.
비트가 분류된 후에, 이하의 4 개의 수학식 중 하나를 사용하여 그 비트의 어드레스를 결정한다. 전환점 전에서 정방향인 경우, 아래의 수학식 16이 사용된다.
여기서, u는 역방향 물리 채널이 맵핑되었을 때의 그 비트의 어드레스이다. p는 자원 유닛 어드레스이다. mod는 전환점 이전의 계수 카운팅(modulus counting)이다. ru%mod는 mod 값의 자원 유닛 비트 수 모듈로(resource unit bit number modulo of the value of mod)이다.
전환점 전에서 역방향인 경우, 아래의 수학식 17이 사용된다.
End는 그 자원 유닛에서의 마지막 어드레스이다.
전환점 뒤에서 정방향인 경우, 아래의 수학식 18이 사용된다.
SP는 전환점이고, modSP는 전환점 이후의 계수이다.
전환점 뒤에서 역방향인 경우, 아래의 수학식 19가 사용된다.
RU는 비트의 자원 유닛 번호이다.
경우 3(제1 자원 유닛이 제2 자원 유닛보다 더 큰 확산 계수를 가지는 업링크의 경우)에서는 비트들은 전술한 바와 같은 2 개의 자원 유닛 확산 계수에 기초한 계수를 사용하여 자원 유닛 내에 채워진다.
물리 채널 맵핑 엔진(156)은 비트들을 3 가지의 카테고리, 즉 전환점 전에서 정방향, 전환점 전에서 역방향 및 전환점 뒤에서 역방향중 하나로 분류한다(단계 176). 비트에 대한 어드레스는 그 비트의 카테고리에 기초하여 결정된다(단계 178).
경우 3의 물리 채널 맵핑에서는 2 가지의 전환점, 즉 정방향 전환점(SPF) 및 역방향 전환점(SPR)이 사용된다. 정방향 전환점은 제1 자원 유닛의 전환점으로서, 도 19의 228과 같이 제1 자원 유닛의 길이와 같다. 역방향 전환점은 제2 자원 유닛의 전환점으로서, 수학식 20에 따라 결정된다.
End는 자원 유닛 2 내의 마지막 어드레스이다.
비트가 분류된 후, 이하의 3 개의 수학식 중 하나를 사용하여 그 비트의 어드레스를 결정한다. 전환점 전에서 정방향인 경우, 아래의 수학식 21이 사용된다.
전환점 전에서 역방향인 경우, 아래의 수학식 22가 사용된다.
INT는 정수 연산자(integer operator)이다. MOD는 모듈로 연산자(modulo operator)이다. LP2는 자원 유닛 2에서의 마지막 포인트이다. ruPOS는 자원 유닛 내의 비트의 비트 위치 번호이다.
전환점 뒤에서 역방향인 경우, 아래의 수학식 23이 사용된다.
경우 4(제1 자원 유닛이 제2 자원 유닛보다 더 작은 확산 계수를 갖는 업링크의 경우)에서는 비트들은 전술한 바와 같이 2 개의 자원 유닛 확산 계수에 기초한 계수를 사용하여 자원 유닛 내에 채워진다.
물리 채널 맵핑 엔진(156)은 비트들을 3 가지의 카테고리, 즉 전환점 전에서 정방향, 전환점 전에서 역방향 및 전환점 뒤에서 역방향 중 하나로 분류한다(단계 180). 비트의 어드레스는 그 비트의 카테고리에 기초하여 결정된다(단계 182).
경우 4의 물리 채널 맵핑에서는 역방향 전환점(SPR)만을 이용한다. 역방향 전환점은 제2 자원 유닛의 전환점이고, 수학식 24에 의해서 결정된다.
End는 자원 유닛 2의 최종 어드레스이다.
비트가 분류된 후, 그 비트의 어드레스를 결정하기 위해서 3 개의 수학식 중 1 개를 이용한다. 전환점 전에서 정방향의 경우, 아래의 수학식 25를 사용한다.
ruPOS%(mod-1)은 (mod-1)의 값으로 모듈로를 행한 자원 유닛에서의 비트 위치이다.
전환점 전에서 역방향의 경우, 아래의 수학식 26을 사용한다.
전환점 뒤에서 역방향의 경우, 아래의 수학식 27을 사용한다.
4 가지 경우의 이들 수학식을 이용하면, 물리 채널 맵핑 엔진(156)은 자원 유닛 어드레스 p를 특정의 제2 인터리버 비트 어드레스 u에 대해서 결정한다.
"풀" 물리 채널 맵핑을 바람직한 TDD/CDMA 통신 시스템과 연계하여 설명하였지만, 이것은 다양한 응용, 예컨대 TDD/CDMA 시스템의 UE, 기지국 또는 노드-B 등에 이용될 수 있다.
제2 인터리빙 엔진(154)은 물리 채널 맵핑 후에 비트를 역방향 인터리브하는데 이용된다. 초기에, 제2 인터리빙 엔진(154)은 제2 인터리빙이 전체의 CCTrCH에 걸쳐서 수행되어야 할지 또는 CCTrCH의 하나의 타임 슬롯에 대해서 수행되어야 할 지를 알아야 할 필요가 있다. 이 정보는 상위 층으로부터 시그널링된다.
제2 인터리빙에 관해서는 도 21과 관련하여 설명된다. 물리 채널 맵핑 후의 비트의 특정 어드레스 p는 역방향 제2 인터리빙 후에 어드레스 u를 결정하는데 이용된다. CCTrCH 또는 CCTrCH 타임 슬롯과 칼럼 오프셋 내의 총 비트수를 이용하여, 각 칼럼의 비트수를 결정한다. 어드레스 p를 이용하여, 순열 배치된 어레이의 비트의 칼럼과 로우를 결정한다(단계 184). 도 22의 예를 이용하여 설명하기 위하여, 물리 채널 버퍼 내의 어드레스 p=61의 비트를 분석한다. 총 비트수와 칼럼 오프셋을 이용하여, 칼럼 0은 5 비트이고 다른 칼럼은 4 비트임을 알 수 있다. 각 칼럼에 대해서 공지된 비트수를 이용하여, 비트의 칼럼과 로우를 결정한다(칼럼 12, 로우 1).
공지된 칼럼 순열을 이용하여, 비오프셋(non-offset) 칼럼을 결정한다(단계 186). 전술한 설명에서, 오프셋 칼럼 12는 비오프셋 칼럼 1에 대응한다. 비오프셋 어레이 내의 비트의 칼럼과 로우를 이용하여, 비트의 어드레스를 결정한다(단계 188). 이전의 설명에 있어서, 비트의 어드레스는 어드레스 6이다.
"풀" 제2 인터리빙을 바람직한 TDD/CDMA 통신 시스템과 연계하여 설명하였지만, 이것은 다양한 응용, 예컨대 TDD/CDMA, FDD/CDMA 및 TDSCDMA 시스템에 의해서 이용되는 UE, 기지국 또는 노드-B 등에 이용될 수 있다.
전술한 바와 같이, 레이트 매칭(rate matching)의 경우, 비트는 펑춰링되고 반복되어, 필요한 채널수를 최소화하고 각 채널을 완전히 이용하는 것을 보증한다. 레이트 매칭 엔진(150)은 제1 인터리버 버퍼의 각 비트가 역방향 레이트 매칭 후에 있을 어드레스를 결정한다. 레이트 매칭은 주로 3 개의 변수, 즉 e-ini, e-plus 및 e-minus를 이용한다. e-ini는 레이트 매칭 알고리즘에서 e에 대한 초기값이다. e-plus는 레이트 매칭 알고리즘에서 e에 대한 증가치이다. e-minus는 레이트 매칭 알고리즘에서 e에 대한 감소치이다.
레이트 매칭에 관해서는 도 23 내지 도 25의 흐름도와 관련하여 설명한다. 레이트 매칭 엔진(150)은 특정 채널의 데이터가 컨볼루셔널 코딩과 같은 비터보 코딩(non-turbo code)이 실행되었는지, 또는 터보 코딩 되었는지를 판단한다. 채널이 비터보 코딩되어 있으면, 비트는 하나의 시퀀스로서 취급된다.
터보 코딩은 3 가지 종류의 비트, 즉 규칙적인 비트(S), 패리티 1(P1) 및 패리티 2(P2)를 이용한다. 펑춰링(puncturing)은 시스템 비트 상에서 수행되지 않는다. 레이트 매칭 엔진(150)은 각각의 이러한 종류의 비트를 분리된 스트링으로서 취급한다(단계 190). 이들 비트를 분리된 스트링으로서 취급함으로써 표준에서 설명한 바와 같은 비트 분리와 비트 수집의 명확한 필요를 제거하게 된다. 이 기능은 각 시퀀스를 별도로 취급함으로써 처리된다.
단계 192에서 터보 코딩 펑춰링이 요구되는 경우를 제외하고, 상기 시퀀스에 대한 어드레스 계산은 펑춰링을 위한 수학식 28 및 반복을 위한 수학식 29에 의해 함수적으로 수행된다(단계 194).
여기서, u는 제1 인터리버 버퍼 내의 비트에 대해 계산된 어드레스이다. p는 역방향 레이트 매칭 이전의 비트의 어드레스이다.
터보 코딩된 시퀀스의 펑춰링은 상이하게 처리된다. 도 24 및 도 25에 도시된 바와 같이, 2 개의 일반적인 해결 방법이 이들 비트를 위한 어드레스를 결정하기 위해 이용될 수 있다. 도 24에 도시된 바와 같은 제1 방법에 있어서, S, P1 및 P2의 시퀀스는 독립적으로 처리된다. 그 결과, 방대한 선형의 부등식의 시스템이 결과로서 발생된다. 이들 수학식은, 주로 어드레스 u 및 어드레스 p가 정수값에 제한되는 미지의 변수에 대한 특별한 제한을 이용하여 해결될 수 있다(단계 198). 이들 미지의 변수에 대한 특별한 제한을 이용하면, 단 하나의 어드레스 u의 해(solution)가 소정의 주어진 어드레스 p에 대해 존재하도록 해공간(solution space)이 좁게 된다. 이 해결 방법을 구현하기 위해서, u 어드레스 이전의 펑춰링수는 근사화된다(단계 200). 유효한 해를 결정하기 위한 근사값 주위에 충분한 공간을 갖는 검색이 수행된다. 유효한 해는 중간 변수에 대한 공지된 제한을 이용하여 결정된다(단계 202).
이하는 제1 방법을 제공하기 위한 바람직한 기술이다. 규칙적인 비트(S)는 결코 펑춰링되지 않은다. P1 비트를 위한 펑춰링 동작에 있어서, 수학식 30은 임의의 주어진 어드레스 u에서의 "e" 변수의 상태를 설명한다.
여기서, e1은 P1을 위한 변수 e이다. 마찬가지로,,및는 각각 P1을 위한 변수,및이다. u1은 결정되는 어드레스 u 이전의 P1 시퀀스의 비트수이다. n1은 P1 시퀀스에 있어서 현재의 u1의 값 이전의 펑춰링된 비트수이다.
P2 비트를 위한 펑춰링 동작에 있어서, 수학식 31은 임의의 주어진 어드레스 u에서의 "e" 변수의 상태를 설명한다.
여기서, e2는 P2를 위한 변수 e이다. 마찬가지로,,및는 각각 P2를 위한 변수,및이다. u2는 결정되는 어드레스 u 이전의 P2 시퀀스의 비트수이다. n2는 P2 시퀀스에 있어서 현재의 u2의 값 이전의 펑춰링된 비트수이다.
주어진 어드레스 p에 대해서는 수학식 32를 이용한다.
수학식 33 및 수학식 34는 표준에 있어서 레이트 매칭 알고리즘의 검사로부터 참이 된다는 것이 공지되어 있다.
상기 선형 부등식은 3 개의 수학식 및 5 개의 미지수(u, e1, e2, n1, n2)로 구성된다. 이들 수학식의 해를 결정하기 위해서, n1및 n2에 대한 값이 근사화된다. 이 근사값 주위의 충분한 공간이 검색된다. 해는 수학식 33 및 수학식 34의 제한에 기초하여 결정된다.
n1및 n2의 근사값은 수학식 35에 의하여 수학식 32의 u를 치환함으로써 결정된다.
수학식 36은 그 결과로서 발생된다.
는 수학식 37에 의하여 결정되는 펑춰링율(punctuating ratio)이다.
표준에 의하여 레이트 매칭 파라메터 결정 알고리즘은 홀수의 펑춰링이 요구되는 경우를 제외하고 P1 비트 및 P2 비트의 펑춰링을 분배한다. 홀수의 펑춰링이 요구되는 경우, P1은 하나 이상의 펑춰링을 얻는다. 또한, 레이트 매칭 알고리즘은 P2 펑춰링이 없이 로우 내에 단지 2 개의 P1 펑춰링을 허용한다. 또한, 단지 2 개의 P2 펑춰링이 P1 펑춰링과 함께 발생될 수 있다. 따라서, 수학식 38 및 수학식 39가 결과로서 발생된다.
수학식 38, 수학식 39 및 수학식 36을 이용하면, 수학식 40 및 수학식 41이 결과로서 발생된다.
이들 수학식들은 해답을 포함하는 작은 부분 공간을 결정하는 데에 사용된다.
대응하는 기록 어드레스 u가 결정될 임의의 P에 대하여, 그 어드레스에 있는 비트는 펑춰링되지 않는다(또는 물리 채널 맵핑 버퍼로 되지 않는다). 따라서, e 의 값은 e-보다 커야만 하고 수학식 42가 결과로서 발생한다.
x=1 또는 2 양자에 대하여(P1 또는 P2에 대하여) 부등식이 참이므로, 통상적으로 아래 첨자 x가 사용된다. 수학식 30 및 수학식 31을 사용하면, 수학식 43이결과로서 발생한다.
수학식 43은 u가 Px비트일 때만 참이다. u가 Px비트가 아니면, 수학식 44를 적용한다.
유효한 해답을 확인하기 위해 수학식 45 및 수학식 46이 사용된다.
그 결과로서, 범위 점검이 실행된다. u가 P1 비트이면, 수학식 47이 사용된다.
u가 P2 비트이면, 수학식 48이 사용된다.
u가 S 비트이면, 수학식 49가 사용된다.
도 25에 도시한 바와 같은 제2 방법은 다음과 같다. u의 위치를 기초로 하여, 레이트 매칭 입력 비트 위치 p가 결정된다. 규칙적인 비율이 결정된다(단계 204). 규칙적인 비율은 P1 및 P2 시퀀스에 대한 펑춰링율을 기초로 한다. 규칙적인 비트의 수(Sbits)가 예컨대, 수학식 50에 의하여 추정된다(단계 206).
는 규칙적인 비트의 추정된 수이다. P1PR은 P1 시퀀스의 펑춰링율이고 P2PR은 P2 시퀀스에 대한 펑춰링율이다.
상기 비트들(S, P1, P2는 정방향, S, P2, P1은 역방향)의 순서에 의존하여 4 가지 경우가 가정된다. S는에 대한 초기 추정이다. 경우의 값을 표 1에 도시한다.
칼럼 상부 정방향 역방향
S P1 P2 S P1 P2
S S S-1 S-1 S S-1 S
S S S-1 S S-1 S
S S S S S S
S+1 S S S+1 S S
P1 S S S S S S
S S+1 S S S+1 S
S S+1 S+1 S+1 S+1 S
S+1 S+1 S+1 S+1 S+1 S+1
P2 S S S S S S
S S S+1 S S S+1
S+1 S S+1 S S+1 S+1
S+1 S+1 S+1 S+1 S+1 S+1
분석되는 비트(칼럼 상부)의 유형에 기초하여, 표 1의 적절한 4 개의 로우가 선택된다. P2 비트에 대해 예시하기 위해 (칼럼 상부 P2에 대한) 마지막 4 개의 로
우가 선택된다. 상기 비트가 정방향이면, 가장 왼쪽 칼럼이 사용된다. 상기 비트가 역방향이면 가장 오른쪽 칼럼이 사용된다. 적절한 4 개의 로우 및 상기 로우의 적절한 3 개의 칼럼을 사용하여, 각 로우에 대한 출력 인덱스가 결정된다. 정방향 P2 비트에 대해 예시하기 위해, 4 개의 경우가 사용되었다(경우 1-S,S,S; 경우 2-S,S,S+1; 경우 3-S+1,S,S+1; 경우 4-S+1,S+1,S+1).
출력 위치에 대한 4 개의 후보를 계산하기 위해 상기 4 개의 경우가 사용되었다(단계 208). 펑춰링 비트의 수는 표 2에 도시된 각 후보에 대해 결정된다. 표 2는 또한 후보 출력 비트 위치에 대한 계산을 도시한다.
후보 출력 비트 위치
P1Pbits는 펑춰링된 P1 비트의 수이다. P2Pbits는 펑춰링된 P2 비트의 수이다. P1Pbit sin i는 최초 P1 비트의 수이다. P2Pbit sin i는 최초 P2 비트의 수이다.
실제 출력 비트 위치와 매칭되는 제1 후보 출력 비트 위치는 S, P1 및 P2 비트의 수를 나타낸다. 이 정보를 사용하면, 입력 비트 위치 p가 결정된다(단계 210).
비록 "풀" 레이트 매칭을 바람직한 TDD/CDMA 통신 시스템과 연계하여 기술하였지만, TDD/CDMA, FDD/CDMA 및 TDSCDMA 시스템을 사용하는 UE, 기지국 또는 노드-B와 같은 다양한 응용에 사용될 수 있다.
처리 과정의 다음 단계는 역방향 비트 스크램블링이다. 비트 스크램블링 엔진은 어드레스 출력에 대한 비트 스크램블 어드레스를 제2 인터리버를 사용하여 결정한다.
역방향 비트 스크램블링 과정을 도 26의 흐름도와 연계하여 설명한다. CCTrCH 내의 비트의 위치, k를 이용하여 스크램블링 코드 pk내의 대응하는 비트가 결정된다(단계 400). 비트 hk는 비트를 pk로 배타적 논리합 등을 행함으로써 스크램블링된다(단계 402).
역방향 레이트 매칭에 앞서 비트 스크램블링이 수행될 수 있을지라도, 도 27에 도시되고 도 28의 흐름도에 설명된 바와 같이, 역방향 레이트 매칭 후에 수행되는 것이 바람직하다. 이 실시예에서 모든 어드레스 맵핑이 비트값의 임의의 조작 이전에 수행될 수 있다. 역방향 제2 인터리빙 후(역방향 레이트 매칭 이전)의 어드레스는 역방향 레이트 매칭 후에 소정의 비트 등에 대해 결정된다(단계 404). 역방향 제2 인터리빙 후에 소정의 비트의 어드레스를 사용하여, 비트를 스크램블링하기 위한 pk가 결정된다(단계 406). 소정의 비트는 비트를 pk로 배타적 논리합 등을 행함으로써 결정된 pk를 사용하여 스크램블링된다(단계 408).
"풀" 비트 스크램블링을 바람직한 TDD/CDMA 통신 시스템과 연계하여 설명하였지만, TDD/CDMA 시스템의 UE, 기지국 또는 노드-B와 같은 다양한 응용에 사용될 수 있다.
또 다른 방법은 제1 인터리버 버퍼링을 감소시키고 이를 "감소된 제1 인터리버 버퍼링"으로 칭한다. 도 29는 "감소된 제1 인터리버 버퍼링"의 블록도이다.
도 29에 도시된 바와 같이, 제1 인터리버(212)의 출력은 인터리버 버퍼에 직접 전송되지는 않는다. 모든 물리층 버퍼링이 단일의 공통 메모리(220)에 의해 수행되는 것으로 도 29에 도시되어 있다. 하나의 프레임 또는 다수의 프레임에 대해 전송 채널 데이터 블록이 제공된다. 이러한 속성은 TTI 파라메터에 의해 나타낸다. TTI는 4 개의 가능한 값인 10 ms, 20 ms, 40 ms 및 80 ms 중의 하나일 수 있다. 10 ms의 TTI는 그 데이터가 1 프레임용 임을 나타내고, 20 ms의 TTI는 2 프레임용 임을 나타내며, 40 ms의 TTI는 4 프레임용 임을 나타내고, 80 ms의 TTI는 8 프레임용 임을 나타낸다. TTI의 제1 프레임용 데이터는 물리 채널 프로세서(218)에 직접 전송될 수 있다. TTI의 다른 프레임은 이후의 처리를 위해 버퍼링된다. 그 결과, 전체적인 제1 인터리버 버퍼링은 1 프레임만큼 감소된다. 예를 들어, TTI가 10 ms 이라면, 단일 프레임이 직접 물리 채널 버퍼에 저장되고 어떠한 제1 인터리버 버퍼링도 필요하지 않다. 80 ms의 TTI에 대해서는 8 프레임의 데이터 대신에 7 프레임의 데이터가 저장될 필요가 있다.
"감소된 제1 인터리버 버퍼링"은 물리층 처리에 대한 "푸쉬" 방법에 적용하는 것이 바람직하다. 그 결과, 데이터가 제1 인터리버(212)로부터 출력되기 때문에, 다른 물리층 처리 방법이 이용될 수 있을지라도, 데이터는 물리 채널 맵핑 버퍼의 대응되는 어드레스에 기록된다. 레이트 매칭 및 제2 인터리빙 후 등과 같은 중간 버퍼링이 물리 채널 처리에 사용되는 물리층 처리 방법이 사용된다면, 감소된 인터리버 버퍼링이 여전히 사용될 수 있다. 제1 프레임의 데이터는 물리층 처리에 직접 전송되고 중간 버퍼에 저장된다.
도 29에 도시된 바와 같이, 모든 프레임의 비트가 제1 MUX(214)에 입력된다. 제1 MUX(214)는 물리 채널 프로세서(218)에 의해 물리 채널을 처리하기 위해, 제1 프레임 비트를 제2 MUX(216)에 전송한다. 만약 TTI가 10 ms 보다 크다면, 다른 프레임 비트는 제1 MUX(214)를 통해 메모리(220)(제1 인터리버 버퍼)에 전송된다. 제1 프레임의 비트가 에어 인터페이스를 통해 전송하기 위해 칩 레이트 처리로 전송된 후에, 다음 프레임의 비트가 물리 채널 처리를 위해 제2 MUX(216)를 통해 메모리(220)로부터 추출된다. 모든 이러한 동작은 물리 채널 제어기(222)에 의해 관리된다.
도 30a 및 도 30b는 10 ms TTI(1 프레임)의 전송 채널 데이터 블록에 대한 "감소된 제1 인터리버 버퍼링" 데이터의 흐름을 도시하고 있다. 전송 채널 데이터비트는 물리 채널 프로세서(218)로 직접 전송되고 그후 제1 인터리버 버퍼를 사용하지 않고서도 다음의 칩 레이트 처리를 위해 물리 채널 버퍼로 전송된다. 도 30a에 도시된 바와 같이, 프레임 N은 물리 채널 프로세서(218)로 직접 전송된다. 도 30b에 도시된 바와 같이, 다음 프레임(프레임 N+1)은 또한 물리 채널 프로세서(218)로 직접 전송된다.
도 31a 및 도 31b는 80 ms TTI의 전송 채널 데이터 블록에 대한 "감소된 제1 인터리버 버퍼링" 데이터의 흐름을 도시하고 있다. 제1 프레임(프레임 N)에 대한 전송 채널 데이터는 물리층 처리로 전송되고 물리 채널 버퍼[메모리(220)]에 저장된다. 다른 프레임[프레임(N+1∼N+7)]은 물리층 처리를 바이패싱하는 물리 채널 버퍼 내에 저장된다. 도 31b에 도시된 다음 프레임에서, 프레임 N+1이 물리층 처리로 전송되고 물리 채널 버퍼 내에 저장된다. 다른 프레임[프레임(N+2∼N+7)]은 다음의 6 프레임 동안에 동일한 방식으로 순차적으로 처리된다. 칩 레이트 프로세서는 현재의 프레임보다 한 프레임 뒤의 물리 채널 버퍼로부터 데이터 비트를 판독한다. 예를 들어, 만약 물리층 프로세서가 프레임 N+1를 처리하고 있다면, 그후 칩 레이트 프로세서는 프레임 N을 판독한다. 20 ms 및 40 ms의 TTI를 갖는 데이터에 대한 처리 방법은 전술한 80 ms의 TTI를 갖는 데이터에 대한 처리 방법과 동일하다. 단지 물리 채널 버퍼링 이전에 버퍼링되는 프레임 수에 차이가 있다.
본 발명에 의하면, 물리층에 있어서 데이터 처리를 위해 제1 인터리버 버퍼링, 레이트 매칭 블록 버퍼링, 전송 채널 멀티플렉싱 블록 버퍼링, 비트 스크램블링 블록 버퍼링 및 제2 인터리버 버퍼링 등과 같은 많은 버퍼링이 불필요하고, 다수의 메모리의 사용도 불필요하며, 버퍼링 조절을 위한 추가의 특정 집적 회로의 공간이 불필요한 이점을 제공할 수 있다.

Claims (6)

  1. 시분할 듀플렉스/코드 분할 다중 액세스(TDD/CDMA) 사용자 장치에 있어서,
    제1 어드레스의 비트들을 버퍼링하는 제1 버퍼와;
    제2 어드레스의 비트들을 버퍼링할 수 있는 제2 버퍼와;
    상기 제1 및 제2 버퍼에 동작적으로 결합되어 상기 제1 버퍼의 비트의 제1 어드레스로부터 비트를 판독하고 그 비트를 상기 제2 버퍼의 제2 어드레스에 기록하는 판독/기록 제어기와;
    상기 판독/기록 제어기에 동작적으로 결합되고 상기 비트의 제1 어드레스를 이용하여 그 비트에 대한 제2 어드레스를 결정하는 어드레스 계산 엔진을 포함하고,
    상기 어드레스 계산 엔진은 비트들을 4개의 경우로 분류하고, 상기 4개의 경우 중 3개의 경우에 대하여, 비트들을 로딩하기 위한 모듈이 변화하는 전환점을 결정함으로써 레이트 매칭 후의 비트의 어드레스를 결정하는 레이트 매칭 엔진을 포함하는 것인 시분할 듀플렉스/코드 분할 다중 액세스(TDD/CDMA) 사용자 장치.
  2. 제1항에 있어서, 상기 4개의 경우 중 해당 비트 관련 경우의 표시자를 상기 레이트 매칭 엔진에 출력하는 제어 파라메터 블록을 더 포함하며, 상기 4개의 경우중 첫번째의 경우는 하나의 타임 슬롯에서 자원 유닛에서만 비트들이 전송되는 경우이고, 두번째 경우는 하위 링크 자원 유닛에서 비트들이 전송되는 경우이며, 세번째 경우는 제1 자원 유닛에서의 데이터의 확산 계수가 제2 자원 유닛의 확산 계수와 같거나 그보다 더 큰 상위 링크 자원 유닛에서 비트들이 전송되는 경우이고, 네번째 경우는 제1 자원 유닛에서의 데이터의 확산 계수가 제2 자원 유닛의 확산 계수보다 더 작은 상위 링크 자원 유닛에서 비트들이 전송되는 경우인 것인 시분할 듀플렉스/코드 분할 다중 액세스(TDD/CDMA) 사용자 장치.
  3. 제1항에 있어서, 상기 제1 버퍼는 제1 인터리버 버퍼이고, 상기 제2 버퍼는 물리 채널 버퍼인 것인 시분할 듀플렉스/코드 분할 다중 액세스(TDD/CDMA) 사용자 장치.
  4. 시분할 듀플렉스/코드 분할 다중 액세스(TDD/CDMA) 기지국에 있어서,
    제1 어드레스의 비트들을 버퍼링하는 제1 버퍼와;
    제2 어드레스의 비트들을 버퍼링할 수 있는 제2 버퍼와;
    상기 제1 및 제2 버퍼에 동작적으로 결합되어 상기 제1 버퍼의 비트의 제1 어드레스로부터 비트를 판독하고 그 비트를 상기 제2 버퍼의 제2 어드레스에 기록하는 판독/기록 제어기와;
    상기 판독/기록 제어기에 동작적으로 결합되고 상기 비트의 제1 어드레스를 이용하여 그 비트에 대한 제2 어드레스를 결정하는 어드레스 계산 엔진을 포함하고,
    상기 어드레스 계산 엔진은 비트들을 4개의 경우로 분류하고 상기 4개의 경우 중 3개의 경우에 대하여 비트들을 로딩하기 위한 모듈이 변화하는 전환점을 결정함으로써 레이트 매칭 후의 비트의 어드레스를 결정하는 레이트 매칭 엔진을 포함하는 것인 시분할 듀플렉스/코드 분할 다중 액세스(TDD/CDMA) 기지국.
  5. 제4항에 있어서, 상기 4개의 경우 중 해당 비트 관련 경우의 표시자를 상기 레이트 매칭 엔진에 출력하는 제어 파라메터 블록을 더 포함하며, 상기 4개의 경우중 첫번째의 경우는 하나의 타임 슬롯에서 자원 유닛에서만 비트들이 전송되는 경우이고, 두번째 경우는 하위 링크 자원 유닛에서 비트들이 전송되는 경우이며, 세번째 경우는 제1 자원 유닛에서의 데이터의 확산 계수가 제2 자원 유닛의 확산 계수와 같거나 그보다 더 큰 상위 링크 자원 유닛에서 비트들이 전송되는 경우이고, 네번째 경우는 제1 자원 유닛에서의 데이터의 확산 계수가 제2 자원 유닛의 확산 계수보다 더 작은 상위 링크 자원 유닛에서 비트들이 전송되는 경우인 것인 시분할 듀플렉스/코드 분할 다중 액세스(TDD/CDMA) 기지국.
  6. 제5항에 있어서, 상기 제1 버퍼는 제1 인터리버 버퍼이고, 상기 제2 버퍼는 물리 채널 버퍼인 것인 시분할 듀플렉스/코드 분할 다중 액세스(TDD/CDMA) 기지국.
KR1020030090618A 2001-04-16 2003-12-12 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리 장치 KR100900925B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28406201P 2001-04-16 2001-04-16
US60/284,062 2001-04-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20-2002-0012098U Division KR200299226Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용 물리층 처리 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091967A Division KR20050101147A (ko) 2001-04-16 2005-09-30 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리 장치

Publications (2)

Publication Number Publication Date
KR20040005754A true KR20040005754A (ko) 2004-01-16
KR100900925B1 KR100900925B1 (ko) 2009-06-11

Family

ID=23088708

Family Applications (24)

Application Number Title Priority Date Filing Date
KR2020020012222U KR200283804Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012224U KR200283803Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012223U KR200283801Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR20-2002-0012098U KR200299226Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용 물리층 처리 장치
KR2020020012225U KR200283802Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012097U KR200283799Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012099U KR200283805Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012100U KR200283800Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049379A KR100898089B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049383A KR100898086B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049380A KR100898088B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049374A KR100898085B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049376A KR100898087B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049373A KR100900516B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049377A KR100898090B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030090618A KR100900925B1 (ko) 2001-04-16 2003-12-12 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리 장치
KR1020050085133A KR20050095759A (ko) 2001-04-16 2005-09-13 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050085130A KR20050096879A (ko) 2001-04-16 2005-09-13 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050086621A KR20050096902A (ko) 2001-04-16 2005-09-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050086624A KR20050097902A (ko) 2001-04-16 2005-09-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050086620A KR20050096901A (ko) 2001-04-16 2005-09-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050086617A KR20050096900A (ko) 2001-04-16 2005-09-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050090505A KR20050100359A (ko) 2001-04-16 2005-09-28 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050091967A KR20050101147A (ko) 2001-04-16 2005-09-30 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리 장치

Family Applications Before (15)

Application Number Title Priority Date Filing Date
KR2020020012222U KR200283804Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012224U KR200283803Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012223U KR200283801Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR20-2002-0012098U KR200299226Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용 물리층 처리 장치
KR2020020012225U KR200283802Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012097U KR200283799Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012099U KR200283805Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR2020020012100U KR200283800Y1 (ko) 2001-04-16 2002-04-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049379A KR100898089B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049383A KR100898086B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049380A KR100898088B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049374A KR100898085B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049376A KR100898087B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049373A KR100900516B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020030049377A KR100898090B1 (ko) 2001-04-16 2003-07-18 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리

Family Applications After (8)

Application Number Title Priority Date Filing Date
KR1020050085133A KR20050095759A (ko) 2001-04-16 2005-09-13 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050085130A KR20050096879A (ko) 2001-04-16 2005-09-13 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050086621A KR20050096902A (ko) 2001-04-16 2005-09-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050086624A KR20050097902A (ko) 2001-04-16 2005-09-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050086620A KR20050096901A (ko) 2001-04-16 2005-09-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050086617A KR20050096900A (ko) 2001-04-16 2005-09-16 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050090505A KR20050100359A (ko) 2001-04-16 2005-09-28 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리
KR1020050091967A KR20050101147A (ko) 2001-04-16 2005-09-30 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용물리층 처리 장치

Country Status (20)

Country Link
US (3) US7515564B2 (ko)
EP (2) EP1389369B1 (ko)
JP (7) JP3828079B2 (ko)
KR (24) KR200283804Y1 (ko)
CN (5) CN2631163Y (ko)
AR (1) AR033699A1 (ko)
AT (1) ATE469472T1 (ko)
AU (1) AU2002307323A1 (ko)
BR (1) BR0209086A (ko)
CA (1) CA2462880A1 (ko)
DE (1) DE60236506D1 (ko)
DK (1) DK1389369T3 (ko)
ES (1) ES2346516T3 (ko)
HK (2) HK1065184A1 (ko)
IL (1) IL158377A0 (ko)
MX (1) MXPA03009434A (ko)
MY (1) MY137240A (ko)
NO (1) NO20034603L (ko)
TW (12) TWI283117B (ko)
WO (1) WO2002084889A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI283117B (en) 2001-04-16 2007-06-21 Interdigital Tech Corp A device for rate matching bits in a code division multiple access wireless communication system
GB2381170A (en) * 2001-10-19 2003-04-23 Ipwireless Inc Method and arrangement for asynchronous processing of CCTrCH data
EP1401108A1 (en) * 2002-09-12 2004-03-24 STMicroelectronics N.V. Electronic device avoiding write access conflicts in interleaving, in particular optimized concurrent interleaving architecture for high throughput turbo-decoding
EP1667348B1 (en) * 2003-08-19 2017-07-26 Panasonic Intellectual Property Corporation of America Radio transmitting apparatus and radio transmitting method
KR100678182B1 (ko) * 2003-08-20 2007-02-02 삼성전자주식회사 비동기 광대역 부호분할 다중접속 시스템에서 상향링크 패킷 데이터 서비스 방법 및 장치
GB2408900B (en) * 2003-12-05 2006-03-08 Motorola Inc A receiver for a wireless communication device
EP1542369A1 (en) * 2003-12-09 2005-06-15 STMicroelectronics N.V. Method and system for de-interleaving of data
US7414971B2 (en) * 2004-09-03 2008-08-19 Analog Devices, Inc. Method and apparatus for rate matching in a telecommunications system
JP4821375B2 (ja) 2005-03-29 2011-11-24 パナソニック株式会社 送信装置および通信システム
WO2007015455A1 (ja) * 2005-08-01 2007-02-08 Nec Corporation Ｈｓ－ｐｄｓｃｈデコーダ及びそれを搭載した移動式無線通信装置
US7735075B2 (en) * 2005-12-01 2010-06-08 Samsung Electronics Co., Ltd. System and method for a pseudo dynamic link library (DLL) linker for a monolithic image in a wireless device
CN101064699B (zh) * 2006-04-28 2010-09-01 上海宣普实业有限公司 时分双工同步码分多址系统中二次交织器的简便实现方法
KR100888505B1 (ko) * 2007-02-26 2009-03-12 한국전자통신연구원 통신 시스템의 송신 장치 및 방법과, 수신 장치 및 방법
JP2008311869A (ja) * 2007-06-13 2008-12-25 Telefon Ab L M Ericsson レートマッチング装置及びその方法、デレートマッチング装置及びその方法、通信装置、プログラム、記録媒体
WO2009118705A1 (en) 2008-03-26 2009-10-01 Koninklijke Philips Electronics N.V. A method for communicating in mobile system
KR101173555B1 (ko) 2009-12-15 2012-08-13 한국전자통신연구원 데이터 디레이트 매처 및 방법
CN101827050B (zh) * 2010-04-11 2012-11-28 哈尔滨工业大学（威海） 一种新型cdma下行通信方法及系统
CN101980491B (zh) * 2010-09-28 2014-06-18 电子科技大学 一种基于Turbo编码和BFSK调制的FFH通信系统的MAP解调译码方法
CN102487465B (zh) * 2010-12-02 2014-12-10 中兴通讯股份有限公司 多住户单元的单板间同步通信的方法及多住户单元
JP5952431B2 (ja) 2013-01-29 2016-07-13 株式会社日本触媒 吸水性樹脂材料及びその製造方法
WO2015010732A1 (en) * 2013-07-24 2015-01-29 Telefonaktiebolaget L M Ericsson (Publ) Improved rate matching based on reverse interleaving and reverse rate matching
TW201731270A (zh) * 2015-11-09 2017-09-01 新樂康公司 無線網路中使用者特定控制資訊之通訊
WO2018080569A1 (en) * 2016-10-28 2018-05-03 Intel Corporation Channel coding schemes for 5g wearables

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077540A (ja) 1983-10-05 1985-05-02 Fujitsu Ltd デイジタル移動無線装置
JPH064708B2 (ja) 1987-07-06 1994-01-19 松下電工株式会社 電気絶縁用積層板
US5204876A (en) 1991-03-13 1993-04-20 Motorola, Inc. Method and apparatus for providing high data rate traffic channels in a spread spectrum communication system
JP2768115B2 (ja) 1992-03-13 1998-06-25 日本電気株式会社 基地局送受信装置
US5838733A (en) 1993-12-23 1998-11-17 Motorola, Inc. Method and apparatus for mitigating signal distortion in a communication system
JPH0863397A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd ディスクキャッシュ制御方法
JP2701761B2 (ja) 1994-11-02 1998-01-21 日本電気株式会社 送信ビットレート判別方法及び装置
US5850393A (en) 1995-11-09 1998-12-15 Ntt Mobile Communications Network, Inc. Transmitter receiver for mobile communication system
KR100193846B1 (ko) * 1996-10-02 1999-06-15 윤종용 인터리브 리드 어드레스 생성기
KR100248396B1 (ko) * 1997-10-24 2000-03-15 정선종 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법
US6295287B1 (en) * 1998-03-13 2001-09-25 Agere System Guardian Corp. Reverse-link interleaving for communication systems based on closed-form expressions
US6920602B1 (en) * 1998-03-31 2005-07-19 Samsung Electronics Co., Ltd. Turbo encoding/decoding device and method for processing frame data according to QoS
US6643275B1 (en) * 1998-05-15 2003-11-04 Telefonaktiebolaget Lm Ericsson (Publ) Random access in a mobile telecommunications system
KR100407342B1 (ko) * 1998-05-30 2003-11-28 삼성전자주식회사 부호분할다중접속 통신시스템의 통신장치 및 방법
CN100338885C (zh) 1998-06-05 2007-09-19 三星电子株式会社 用于速率匹配的发送机和方法
US7058077B1 (en) 1998-08-17 2006-06-06 Nortel Networks Limited Flexible frame structure for a CDMA wireless network
CN1148921C (zh) 1998-08-17 2004-05-05 诺尔特网络有限公司 用于cdma无线网的传输方法及处理系统
JP3257984B2 (ja) * 1998-10-30 2002-02-18 富士通株式会社 インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ／デインタリーブシステム並びにインタリーブ／デインタリーブ装置並びにインタリーブ機能付きの送信装置，デインタリーブ機能付きの受信装置及びインタリーブ／デインタリーブ機能付きの送受信装置
US6456611B1 (en) * 1998-12-04 2002-09-24 Nortel Networks Limited CDMA modem using common block architecture
EP1650873B1 (en) 1999-02-26 2011-05-11 Fujitsu Ltd. Turbo decoding apparatus and interleave-deinterleave apparatus
CA2268853C (en) * 1999-04-13 2011-08-02 Wen Tong Rate matching and channel interleaving for a communications system
IL141800A0 (en) * 1999-07-06 2002-03-10 Samsung Electronics Co Ltd Rate matching device and method for a data communication system
JP3573023B2 (ja) 1999-09-30 2004-10-06 富士写真光機株式会社 対物レンズ移動機構付き内視鏡
DE19948370A1 (de) 1999-10-06 2001-06-21 Infineon Technologies Ag Einrichtung und Verfahren zur Verarbeitung eines digitalen Datensignals in einem CDMA-Funksender
US6865169B1 (en) * 1999-11-02 2005-03-08 Ipwireless, Inc. Cellular wireless internet access system using spread spectrum and internet protocol
DE60042340D1 (de) * 1999-11-29 2009-07-16 Samsung Electronics Co Ltd Als in einem cdma-kommunikationssystem
EP1190496B1 (en) * 2000-02-17 2004-10-27 Samsung Electronics Co., Ltd. Apparatus and method for assigning a common packet channel in a cdma communication system
KR100430567B1 (ko) 2000-10-11 2004-05-10 한국전자통신연구원 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템
US6930981B2 (en) * 2000-12-06 2005-08-16 Lucent Technologies Inc. Method for data rate selection in a wireless communication system
KR100468576B1 (ko) * 2000-12-29 2005-01-31 엘지전자 주식회사 바이트 어드레싱 메모리를 이용한 더블유-씨디엠에이 웰시스템의 인터리버 장치 및 그 제어방법
US6961388B2 (en) * 2001-02-01 2005-11-01 Qualcomm, Incorporated Coding scheme for a wireless communication system
US6885654B2 (en) * 2001-02-06 2005-04-26 Interdigital Technology Corporation Low complexity data detection using fast fourier transform of channel correlation matrix
US6975868B2 (en) * 2001-02-21 2005-12-13 Qualcomm Incorporated Method and apparatus for IS-95B reverse link supplemental code channel frame validation and fundamental code channel rate decision improvement
JP4715008B2 (ja) 2001-03-26 2011-07-06 株式会社デンソー 信号処理装置
TWI283117B (en) * 2001-04-16 2007-06-21 Interdigital Tech Corp A device for rate matching bits in a code division multiple access wireless communication system

Also Published As

Publication number Publication date
HK1094744A1 (en) 2007-04-04
TW572535U (en) 2004-01-11
KR20050100359A (ko) 2005-10-18
MY137240A (en) 2009-01-30
TW560806U (en) 2003-11-01
CA2462880A1 (en) 2002-10-24
ES2346516T3 (es) 2010-10-18
TW575262U (en) 2004-02-01
US20090122764A1 (en) 2009-05-14
TW200417175A (en) 2004-09-01
JP4246751B2 (ja) 2009-04-02
KR20030074507A (ko) 2003-09-19
AU2002307323A1 (en) 2002-10-28
TW595854U (en) 2004-06-21
JP2006262515A (ja) 2006-09-28
TW560805U (en) 2003-11-01
EP2148451A3 (en) 2010-08-04
JP3828079B2 (ja) 2006-09-27
KR200283801Y1 (ko) 2002-11-23
JP2009239964A (ja) 2009-10-15
KR20050097902A (ko) 2005-10-10
US7697487B2 (en) 2010-04-13
JP2004525575A (ja) 2004-08-19
EP1389369A4 (en) 2008-05-28
ATE469472T1 (de) 2010-06-15
TWI275260B (en) 2007-03-01
US20030099217A1 (en) 2003-05-29
KR20050096901A (ko) 2005-10-06
KR200283799Y1 (ko) 2002-11-23
KR20030074504A (ko) 2003-09-19
KR200283804Y1 (ko) 2002-11-25
KR20050096902A (ko) 2005-10-06
TW572534U (en) 2004-01-11
KR100900516B1 (ko) 2009-06-11
NO20034603L (no) 2003-12-08
KR20030074506A (ko) 2003-09-19
CN1822511B (zh) 2010-05-12
JP2006223001A (ja) 2006-08-24
HK1065184A1 (en) 2005-02-08
EP1389369B1 (en) 2010-05-26
KR20030074508A (ko) 2003-09-19
DE60236506D1 (de) 2010-07-08
EP2148451A2 (en) 2010-01-27
WO2002084889A3 (en) 2003-04-17
KR100898085B1 (ko) 2009-05-25
KR20030076474A (ko) 2003-09-26
NO20034603D0 (no) 2003-10-14
TW545833U (en) 2003-08-01
JP2006060854A (ja) 2006-03-02
EP1389369A2 (en) 2004-02-18
CN101043251A (zh) 2007-09-26
KR200283805Y1 (ko) 2002-11-23
KR20050101147A (ko) 2005-10-20
MXPA03009434A (es) 2004-02-12
DK1389369T3 (da) 2010-08-30
KR100900925B1 (ko) 2009-06-11
US7899016B2 (en) 2011-03-01
KR20050095759A (ko) 2005-09-30
JP2006223000A (ja) 2006-08-24
JP4237198B2 (ja) 2009-03-11
KR100898089B1 (ko) 2009-05-25
KR100898088B1 (ko) 2009-05-25
WO2002084889A2 (en) 2002-10-24
KR20030074509A (ko) 2003-09-19
CN2631163Y (zh) 2004-08-04
BR0209086A (pt) 2004-08-10
JP4377363B2 (ja) 2009-12-02
TW565077U (en) 2003-12-01
KR200299226Y1 (ko) 2003-01-03
TWI260171B (en) 2006-08-11
CN1504023A (zh) 2004-06-09
JP2006222999A (ja) 2006-08-24
KR200283800Y1 (ko) 2002-11-25
KR20050096879A (ko) 2005-10-06
CN2585495Y (zh) 2003-11-05
TW200803242A (en) 2008-01-01
US20100195625A1 (en) 2010-08-05
KR200283803Y1 (ko) 2002-11-25
TWI283117B (en) 2007-06-21
IL158377A0 (en) 2004-05-12
AR033699A1 (es) 2004-01-07
KR20030074505A (ko) 2003-09-19
CN1312854C (zh) 2007-04-25
JP4237199B2 (ja) 2009-03-11
CN1822511A (zh) 2006-08-23
KR100898087B1 (ko) 2009-05-25
KR100898090B1 (ko) 2009-05-25
US7515564B2 (en) 2009-04-07
KR200283802Y1 (ko) 2002-11-25
TW200629744A (en) 2006-08-16
KR20050096900A (ko) 2005-10-06
KR100898086B1 (ko) 2009-05-25

Similar Documents

Publication Publication Date Title
KR200299226Y1 (ko) 코드 분할 다중 액세스를 사용하는 무선 통신 시스템용 물리층 처리 장치

Legal Events

Date Code Title Description
A108 Dual application of patent
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee