ES2346516T3 - Procedimiento de capa fisica para un sistema de comunicacion inalambrico que utiliza un acceso multiple por division de codigo. - Google Patents
Procedimiento de capa fisica para un sistema de comunicacion inalambrico que utiliza un acceso multiple por division de codigo.Info
- Publication number
- ES2346516T3 ES2346516T3 ES02762110T ES02762110T ES2346516T3 ES 2346516 T3 ES2346516 T3 ES 2346516T3 ES 02762110 T ES02762110 T ES 02762110T ES 02762110 T ES02762110 T ES 02762110T ES 2346516 T3 ES2346516 T3 ES 2346516T3
- Authority
- ES
- Spain
- Prior art keywords
- bits
- bit
- address
- turbo
- categorized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/216—Code division or spread-spectrum multiple access [CDMA, SSMA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Abstract
Un método de adaptación de velocidad para determinar una dirección de bits almacenados en una memoria intermedia antes de la adaptación de velocidad para uso en un sistema de comunicación inalámbrico, comprendiendo el método: categorizar los bits como siendo codificados turbo o no codificados turbo; si los bits están categorizados como no codificados turbo, tratar los bits como una cadena y determinar una dirección de los bits; y si los bits están categorizados como codificados turbo, tratar los bits como cadenas independientes y usar la información de las cadenas sistemáticas, de paridad 1 y de paridad 2, determinando la dirección de los bits; en el que el paso de determinar la dirección de los bits categorizados como codificados turbo comprende: realizar una aproximación de un número de bits perforados antes de un bit de los bits antes de una dirección de este bit; buscar en un espacio alrededor del número que ha sido objeto de una aproximación de bits perforados; y determinar una dirección de este bit con el espacio de búsqueda usando los condicionantes conocidos sobre las variables intermedias.
Description
Procesamiento de capa física para un sistema de
comunicación inalámbrico que utiliza un acceso múltiple por división
de código.
Esta solicitud reivindica prioridad sobre la
Solicitud de Patente Provisional de EEUU Nº 60/284.062, presentada
el 16 de abril de 2001.
El invento generalmente se refiere a sistemas de
comunicación inalámbricos dúplex por división de tiempo (TDD) que
usan un acceso múltiple por división de código (CDMA). En particular
el invento se refiere a procesamiento de datos en la capa física de
tales sistemas.
En los sistemas de comunicación CDMA las
comunicaciones se transmiten en el mismo espectro de frecuencias
por una interfaz aérea inalámbrica que se distingue por sus códigos
de canalización. Para aumentar más la utilización del espectro los
sistemas de comunicación CDMA/TDD dividen el espectro en tramas que
se repiten y que tienen un número fijo de intervalos de tiempo,
tales como quince (15) intervalos de tiempo por trama. En el TDD
cada intervalo de tiempo sólo se usa exclusivamente para el enlace
ascendente o el enlace descendente.
Antes de la transmisión los datos para ser
transferidos por la interfaz aérea son procesados por la Red
Universal de Acceso de Radio Terrestre (UTRAN) del Sistema
Universal de Telecomunicaciones Móviles (UMTS). En la Figura 1 se
muestra un sistema de comunicación inalámbrica simplificado. Los
usuarios inalámbricos (equipos de usuario)
38_{1}-38_{N} (38) comunican con las estaciones
base 36_{1}-36_{N} (36). Normalmente, un
Nodo-B 34_{1}-34_{N} (34)
controla un grupo de estaciones base 36. Un controlador de red de
radio (RNC) 32_{1}-32_{N} (32) controla un
grupo de Nodos-B_{S} 34. Los RNC_{S} 32, los
Nodos-B_{S} 34 y otros componentes asociados
forman parte de la UTRAN 30. La UTRAN 30 comunica con otros usuarios
a través de la red básica 40.
Los datos que se procesan dentro de la UTRAN 30
están normalizados, tal como por el Proyecto de Asociación de
Tercera Generación, el sistema TDD (UTRA) de acceso de radio
terrestre UMTS. UTRAN 30 procesa los canales de transporte para
transferirlos por la interfaz aérea. La Figura 2 es un diagrama de
bloques de este procesamiento UTRAN.
Los bloques de transporte llegan para transporte
por la interfaz aérea. Los bloques de transporte llegan en grupos
(grupos de bloques de transporte). Los grupos son recibidos en un
intervalo de tiempo especificado (intervalo de tiempo de
transmisión (TTI)). Para 3GPP UTRA TDD las longitudes posibles TTI
son 10 ms, 20 ms, 40 ms y 80 ms, que corresponden a 1, 2, 4 y 8
tramas de radio, respectivamente.
Un bloque de conexión 42 de código de
redundancia circular (CRC) conecta bits CRC a cada bloque de
transporte. Los bits CRC se usan para la detección de errores en el
receptor. La longitud de los bits CRC está señalada desde las capas
superiores.
Los bloques de transporte (TrBks) están
concatenados en serie por la concatenación TrBk/bloque de
segmentación del bloque de códigos 44. Si el número de bits de los
bloques concatenados es mayor que el tamaño máximo permitido a un
bloque de códigos, los bloques concatenados son segmentados. El
tamaño de los bloques de código se basa en el tipo de codificación
de corrección de errores que se va a usar, tal como una codificación
convolucional (máximo de 504 bits), codificación turbo (máximo de
5.114 bits) o sin codificación (ilimitado). Los bloques
concatenados son segmentados en un número mínimo de segmentos de
igual tamaño (bloques de códigos). Si el número original de bits
concatenados no es un múltiplo par del número mínimo de segmentos se
usan bits de relleno para asegurar que los segmentos tengan el
mismo tamaño.
Una corrección de errores de bloque de
codificación de canales 46 codifica los bloques de códigos, tal como
por codificación convolucional, codificación turbo o sin
codificación. Después de la codificación los bloques de códigos son
concatenados unos con otros. Si los bloques de código concatenados
no pueden ser segmentados en un número mínimo de segmentos de igual
tamaño (tramas), se realiza una ecualización de Trama de Radio
concatenando bits arbitrarios adicionales.
Un primer intercalador 48 intercala todos los
datos concatenados. Posteriormente los datos intercalados son
segmentados en tramas de radio por un bloque de segmentación 50 de
tramas de radio. Un bloque 52 de adaptación de velocidad perfora o
repite bits. La perforación y repetición asegura que los datos
transmitidos en cada canal físico (unidad de recursos) sean iguales
a la velocidad máxima de bits por canal. Los atributos de adaptación
de velocidad de cada canal de transporte (TRC) están señalados por
capas superiores.
El bloque 54 de multiplexación de TrCH recibe
los datos de una trama de cada canal de transporte. Los datos
recibidos de cada TrCH son multiplexados en serie sobre un canal de
transporte compuesto codificado (CCTrCH). Un bloque 56 de
aleatorización de bits aleatoriza los bits CCTrCH.
Un bloque 58 de canal físico hace corresponder
los datos aleatorizados sobre los canales físicos. Un segundo
intercalador 60 intercala los datos aleatorizados en toda la trama
de radio o en cada intervalo de tiempo. Las capas superiores
imponen el tiempo de intercalamiento utilizado. Después de una
segunda intercalación los datos intercalados son segmentados en
canales físicos para transporte por la interfaz aérea por un bloque
de establecimiento de correspondencia 62 de canal físico. Los datos
del canal físico son transmitidos a continuación, tal como desde
una estación base 36 ó UE 38. En el receptor, tal como en el UE 38 o
en la estación base 36, se realiza el mismo proceso a la inversa
para recuperar los datos transmitidos.
Para procesar los datos mostrados en la Figura 2
se requieren varios niveles de colocación en memoria intermedia
(memorias intermedias 64, 66, 68, 70, 72), tal como después del
primer intercalador 48, del bloque 52 de adaptación de velocidad,
del bloque 68 de multiplexación de canales de transporte, del bloque
56 de aleatorización de bits y del segundo intercalador 60. No es
deseable una ampliación extensiva de la colocación en memoria
intermedia. Requiere una utilización intensiva de la memoria y un
espacio adicional de circuito integrado de aplicación específica
(ASIC) de memoria para alojar la colocación en la memoria
intermedia.
Por lo tanto, es conveniente tener esquemas
alternativos de procesamiento de datos.
La Norma ETSI TS 125.222 v4.0. Marzo 2001,
especifica el algoritmo de adaptación de velocidad en el sistema
3GPP.
El documento WO01/03369 expone un método de
adaptación de velocidad de bits codificados convolucionalmente o
codificados turbo, teniendo el código una velocidad k/n, en el que n
bloques de adaptación de velocidad y un multiplexador n:1 están
aplicados como módulos independientes de equipos físicos o en
equipos lógicos que usan un DSP.
El invento incluye diversas realizaciones para
uso en el procesamiento de capas físicas.
En consecuencia, el invento está definido en las
reivindicaciones anejas.
La Figura 1 es una ilustración de un sistema de
comunicación inalámbrico TDD/CDMA.
La Figura 2 es una ilustración de un
procesamiento de una capa física.
La Figura 3 es un diagrama de flujos del enfoque
"push".
La Figura 4 es un diagrama simplificado de una
realización del enfoque "push".
La Figura 5 es un diagrama de flujos de una
adaptación de velocidad "push".
La Figura 6 es un diagrama de flujos de una
aleatorización de bits "push".
La Figura 7 es un diagrama simplificado de una
realización alternativa del enfoque "push".
La Figura 8 es un diagrama de flujos de la
realización alternativa de la aleatorización de bits
"push".
La Figura 9 es un diagrama de flujos de la
segunda intercalación "push".
La Figura 10 es un ejemplo de la segunda
intercalación "push".
La Figura 11 es un diagrama de flujos del
establecimiento de correspondencia de canal físico "push".
La Figura 12 es un ejemplo del establecimiento
de correspondencia de canal físico "push" del caso 2.
La Figura 13 es un ejemplo del establecimiento
de correspondencia de canal físico "push" del caso 3.
La Figura 14 es un ejemplo del establecimiento
de correspondencia de canal físico "push" del caso 4.
La Figura 15 es un diagrama de flujos del
enfoque "pull".
La Figura 16 es un diagrama de una realización
del enfoque "pull".
La Figura 17 es un diagrama de flujos del
establecimiento de correspondencia de canal físico inversa
"pull".
La Figura 18 es un ejemplo del establecimiento
de correspondencia de canal físico inversa "pull" del caso
2.
La Figura 19 es un ejemplo del establecimiento
de correspondencia de canal físico inversa "pull" del caso
3.
La Figura 20 es un ejemplo del establecimiento
de correspondencia de canal físico inversa "pull" del caso
4.
La Figura 21 es un diagrama de flujos de
intercalación segunda inversa "pull".
La Figura 21 es un ejemplo de intercalación
segunda inversa "pull".
La Figura 23 es un diagrama de flujos de
adaptación de velocidad inversa "pull".
Las Figuras 24 y 25 son diagramas de flujo de
dos enfoques de adaptación de velocidad inversa "pull" de
secuencias de códigos turbo perforados.
La Figura 26 es un diagrama de flujos de una
realización de una aleatorización de bits inversa "pull".
La Figura 27 es un diagrama simplificado de una
realización alternativa del enfoque "pull".
La Figura 28 es un diagrama de flujos de una
realización alternativa de aleatorización de bits "pull".
La Figura 29 es un diagrama de "colocación en
la memoria intermedia del primer intercalador reducida".
Las Figuras 30A y 30B son ejemplos de
"colocación en la memoria intermedia del primer intercalador
reducida" de una TTI de 10 ms.
Las Figuras 31A y 31B son ejemplos de
"colocación en la memoria intermedia del primer intercalador
reducida" de una TTI de 80 ms.
A pesar de que las realizaciones preferidas se
explican en el contexto de la aplicación preferida en un sistema de
comunicación 3GPP UTRA TDD las realizaciones son aplicables a otras
normas tales como el acceso múltiple por división de código 2000
(CDMA2000), acceso múltiple por división de código síncrono por
división de tiempo (TDSCDMA) y acceso múltiple por división de
código dúplex por división de frecuencia (FDD/CDMA) y aplicaciones.
Las realizaciones preferidas son descritas en tres enfoques
generales: "push", "pull" y el enfoque de colocación en
memoria intermedia del primer intercalador reducida. Sin embargo,
las realizaciones de las máquinas para cada enfoque pueden ser
adaptadas para uso en los otros enfoques u otras aplicaciones.
Un enfoque del procesamiento de canal físico es
denominado el enfoque "push", como se muestra en el diagrama
de flujos de la Figura 3 y en el diagrama de bloques de la Figura 4.
En el enfoque "push" en el lado de transmisión entre cada
salida de bits de la memoria intermedia 82 de la salida del
intercalador se establece una correspondencia (paso 74) y se
escribe (paso 76) en un bit de una memoria intermedia 84 de canal
físico. Los datos en la memoria intermedia 84 del canal físico son
enviados al procesamiento de velocidad de microcircuitos para
transmisión por la interfaz aérea. Para ilustrarlo, se establece
una correspondencia de un bit dado de la memoria intermedia 82 del
primer intercalador con ningún lugar, con un lugar o con múltiples
lugares en la memoria intermedia 84 del canal físico, como se
muestra en la Figura 4. Después de haber establecido la
correspondencia de este bit, es insertado en la memoria intermedia
84 del canal físico, en los lugares correspondientes. En el lugar
de recepción los bits son leídos de la memoria intermedia 84 del
canal físico y son escritos en la memoria intermedia 82 del primer
intercalador. Como consecuencia, el enfoque "push" del lado de
transmisión se realiza en el orden inverso del enfoque "push"
en el lado de recepción. En lo que sigue el enfoque "push" se
describe primeramente desde el lado de transmisión. El lado de
recepción es realizado en un orden análogo inverso.
La Figura 4 es un diagrama de bloques de una
realización del enfoque push. Para los bits en la memoria intermedia
82 del primer intercalador una máquina 86 generadora de direcciones
push determina sus direcciones de destino en una unidad de recursos
de la memoria intermedia 84 del canal físico. El valor de una trama
de bits es procesado cada vez. Si la TTI es mayor de 10 ms los
otros bits de tramas son cogidos de forma secuencial después de la
trama primera, tal como de la trama 1 a la trama 2 a la trama 3 y
así sucesivamente. Los bits pueden ser cogidos uno cada vez o en
grupos, tal como 8 bits, 16 bits o 32 bits. La máquina 86 generadora
de direcciones push determina la dirección única, múltiple o
ninguna para escribir cada bit en la memoria intermedia 84 del
canal físico. La máquina 86 generadora de direcciones
push usa parámetros de control, los cuales están normalizados o señalados, para determinar la dirección apropiada.
push usa parámetros de control, los cuales están normalizados o señalados, para determinar la dirección apropiada.
La máquina 86 generadora de direcciones push
envía una señal de control a un controlador de lectura/escritura
78. El controlador de lectura/escritura 78 lee un bit o unos bits de
la dirección correspondiente en la memoria intermedia 82 del primer
intercalador y escribe los bit/bites a la dirección o direcciones
dirigido por la máquina 86 generadora de direcciones push. Todas
estas operaciones están controladas por el controlador 104 de
establecimiento de correspondencia física, el cual usa también los
parámetros de control para supervisar la operación de procesamiento
de capa física.
La máquina 86 generadora de direcciones push
tiene cuatro submáquinas primarias: una máquina 88 de adaptación de
velocidad, una máquina 90 de aleatorización de bits, una segunda
máquina 92 intercaladora y una máquina 94 de establecimiento de
correspondencia de canal físico.
Tres otras submáquinas suministran información a
las cuatro máquinas principales: una máquina 96 de cálculo de
segmentación de trama de radio, una máquina 98 de cálculo de
multiplexación (MUX) de TrCH y una máquina 100 de cálculo de
segmentación de canal físico. Estas tres submáquinas no cambian
funcionalmente el orden de los bits durante el procesamiento
físico. Estas máquinas marcan los bits de forma efectiva.
La máquina 96 de segmentación de trama de radio
determina qué direcciones de bits de la memoria intermedia 82 del
primer intercalador tienen que ser enviadas en cada trama. La
máquina 98 TrCH MUX determina cuáles de esas tramas son enviadas en
qué CCTrCH. La máquina 100 de segmentación de canal físico determina
qué bits del CCTrCH son enviados en qué canal físico (unidad de
recursos). A pesar de que estas tres máquinas 96, 98, 100 se
muestran en la Figura 1 como que son realizadas funcionalmente de
forma inmediata antes del paso que requiere la información, pueden
realmente ser realizadas antes y, posiblemente, antes de la
operación de cualquiera de las máquinas primarias 88, 90, 92,
94.
Las cuatro primeras máquinas operan en el orden
indicado en la Figura 3 en el lado de transmisión. Se realiza
primero la adaptación de velocidad. Posteriormente tiene lugar la
aleatorización de bits, seguida por la segunda intercalación.
Finalmente, se realiza el establecimiento de la correspondencia del
canal físico.
En la adaptación de velocidad los bits son
perforados y repetidos para minimizar el número de canales
requeridos y para asegurar que cada canal está utilizado
totalmente. Para ilustrarlo, si un canal tiene 110 bits en la
memoria intermedia del primer intercalador pero se requiere que el
canal tenga 100 bits debido a la asignación de canal físico se
perforan 10 bits. Por el contrario, si el mismo canal tuviera
solamente 90 bits en la memoria intermedia habría que repetir 10
bits. Debido a la perforación y repetición algunos bits de la
memoria intermedia del primer intercalador pueden ser escritos a
ninguna dirección, a una dirección o a múltiples direcciones.
La máquina 88 de adaptación de velocidad
determina las direcciones en que cada bit de la memoria intermedia
del primer intercalador estará después de la adaptación de velocidad
y se describe usando la Figura 5. La adaptación de velocidad usa
principalmente tres variables: e-ini,
e-plus y e-minus.
e-ini es un valor inicial de e en el algoritmo de
adaptación de velocidad, e-plus es un incremento de
e en el algoritmo de adaptación de velocidad y
e-minus es un decremento de e en el algoritmo de
adaptación de velocidad.
La máquina 88 de adaptación de velocidad
selecciona el paso 108 o el paso 110, dependiendo de si un
determinado canal está convolucionalmente codificado o codificado
turbo (paso 106). Esta elección está señalada por información de
control. Si el canal no está codificado turbo los bits son tratados
como una secuencia (paso 110). La codificación turbo etiqueta cada
bit con uno de tres tipos: sistemático (S), de paridad 1 (P1) y de
paridad 2 (P2). La perforación no se realiza en los bits
sistemáticos. La máquina de adaptación de velocidad trata cada uno
de estos tipos de bits como una secuencia independiente (paso 108).
El tratamiento de estos bits independientemente elimina la
necesidad explícita de la separación de bits y de la recogida de
bits descrita en la norma.
Un algoritmo de adaptación de velocidad
preferido para el establecimiento de correspondencia de dirección
Push es el siguiente (paso 112).
Definiciones de parámetros:
- e_{ini}
- error inicial entre la relación de perforación inicial actual y la deseada.
- e_{minus}
- Decremento de la variable e
- e_{plus}
- Incremento de la variable e
- X
- Número de bits antes de la adaptación de velocidad (en el lado de transmisión)
- p
- Dirección para establecer la correspondencia del bit después de perforación o repetición
- u
- Dirección de bit antes de la adaptación de velocidad (en el lado de transmisión)
- e
- Variable temporal que mantiene el "error" identificado en las normas
- i
- El identificador de secuencia (es decir, S, P1, ó P2)
- f
- Función que representa el resto de máquinas de procesamiento Push que posteriormente determinan la dirección p y escribe el bit u en el canal físico apropiado.
\newpage
Si se ha de realizar la perforación, se usa el
siguiente algoritmo.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
Si hay que realizar una repetición, se usa el
siguiente algoritmo
Aunque la adaptación de velocidad "push" se
describe en conjunción con un sistema de comunicación preferido
TDD/CDMA, se puede usar en una variedad de aplicaciones, tales como
en un UE, en una estación base o Nodo-B usado con
un sistema TDD/CDMA, FDD/CDMA y TDSCDMA.
El siguiente paso en el proceso es la
aleatorización de bits. En la aleatorización de bits el orden de los
bits se reorganiza para eliminar una polarización de CC. La máquina
de aleatorización de bits determina una dirección aleatorizada de
bits de la salida de direcciones por la máquina de adaptación de
velocidad.
En la aleatorización de bits los bits son
aleatorizados utilizando un código de aleatorización. La
aleatorización de los bits se usa para eliminar una polarización de
CC. Los bits antes de la aleatorización de bits están
representados, tal como por h_{1}, h_{2}, h_{3} ... h_{S}. S
es el número de bits en un CCTrCH, referido de otro modo como un
bloque de aleatorización. Un bit k^{-ésimo} de los S bits está
determinado por las Ecuaciones 1 y 2.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
p_{k} es un bit k^{-ésimo} del
código de aleatorización. g_{i} es un bit i^{-ésimo} de
g.
El proceso de aleatorización de bits se explica
en conjunción con el diagrama de flujos de la Figura 8. Usando la
posición k de un bit en el CCTrCH se determina un bit
correspondiente en el código de aleatorización p_{k}, paso 300.
El bit, h_{k}, es aleatorizado, tal como por ORing exclusivo el
bit con p_{k}, (paso 302).
En una realización alternativa mostrada en la
Figura 7 y descrita con el diagrama de flujos de la Figura 8, la
máquina 90 de aleatorización de bits está situada después de las
otras máquinas 88, 92, 94 (de adaptación de velocidad, de segunda
intercalación y de establecimiento de correspondencia de canal
físico). Esta realización considera que el establecimiento de
correspondencia de direcciones sea realizado antes de cualquier
manipulación del valor de los bits. La máquina de aleatorización de
bits determina la dirección de un bit dado después de la adaptación
de velocidad, paso 304. Usando la dirección del bit dado después de
la adaptación de velocidad se determina el p_{k} para aleatorizar
el bit, paso 306. El bit dado es aleatorizado, tal como por ORing
exclusivo, usando el p_{k} determinado, paso 308.
Aunque la aleatorización de bits "push" se
describe en conjunción con un sistema preferido de comunicación
TDD/CDMA, se puede usar en una variedad de aplicaciones, tales como
preferiblemente en un UE, una estación base o un
Nodo-B de un sistema TDD/CDMA.
Una segunda máquina intercaladora 92 se usa para
intercalar los bits después de la adaptación de velocidad.
Inicialmente, la segunda máquina intercaladora 92 necesita conocer
si se va a realizar una segunda intercalación en un CCTrCH entero o
en un único intervalo de tiempo del CCTrCH. Esta información está
señalada desde las capas superiores. En la segunda intercalación
los bits son leídos por líneas sobre 30 columnas. Después de ser
leídas en la matriz, las columnas son permutadas. Los bits son
posteriormente leídos de las columnas permutadas.
La segunda intercalación es descrita en
conjunción con las Figuras 9 y 10. La dirección, u, de un bit antes
de la segunda intercalación (después de la aleatorización de bits)
se usa para determinar la dirección, p, después de la segunda
intercalación. Usando el número de columnas conocido de la matriz,
tal como 30 columnas, se determina la columna y la fila del bit en
la matriz (paso 114). Para ilustrarlo usando la Figura 10, hay que
analizar un bit en la dirección, 58, después de la aleatorización de
bits. Dividiendo la dirección y redondeando por abajo, se determina
la fila del bit, (fila 1:58/30 = 1, resto 29). La columna se
determina a partir del resto de la división. En esta ilustración la
columna se determina sustrayendo uno del resto, columna 28
(29-1). Usando las permutaciones de columnas
conocidas se determina la nueva columna del bit (paso 116). Para
ilustrar esto, la columna 28 es permutada con la columna 11. El
número de bits en la CCTrCH o intervalo de tiempo de CCTrCH y los
desplazamientos de las columnas determinan la dirección, p, del bit
después de la segunda intercalación (paso 118). En esta ilustración
siete columnas antes de la columna 11 tienen 3 bits y cuatro
columnas tienen 2 bits. Como consecuencia, el bit está en la
dirección 30 después de la segunda intercalación.
Aunque la segunda intercalación "push" se
describe en conjunción con un sistema de comunicación TDD/CDMA
preferido, se puede usar una variedad de aplicaciones, tal como en
un UE, estación base o Nodo-B usado con un sistema
TDD/CDMA, FDD/CDMA y TDSCDMA.
Después de la segunda intercalación se establece
una correspondencia de los bits de cada CCTrCH con los canales
físicos/unidades de recursos. El establecimiento de correspondencia
de canal físico se describe en conjunción con la Figura 11. El
establecimiento de correspondencia de canal físico usa un enfoque de
establecimiento de correspondencia diferente para cuatro casos
diferentes. En el primer caso, un intervalo de tiempo tiene
solamente una unidad de recursos para el CCTrCH. En el segundo caso
se usa más de una unidad de recursos en un intervalo de tiempo para
el enlace descendente. En un tercer caso se usa más de una unidad de
recursos en el enlace ascendente y el factor de dispersión de datos
en la primera unidad de recursos es mayor que o igual al factor de
dispersión de la segunda unidad de recursos. En un cuarto caso se
usa más de una unidad de recursos en el enlace ascendente y el
factor de dispersión de la primera unidad de recursos es menor que
el factor de dispersión de la segunda unidad de recursos. En el
enlace ascendente solamente se pueden usar dos unidades de recursos
para un CCTrCH en un intervalo de tiempo. La máquina 100 de
establecimiento de correspondencia de canal físico categoriza la
dirección, u, del bit de entrada en una de las cuatro categorías
(paso 120).
En el primer caso (unidad de recursos única en
un intervalo de tiempo), los bits son secuencialmente asignados a
la unidad de recursos. Por lo tanto, la dirección, u, del bit
después de la segunda intercalación corresponde directamente con la
dirección, p, en la unidad de recursos (paso 122).
Para el segundo caso (enlace descendente para
múltiples unidades de recursos), los bits son asignados en secuencia
a cada unidad de recursos. Un primer bit es asignado a la unidad de
recursos 1, un segundo bit a la unidad de recursos 2 y así
sucesivamente hasta alcanzar la última unidad de recursos. Cuando se
ha alcanzado el último recurso el siguiente bit es asignado a la
unidad de recursos 1.
La asignación a cada unidad de recursos puede
ser considerada como un recuento de módulos. Usando la ilustración
de la Figura 12 hay tres unidades de recursos. El relleno de las
unidades de recursos es un recuento de módulo 3. En general para N
unidades de recursos, las unidades de recursos se llenan usando un
recuento de módulo N.
Las unidades de recursos impares se llenan de
izquierda a derecha y las unidades de recursos pares se llenan en
orden inverso, de derecha a izquierda. Como se muestra en la Figura
12, las unidades de recursos 1 y 3 se llenan de izquierda a derecha
y la unidad de recursos 2 se llena de derecha a izquierda.
Los bits se llenan de esta forma hasta que se ha
llenado una de las unidades de recursos. Este punto es denominado
punto de conmutación. En el punto de conmutación el módulo desciende
el número de unidades de recursos llenas. Usando la Figura 12 como
ilustración, la unidad de recursos 1 está llena en el bit 681.
Después de que las restantes unidades de recursos están llenas, las
unidades de recursos 2 y 3 son llenadas usando un recuento de
módulos 2, comenzando en el bit 684 (el punto de conmutación).
La máquina de establecimiento de correspondencia
de canal físico clasifica los bits en una de cuatro categorías:
directo antes del punto de conmutación, inverso antes del punto de
conmutación, directo después del punto de conmutación e inverso
después del punto de conmutación (paso 124). Directo indica que los
bits son llenados de izquierda a derecha e inverso indica que los
bits son llenados de derecha a izquierda. La dirección de un bit se
determina basándose en su categoría (paso 126).
El punto de conmutación se deduce de la longitud
de la unidad de recursos más corta y multiplicando esa longitud por
el número de unidades de recursos. Usando la Figura 12 la primera
unidad de recursos tiene una longitud de 228 bits. El punto de
conmutación es 228x3 unidades de recursos, o sea 684. Después de que
se ha determinado el punto de conmutación se determina si el bit es
directo o inverso. Para bits anteriores a la dirección 682, 682
dividido por el módulo, 3, es igual a 227, con un resto 1. Como las
unidades de recursos están numeradas de uno a tres y no de cero a
dos, se añade uno al resto para que el resultado en el bit esté en
la unidad de recursos 2. Para clasificación, los bits en las
unidades de recursos impares son directos y los en las pares son
inversos.
Después del punto de conmutación, se usa un
enfoque similar. El punto de conmutación es sustraído de la
dirección del bit y el resto de ese resultado dividido por el nuevo
módulo se usa para determinar los bits de la unidad de
recursos.
Después de haber sido categorizado el bit se usa
una de cuatro fórmulas para determinar su dirección. Para directo
antes del punto de conmutación, se usa la Ecuación 3.
Start es la primera dirección en esa unidad de
recursos, tal como bit 0, u es la dirección del bit después del
establecimiento de correspondencia de canal físico, p es la unidad
de recursos determinada, mod es el número del módulo, tal como 3 en
el ejemplo, antes del punto de conmutación.
Para inverso antes del punto de conmutación se
usa la Ecuación 4.
End es la última dirección en esa unidad de
recursos.
Para directo después del punto de conmutación se
usa la Ecuación 5.
SP es el punto de conmutación y mod_{SP} es el
módulo después del punto de conmutación.
Para inverso después del punto de conmutación se
usa la Ecuación 6.
Para el caso 3 (enlace ascendente en el que la
primera unidad de recursos tiene un factor de dispersión mayor que
el de la segunda unidad de recursos), los bits son llenados en las
unidades de recursos usando un módulo basado en los dos factores de
dispersión de las unidades de recursos. La Ecuación 7 se usa para
determinar el módulo.
SF1 es el factor de dispersión de la
unidad de recursos 1 y SF2 es el factor de dispersión de la
unidad de
recursos 2.
recursos 2.
Para ilustrarlo usando la Figura 13, la unidad
de recursos 1 tiene un factor de dispersión 16 y la unidad de
recursos 1 tiene un factor de dispersión 4. Como consecuencia, las
unidades de recursos son llenadas usando un recuento de módulo 5.
Por lo tanto, la unidad de recursos 1 tiene los bits 0 y 5 y la
unidad de recursos 2 tiene los bits 1 a 4. Después de que la unidad
de recursos 1 ha sido llenada los bits restantes son secuencialmente
llenados en la unidad de recursos 2. El punto en el que la unidad
de recursos 1 está llena es el punto de conmutación. La unidad de
recursos 1 es siempre llenada de izquierda a derecha y la unidad de
recursos 2 es llenada a la inversa.
La máquina de establecimiento de correspondencia
de canal físico clasifica los bits en una de tres categorías:
directo antes del punto de conmutación, inverso antes del punto de
conmutación e inverso después del punto de conmutación (paso 128).
La dirección de un bit se determina basándose en su categoría (paso
130).
El punto de conmutación se deduce a partir de la
longitud de la primera unidad de recursos por medio de la Ecuación
8.
Después de determinado el punto de conmutación
se determina si el bit es directo o inverso. Para los bits antes
del punto de conmutación, si existe un resto de la división de las
direcciones de bit por el módulo, ese bit está en la segunda unidad
de recursos. Para ilustrar sobre el bit 4, 4 dividido por el módulo,
5, resulta un resto de 4. Como se muestra en la Figura 10, el bit 4
está en la unidad de recursos 2 como se esperaba. Si no existe
resto, el bit está en la unidad de recursos 1. Después del punto de
conmutación todos los bits están en la segunda unidad de
recursos.
Después de que el bit ha sido categorizado se
usa una de tres fórmulas para determinar su dirección. Para directo
antes del punto de conmutación se usa la Ecuación 9.
Para inverso antes del punto de conmutación se
usa la Ecuación 10.
BN%mod es el módulo del número de bit por el
valor del módulo. Para ilustrarlo para un mod = 5, BN%mod es
mod_{5} (número de bit).
Para inverso después del punto de conmutación se
usa la Ecuación 11.
Para el caso 4 (enlace ascendente en el que la
primera unidad de recursos tiene un factor de dispersión inferior
al de la segunda unidad de recursos), los bits son también llenados
en las unidades de recursos usando un módulo basado en los dos
factores de dispersión de las unidades de recursos. La Ecuación 7 se
usa también para determinar el módulo.
Para ilustrarlo usando la Figura 14, la unidad
de recursos 2 tiene un factor de dispersión de 4. Como consecuencia,
las unidades de recursos se llenan usando un recuento de módulo 5.
Por lo tanto, la unidad de recursos 1 tiene los bits de 0 a 3 y la
unidad de recursos 2 tiene el bit 4. Después de llenada la unidad de
recursos 1 los bits restantes son llenados secuencialmente en la
unidad de recursos 2. El punto en el que la unidad de recursos 1
está llena es el punto de conmutación. La unidad de recursos 1 es
llenada siempre de izquierda a derecha y la unidad de recursos 2 se
llena a la inversa.
La máquina de establecimiento de correspondencia
de canal físico clasifica los bits en una de tres categorías:
directo antes del punto de conmutación, inverso antes del punto de
conmutación e inverso después del punto de conmutación (paso 132).
La dirección de un bit se determina basándose en su categoría (paso
134).
El punto de conmutación se deduce a partir de la
longitud de la primera unidad de recursos por medio de la Ecuación
12.
Después de determinado el punto de conmutación
se determina si el bit es directo o inverso. Para bits antes del
punto de conmutación, si existe un resto de la división de la
dirección del bit más uno por el módulo, ese bit está en la segunda
unidad de recursos. En otro caso está en la segunda unidad de
recursos. Después del punto de conmutación todos los bits están en
la segundo están en la segunda unidad de recursos.
Después de que el bit ha sido categorizado se
usa una de tres fórmulas para determinar su dirección. Para directo
antes del punto de conmutación se usa la Ecuación 13.
Para inverso antes del punto de conmutación se
usa la Ecuación 14.
Para inverso después del punto de conmutación se
usa la Ecuación 15.
Usando estas ecuaciones para los cuatro casos la
máquina 94 de establecimiento de correspondencia de canal físico
determina la dirección de la unidad de recursos, p, de una dirección
particular, u, antes del establecimiento de correspondencia de
canal físico.
Aunque se describe el establecimiento de
correspondencia de canal "push" en conjunción con un sistema de
comunicación preferido TDD/CDMA, se puede usar en una variedad de
aplicaciones tales como preferiblemente en una UE, una estación
base o un Nodo-B de un sistema TDD/CDMA.
Otro enfoque del procesamiento de canal físico
es denominado el enfoque "pull", como se muestra en la Figura
15. En el enfoque "pull" en el lado de la transmisión, se
establece la correspondencia de cada bit que hay que introducir en
la memoria intermedia 146 del canal físico con un bit o bits de la
memoria intermedia 144 del primer intercalador (paso 136). Para
ilustrarlo, se establece la correspondencia de una dirección en la
memoria intermedia 146 del canal físico con una dirección en la
memoria intermedia 144 del primer intercalador. Después de
establecida la correspondencia del bit, se inserta en la memoria
intermedia 146 del canal físico leyendo el lugar correspondiente en
la memoria intermedia 144 del primer intercalador (paso 138). Los
datos en memoria intermedia 146 del canal físico son enviados para
procesamiento de velocidad del microprocesador para transmisión por
la interfaz aérea. En el lado de recepción los bits son leídos de la
memoria intermedia 146 del canal físico y son escritos en la
memoria intermedia 144 del primer intercalador. Como consecuencia,
el enfoque "pull" en el lado de recepción es el inverso del
enfoque en el lado de transmisión. En lo que sigue, el enfoque
"pull" se describe primeramente desde el lado de transmisión.
El lado de recepción se realiza en un orden análogo inverso.
La Figura 16 es un diagrama de bloques de una
realización del enfoque "pull". Una máquina 148 de generación
de direcciones pull determina los bits que han de ser escritos en la
memoria intermedia 146 del canal físico. Una ventaja del enfoque
"pull" es que las unidades de recursos pueden ser llenadas si
es necesario eliminando la necesidad de colocar en la memoria
intermedia los datos de canal físico en múltiples intervalos de
tiempo. Para ilustrarlo, si solamente se transmite una unidad de
recursos en el primer intervalo de tiempo de una trama, el enfoque
"pull" puede selectivamente "extraer" sólo los bits
"pull" de esa unidad de recursos. Como consecuencia, el
enfoque pull puede usarse para reducir la colocación en la memoria
intermedia del canal físico en solamente un único intervalo
de tiempo.
de tiempo.
Los bits en el enfoque "pull" pueden ser
cogidos uno cada vez o en grupos, tales como 8 bits, 16 bits ó 32
bits. Los bits son preferiblemente cogidos en secuencia a partir del
primer bit hasta el último bit de una unidad de recursos, aunque
los bits pueden ser cogidos en otras secuencias. La máquina 148 de
generación de direcciones pull determina la dirección para leer el
bit de la memoria intermedia 144 del primer intercalador. La
máquina 148 de generación de direcciones pull usa parámetros de
control, los cuales pueden ser normalizados o señalados, para
determinar la dirección apropiada.
La máquina 148 de generación de direcciones pull
envía una señal de control a un controlador leer/escribir 140. El
controlador leer/escribir 140 lee un bit de la dirección determinada
en la memoria intermedia 144 del primer intercalador y escribe ese
bit en la dirección de la memoria intermedia 146 de canal físico.
Estas operaciones son controladas por el controlador 166 de
establecimiento de correspondencia de canal físico, el cual también
usa los parámetros de control para supervisar la operación de
procesamiento de la capa física.
Similar al enfoque "push", la máquina 148
que genera direcciones pull tiene cuatro submáquinas primarias: una
máquina 150 adaptadora de velocidad, una máquina 152 de
aleatorización de bits, una segunda máquina intercaladora 154 y una
máquina 156 de asignación de canal físico.
También tres otras submáquinas suministran
información a las cuatro máquinas principales: una máquina 158 de
cálculo de segmentación de trama de radio, una máquina 158 de
cálculo de multiplexación (MUX) de TrCH y una máquina 162 de
cálculo de segmentación de canal físico.
En contraste con el enfoque "push", las
cuatro máquinas primarias 150, 152, 154, 156 operan en el orden
indicado en la Figura 16 en el lado de transmisión. Primeramente se
realiza un establecimiento de correspondencia inversa de canal
físico. Posteriormente se realiza una segunda intercalación inversa,
seguida por una aleatorización de bits inversa. Finalmente, se
realiza la adaptación de velocidad inversa.
La máquina 156 de establecimiento de
correspondencia de canal físico realiza un establecimiento de
correspondencia de canal físico inversa. Para cada dirección de bit
en una unidad de recursos se determina una dirección correspondiente
antes del establecimiento de correspondencia de canal físico.
El establecimiento de correspondencia de canal
físico usa un enfoque diferente de establecimiento de
correspondencia para cuatro casos diferentes. El establecimiento de
correspondencia de canal físico se describe en conjunción con la
Figura 17. En el primer caso un intervalo de tiempo solamente tiene
una unidad de recursos para el CCTrCH. En el segundo caso se usa
más de una unidad de recursos en un intervalo de tiempo para el
enlace descendente. En un tercer caso se usa más de una unidad de
recursos en el enlace ascendente y el factor de dispersión de los
datos en la primera unidad de recursos es mayor que o igual al
factor de dispersión de la segunda unidad de recursos. En un cuarto
caso, se usa más de una unidad de recursos en el enlace ascendente y
el factor de dispersión de la primera unidad de recursos es menor
que el factor de dispersión de la segunda unidad de recursos.
La máquina 156 de establecimiento de
correspondencia física determina qué caso se aplica a cada dirección
de bit de la unidad de recursos (paso 168). Para el primer caso
(una unidad de recursos en un intervalo de tiempo), los bits son
secuencialmente asignados a la unidad de recursos. Por lo tanto, la
dirección, p, del bit en la unidad de recursos se corresponde
directamente con la dirección, u, antes del establecimiento de
correspondencia de canal físico (paso 170). Para el segundo caso
(enlace descendente para múltiples unidades de recursos). La
máquina 156 de establecimiento de correspondencia de canal físico
clasifica los bits en una de cuatro categorías: directo antes del
punto de conmutación, inverso antes del punto de conmutación,
directo después del punto de conmutación e inverso después del
punto de conmutación (paso 172). Directo indica que los bits son
llenados de izquierda a derecha e inverso indica que los bits son
llenados de derecha a izquierda. La dirección de un bit se
determina basándose en su categoría
(paso 174).
(paso 174).
El punto de conmutación de las unidades de
recursos impares es la longitud de la unidad de recursos más corta.
Usando el ejemplo de la Figura 18, el punto de conmutación es 228
(la longitud de la unidad de recursos más corta). Para las unidades
de recursos pares el punto de conmutación es la última dirección en
la unidad de recursos menos la longitud del número de la unidad de
recursos más corta. Después de determinado el punto de conmutación
se determina si el bit es directo o inverso, basándose en su unidad
de recursos. Las unidades de recursos impares son directas y las
pares son inversas.
Después de que el bit ha sido categorizado, se
usa una de cuatro fórmulas para determinar su dirección. Para
directo antes del punto de conmutación se usa la Ecuación 16.
u es la dirección del bit una vez
establecida la correspondencia de canal físico inversa. p es la
dirección de la unidad de recursos. mod es el recuento de módulos
antes del punto de conmutación. ru%mod es el módulo del número de
bits de la unidad de recursos del valor de
mod.
\newpage
Para inverso antes del punto de conmutación se
usa la Ecuación 17.
End es la última dirección en esa unidad de
recursos.
Para directo después del punto de conmutación se
usa la Ecuación 18.
SP es el punto de conmutación y mod_{SP} es el
módulo después del punto de conmutación.
Para inverso después del punto de conmutación se
usa la Ecuación 19.
\vskip1.000000\baselineskip
RU es el número de la unidad de recursos del
bit.
Para el caso 3 (enlace ascendente en el que la
primera unidad de recursos tiene un factor de dispersión mayor que
la segunda unidad de recursos), los bits son llenados en las
unidades de recursos usando un módulo basado en los dos factores de
dispersión de las unidades de recursos como previamente se ha
descrito.
La máquina 156 de establecimiento de
correspondencia de canal físico clasifica los bits en una de tres
categorías: directo antes del punto de conmutación, inverso antes
del punto de conmutación e inverso después del punto de conmutación
(paso 176). La dirección de un bit se determina basándose en su
categoría (paso 178).
Dos puntos de conmutación se usan para el caso 3
de establecimiento de correspondencia de canal físico: un punto de
conmutación directo (SPF) y un punto de conmutación inverso (SPR).
El punto de conmutación directo es el punto de conmutación de la
primera unidad de recursos, que es igual a su longitud, tal como 228
en la Figura 19. El punto de conmutación inverso es el punto de
conmutación de la segunda unidad de recursos, que es determinado
por la
Ecuación 20.
Ecuación 20.
\vskip1.000000\baselineskip
End es la última dirección en la unidad de
recursos 2.
Después de haber sido categorizado el bit se usa
una de tres fórmulas para determinar su dirección. Para directo
antes del punto de conmutación se usa la Ecuación 21.
\vskip1.000000\baselineskip
Para inverso antes del punto de conmutación se
usa la Ecuación 22.
INT es el operador de números enteros. MOD es el
operador de módulos. LP2 es el último punto en la unidad de
recursos 2. ruPOS es el número de posición del bit en la unidad de
recursos.
Para inverso después del punto de conmutación se
usa la Ecuación 23.
Para el caso 4 (enlace ascendente en el que la
primera unidad de recursos tiene un factor de dispersión inferior
al de la segunda unidad de recursos) los bits son llenados en las
unidades de recursos usando un módulo basado en los factores de
dispersión de las dos unidades de recursos, tal como se ha descrito
anteriormente.
La máquina 156 de establecimiento de
correspondencia de canal físico clasifica los bits en una de tres
categorías: directo antes del punto de conmutación, inverso antes
del punto de conmutación e inverso después del punto de conmutación
(paso 180). La dirección de un bit se determina basándose en su
categoría (paso 182).
Solamente se usa un punto de conmutación inverso
(SPR) para el caso 4 de establecimiento de correspondencia de canal
físico. El punto de conmutación inverso es el punto de conmutación
de la segunda unidad de recursos, el cual es determinado por la
Ecuación 24.
End es la última dirección en la unidad de
recursos 2.
Después de haber sido categorizado el bit, se
usa una de tres fórmulas para determinar su dirección. Para directo
antes del punto de conmutación se usa la Ecuación 25.
ruPOS%(mod-1) es la
posición del bit en el módulo de la unidad de recursos por el valor
de
(mod-1).
Para inverso antes del punto de conmutación se
usa la Ecuación 26.
\vskip1.000000\baselineskip
Para inverso después del punto de conmutación se
usa la Ecuación 27.
\vskip1.000000\baselineskip
Usando estas ecuaciones para los cuatro casos la
máquina 156 de establecimiento de correspondencia de canal físico
determina la dirección de la unidad de recursos, p, de una dirección
de bit del segundo intercalador, u.
Aunque el establecimiento de correspondencia de
canal físico "pull" se describe en conjunción con un sistema
de comunicación TDD/CDMA preferido se puede usar en una variedad de
aplicaciones tal como en un UE, una estación base o un
Nodo-B de un sistema TDD/CDMA.
Se usa una segunda máquina intercaladora 154
para intercalar inversamente los bits después del establecimiento
de correspondencia de canal físico. Inicialmente, la segunda máquina
intercaladora 154 necesita conocer si se va a realizar la segunda
intercalación en un CCTrCH o si se realiza para un único intervalo
de tiempo del CCTrCH. Esta información está señalada desde las
capas superiores.
La segunda intercalación se describe en
conjunción con la Figura 21. La dirección particular, p, del bit
después de la asignación de canal físico se usa para determinar la
dirección, u, después de la segunda intercalación inversa. Usando
el número total de bits en CCTrCH o en el intervalo de tiempo de
CCTrCH y los desplazamientos de columnas se determina un número de
bits en cada columna. Usando la dirección, p, se determinan la
columna y la fila del bit en la matriz permutada (paso 184). Para
ilustrarlo usando el ejemplo de la Figura 22, se analiza un bit en
la dirección p-61 en la memoria intermedia del canal
físico. Usando el número total de bits y de desplazamientos de
columnas se sabe que la columna 0 tiene cinco bits y que las otras
columnas tienen cuatro bits. Usando el número conocido de bits de
cada columna se determina la columna y la fila del bit (columna 12,
fila 1).
Usando las permutaciones de columnas conocidas
se determina la columna no desplazada (paso 186). Para la anterior
ilustración, la columna desplazada 12 corresponde a la columna no
desplazada 1. Usando la columna y la fila del bit en la matriz no
desplazada, se determina la dirección del bit (paso 188). Para la
ilustración anterior la dirección del bit es la dirección 6.
Aunque se describe la segunda intercalación
"pull" en conjunción con un sistema de comunicación preferido
TDD/CDMA, puede ser usada en una variedad de aplicaciones tal como
en un UE, una estación base o un Nodo-B con un
sistema TDD/CDMA, FDD/CDMA y TDSCDMA.
Como anteriormente se ha descrito, en la
adaptación de velocidad los bits son perforados y repetidos para
minimizar el número de canales requeridos y para asegurar que cada
canal esté totalmente utilizado. La máquina de adaptación de
velocidad 150 determina las direcciones que cada bit de la memoria
intermedia del primer intercalador estará después de la adaptación
de velocidad inversa. La adaptación de velocidad usa principalmente
tres variables: e-ini, e-plus y
e-minus. e-ini es un valor inicial
de e en el algoritmo de adaptación de velocidad,
e-plus es un incremento de e en el algoritmo de
adaptación de velocidad, e-minus es un decremento de
e en el algoritmo de adaptación de velocidad.
La adaptación de velocidad se describe en
conjunción con los diagramas de flujo de las Figuras
23-25. La máquina 150 de adaptación de velocidad
determina si los datos de un canal determinado no están codificados
turbo, tal como codificados convolucionalmente, o codificados
turbo. Si el canal no está codificado turbo los bits son tratados
como una secuencia.
La codificación turbo usa tres tipos de bits:
sistemáticos (S), de paridad 1 (P1) y de paridad 2 (P2). La
perforación no se realiza en los bits sistemáticos. La máquina 150
de adaptación de velocidad trata cada uno de estos tipos de bits
como una serie de caracteres independiente (paso 190). Tratando
estos bits como series de caracteres independientes se elimina la
necesidad explícita de la separación de bits y de la recogida de
bits como está descrita en la norma. Esta funcionalidad se trata
manipulando independientemente cada secuencia.
El cálculo de direcciones para las secuencias,
excluyendo cuando se requiere la perforación de codificación turbo
(paso 192), es realizada funcionalmente por la Ecuación 28 para
perforación y por la Ecuación 29 para repetición (paso 194).
\vskip1.000000\baselineskip
u es la dirección calculada del bit
en la memoria intermedia del primer intercalador. p es la dirección
del bit antes de la adaptación de velocidad
inversa.
La perforación de las secuencias codificadas
turbo se trata de forma diferente. Se pueden usar dos enfoques
generales para determinar la dirección de estos bits, como se
muestra en las Figuras 24 y 25. En un primer enfoque mostrado en la
Figura 24 las secuencias de S, P1 y P2 son tratadas
independientemente. Como consecuencia resulta un sistema grande de
ecuaciones lineales indeterminadas. Estas ecuaciones pueden ser
resueltas usando los condicionantes particulares sobre la variable
desconocida (paso 198), principalmente que las direcciones u y p
están limitadas a valores enteros. Usando los condicionantes el
espacio solución se estrecha de forma que sólo existe una solución
de u para cualquier p dada. Para poner en práctica este enfoque se
realiza una aproximación del número de perforaciones anteriores a
la dirección u (paso 200). Se realiza una búsqueda que tenga un
espacio suficiente alrededor de la aproximación para determinar la
solución válida. La solución válida se determina usando los
condicionantes conocidos sobre las variables intermedias (paso
202).
La siguiente es una técnica preferida para
aplicar el primer enfoque. Los bits sistemáticos (S) no se perforan
nunca. La Ecuación 30 describe el estado de la variable "e" en
cualquier dirección dada, u, en la operación de perforación de los
bits P1.
\vskip1.000000\baselineskip
e_{1} es la variable e para P1.
Similarmente, e_{1}^{ini},e_{1}^{-} y e_{1}^{+} son las
e^{ini}, e^{-} y e^{+} de respectivamente P1. u_{1} es el
número de bits de la secuencia P1 anterior a la determinación de la
dirección u. n_{1} es el número de bits perforados antes del valor
actual de u_{1} en la secuencia
P1.
La ecuación 31 describe el estado de la variable
"e" en cualquier dirección dada, u, en la operación de
perforación de P2 bits.
\vskip1.000000\baselineskip
e_{2} es la variable e para P2.
Similarmente, e_{2}^{ini},e_{2}^{-} y e_{2}^{+} son las
e^{ini}, e^{-} y e^{+} de respectivamente P2. u_{2} es el
número de bits de la secuencia P2 anterior a la determinación de la
dirección u. n_{2} es el número de bits perforados antes del valor
actual de u_{2} en la secuencia
P2.
\newpage
Para una p dada se usa la Ecuación 32.
Las ecuaciones 33 y 34 que se sabe que son
ciertas a partir de la inspección del algoritmo de adaptación de
velocidad en las normas.
Las anteriores desigualdades lineales constan de
tres ecuaciones y de cinco incógnitas (u, e_{1}, e_{2},
n_{1}, n_{2}). Para determinar las soluciones de estas
ecuaciones se realiza una aproximación de los valores de n_{1} y
n_{2}. Se busca un espacio suficiente alrededor de esta
aproximación. La solución de se determina basándose en los
condicionantes de las Ecuaciones 33 y 34.
La aproximación de n_{1} y n_{2} se
determina sustituyendo u en la ecuación 32 por la ecuación 35.
Resulta la ecuación 36
\gamma es la relación de
perforación, que viene determinada por la Ecuación
37.
El algoritmo de determinación del parámetro de
adaptación de velocidad según la norma distribuye la perforación de
P1 y P2 bits equitativamente, excepto cuando se ha solicitado un
número impar de perforaciones. Cuando se solicita un número impar
de perforaciones, P1 consigue una o más perforaciones. El algoritmo
de determinación del parámetro de adaptación de velocidad considera
no más de dos perforaciones P1 en una fila sin una perforación P2.
Adicionalmente, no pueden ocurrir más de dos perforaciones P2 con
una perforación P1. Por lo tanto, resultan las ecuaciones 38 y
39.
\vskip1.000000\baselineskip
Usando las ecuaciones 38, 39 y 36, resultan las
ecuaciones 40 y 41.
Estas ecuaciones se usan para determinar un
pequeño subespacio que contiene la solución.
Para cualquier p en el que la dirección escrita
correspondiente u vaya a ser determinada, el bit en esa dirección
no está perforado (o no terminaría en la memoria intermedia de
establecimiento de correspondencia de canal físico). Por lo tanto,
el valor de e tiene que ser mayor que el de e^{-}, y la ecuación
42 resulta
\vskip1.000000\baselineskip
El subíndice x se usa generalmente, ya que la
desigualdad es cierta para x = 1 ó 2 (para P1 ó P2). Usando las
ecuaciones 30 y 31, resulta la ecuación 43.
\vskip1.000000\baselineskip
La ecuación 43 solamente es cierta cuando u es
un bit P_{x}. Si u no es un bit P_{x}, se aplica la ecuación
44.
\vskip1.000000\baselineskip
Para identificar una solución válida se usan las
ecuaciones 45 y 46.
\vskip1.000000\baselineskip
Por consiguiente, se realiza una comprobación de
rango. Si u es un bit P1 se usa la ecuación 47.
\vskip1.000000\baselineskip
Si u es un bit P2 se usa la ecuación 48.
\vskip1.000000\baselineskip
Si u es un bit S se usa la ecuación 49.
El segundo enfoque, mostrado en la Figura 25, es
como sigue. Basándose en la posición u se determina la posición del
bit de entrada de adaptación de velocidad, p. Se determina una
relación sistemática (paso 204). La relación sistemática se basa en
la relación de perforación de las secuencias P1 y P2. Se estima el
número de bits sistemáticos S_{bits} por la ecuación 50 (paso
206).
S_{bits} es el número estimado de bits
sistemáticos. P1_{PR} es la relación de perforación de la
secuencia P1 y P2_{PR} es la relación de perforación de la
secuencia P2.
\newpage
Se supone que cuatro casos dependen del orden de
bits (S, P1, P2 es directo y S, P2, P1 es inverso). S es la
estimación inicial para. Los valores de los casos se muestran en la
Tabla 1.
\vskip1.000000\baselineskip
Basándose en el tipo de bit que está siendo
analizado (columna superior) se seleccionan las cuatro filas de la
Tabla 1. Para ilustrarlo para un bit P2 se seleccionan las cuatro
últimas filas (de la columna con P2 en la parte superior). Si el
bit es directo se usan las columnas más a la izquierda. Si el bit es
inverso se usan las cuatro columnas más a la derecha. Usando las
cuatro filas apropiadas y las tres columnas apropiadas de la fila
se determina un índice de salida para cada fila. Para ilustrarlo
para un bit P2 directo se usan cuatro casos (caso 1 - S,S,S; caso 2
- S,S,S+1; caso 3 - S+1,S,S+1; y caso 4 - S+1,S+1,S+1).
Los cuatro casos se usan para calcular cuatro
candidatos para la posición producida (paso 208). Se determina el
número de bits perforados para cada candidato mostrado en la Figura
2. La Tabla 2 muestra también el cálculo de la posición candidata
del bit producido.
\vskip1.000000\baselineskip
La primera posición candidata del bit de salida
que coincide con la posición real del bit de salida representa el
número de bits S, P1 y P2. Usando esta información se determina la
posición del bit introducido, p, (paso 210).
Aunque la adaptación de velocidad "push" se
describe en conjunción con un sistema de comunicación preferido
TDD/CDMA, se puede usar en una variedad de aplicaciones, tales como
en un UE, una estación base o un Nodo-B usado con
un sistema TDD/CDMA, FDD/CDMA y TDSCDMA.
El siguiente paso en el proceso es la
aleatorización de bits inversa. La máquina de aleatorización de bits
determina una dirección aleatorizada de bit de la salida de
direcciones por el segundo intercalador.
El proceso de aleatorización de bits inversa se
explica en conjunción con el diagrama de flujos de la Figura 26.
Usando la posición, k, de un bit en la CCTrCH se determina un bit
correspondiente en el código de aleatorización p_{k} (paso 400).
El bit, h_{k}, es aleatorizado, tal como por ORing exclusivo el
bit con p_{k} (paso 402).
Aunque la aleatorización de bits puede
realizarse antes de la adaptación de velocidad inversa se realiza
preferiblemente después de la adaptación de velocidad inversa como
se muestra en la Figura 27 y se describe en el diagrama de flujos
de la Figura 28. Esta realización considera que todo el
establecimiento de correspondencia ha de realizarse antes de
cualquier manipulación del valor de los bits. La dirección después
de la segunda intercalación inversa (antes de la adaptación de
velocidad inversa) se determina para un bit dado después de la
adaptación de velocidad inversa (paso 404). Usando la dirección del
bit dado después de la segunda intercalación inversa se determina
el p_{k} con el que aleatorizar el bit (paso 406). El bit dado es
aleatorizado usando el p_{k} determinado, tal como por ORing
exclusivo el bit con p_{k} (paso 408).
Aunque la aleatorizión de bit "pull" se
describe en conjunción con un sistema de comunicación preferido
TDD/
CDMA, se puede usar en una variedad de aplicaciones, tales como en un UE, en una estación base o un Nodo-B usado con un sistema TDD/CDMA, FDD/CDMA y TDSCDMA.
CDMA, se puede usar en una variedad de aplicaciones, tales como en un UE, en una estación base o un Nodo-B usado con un sistema TDD/CDMA, FDD/CDMA y TDSCDMA.
Otro enfoque reduce la colocación en la memoria
intermedia del intercalador primero y se denomina "colocación en
la memoria intermedia del intercalador primero reducida". La
Figura 29 es un diagrama de bloques de la "colocación en la
memoria intermedia del intercalador primero reducida".
Como se muestra en la Figura 29, la salida del
primer intercalador 212 no es enviada directamente a una memoria
intermedia del intercalador. Toda la colocación en la memoria
intermedia de la capa física se muestra en la Figura 29 como siendo
realizada por una única memoria común 220. Los bloques de datos del
canal de transporte son dispuestos para una trama o para tramas
múltiples. Este atributo está indicado por el parámetro TTI. El
parámetro TTI puede ser uno de cuatro valores posibles 10, 20, 40 y
80 ms. Un TTI de 10 indica que los datos son para una trama, un TTI
de 20 indica 2 tramas, un TTI de 40 indica 4 tramas y 80 indica 8
tramas. Los datos de la primera trama de un TTI pueden ser enviados
directamente al procesador 218 del canal físico. Otras tramas del
TTI son colocadas en la memoria intermedia para un procesamiento
posterior. Como consecuencia, la colocación en la memoria
intermedia total del primer intercalador se reduce en una trama.
Para ilustrarlo, si el TTI es 10 ms, esa única trama es almacenada
directamente en la memoria intermedia del canal físico y no se
requiere la colocación en la memoria intermedia del primer
intercalador. Para un TTI de 80 ms, se requiere el almacenamiento
de siete tramas en lugar de ocho.
La "colocación en la memoria intermedia del
primer intercalador reducida" se aplica principalmente al enfoque
"push" de procesamiento de capa física. Como consecuencia, a
medida que el dato es extraído del primer intercalador 212 es
escrito en la dirección correspondiente de la memoria intermedia de
establecimiento de correspondencia de canal físico, aunque se
pueden utilizar otros enfoques de procesamiento de capa física. Si
se usa un enfoque de procesamiento de capa física en donde se usa
la colocación en la memoria intermedia, tal como después de la
adaptación de velocidad y de la segunda intercalación en el
procesamiento del canal físico, aún se puede usar la colocación en
la memoria intermedia del intercalador reducida. Los datos de la
primera trama son enviados directamente al procesamiento de la capa
física y son almacenados en la memoria intermedia.
Como se muestra en la Figura 23, todos los bits
de tramas son introducidos en un primer MUX 214. El primer MUX 214
envía los primeros bits de la trama a un segundo MUX 216 para el
procesamiento del canal físico por el bloque 218 de procesamiento
del canal físico. Otros bits de tramas, si el TTI es mayor de 10 ms,
son enviados a la memoria 220 (memoria intermedia del primer
intercalador) a través del primer MUX 214. Después, los bits de la
primera trama son enviados al procesamiento de velocidad del
microcircuito para transmisión por la interfaz aérea. Posteriores
bits de la trama son cogidos de la memoria 230 a través del segundo
MUX 216 para procesamiento del canal físico. Todas estas
operaciones son supervisadas por el controlador 222 del canal
físico.
Las Figuras 30A y 30B ilustran el flujo de datos
"de la colocación en la memoria intermedia reducida" de un
bloque de datos de canal de transporte de 10 ms TTI (una trama). Los
bits de datos del canal de transporte son enviados directamente al
procesador 218 del canal físico y después a la memoria intermedia
del canal físico para el posterior procesamiento de velocidad del
microcircuito sin el uso de la memoria intermedia del primer
intercalador. Como se muestra en la Figura 30A, la Trama N es
enviada directamente al procesador 218 del canal físico. Como se
muestra en la Figura 30B, la siguiente trama (Trama N+1) también es
enviada directamente al procesador 218 del canal físico. Las
Figuras 31A y 31B ilustran el flujo de datos de "la colocación en
la memoria intermedia del intercalador primero reducida" de un
bloque de datos de canal de transporte de 80 ms TTI. Los datos del
canal de transporte de la primera trama (Trama N) son enviados al
procesamiento de la capa física y son almacenados en la memoria
intermedia del canal físico (memoria 220). Las otras tramas (Tramas
N+1 a N+7) son almacenadas en la memoria intermedia del canal físico
evitando el procesamiento de la capa física. La siguiente trama,
como se muestra en la Figura 31B, (Trama N+1) es enviada al
procesamiento de la capa física y almacenada en la memoria
intermedia del canal físico. Las otras tramas (Tramas N+2 a N+7) son
procesadas secuencialmente de la misma forma durante las siguientes
seis tramas. El procesador de velocidad del microprocesador lee los
bits de datos procedentes de la memoria intermedia del canal físico
una trama detrás de la trama actual. Por ejemplo, si el procesador
de la capa física está procesando (Trama N+1) entonces el
procesador de la velocidad del microprocesador está leyendo la Trama
N. El enfoque de procesamiento de datos con un TTI de 20 y 40 ms es
el mismo que el enfoque de 80 ms que ha sido descrito antes. La
única diferencia es el número de tramas que son colocadas en la
memoria intermedia antes de la colocación en la memoria intermedia
del canal físico.
Claims (3)
1. Un método de adaptación de velocidad para
determinar una dirección de bits almacenados en una memoria
intermedia antes de la adaptación de velocidad para uso en un
sistema de comunicación inalámbrico, comprendiendo el método:
- categorizar los bits como siendo codificados turbo o no codificados turbo;
- si los bits están categorizados como no codificados turbo, tratar los bits como una cadena y determinar una dirección de los bits; y
- si los bits están categorizados como codificados turbo, tratar los bits como cadenas independientes y usar la información de las cadenas sistemáticas, de paridad 1 y de paridad 2, determinando la dirección de los bits;
\vskip1.000000\baselineskip
en el que el paso de determinar la dirección de
los bits categorizados como codificados turbo comprende:
- realizar una aproximación de un número de bits perforados antes de un bit de los bits antes de una dirección de este bit;
- buscar en un espacio alrededor del número que ha sido objeto de una aproximación de bits perforados; y
- determinar una dirección de este bit con el espacio de búsqueda usando los condicionantes conocidos sobre las variables intermedias.
\vskip1.000000\baselineskip
2. Un equipo de usuario para realizar la
adaptación de velocidad determinando una dirección de bits
almacenados en una memoria intermedia antes de la adaptación de
velocidad, comprendiendo el equipo de usuario:
- medios para categorizar los bits como siendo codificados turbo o no codificados turbo;
- medios para tratar los bits categorizados como no codificados turbo como una cadena y determinar una dirección de los bits; y
- medios para tratar los bits categorizados como codificados turbo como cadenas independientes y usar la información de las cadenas sistemáticas, de paridad 1 y de paridad 2, determinando la dirección de los bits;
\vskip1.000000\baselineskip
en el que los medios para determinar la
dirección de los bits categorizados como codificados turbo
comprende:
- medios para realizar una aproximación de un número de bits perforados antes de un bit de los bits antes de una dirección de este bit;
- medios para buscar en un espacio alrededor del número que ha sido objeto de una aproximación de bits perforados; y
- medios para determinar una dirección de este bit con el espacio de búsqueda usando los condicionantes conocidos sobre las variables intermedias.
\vskip1.000000\baselineskip
3. Una estación base para realizar la adaptación
de velocidad determinando una dirección de los bits almacenados en
una memoria intermedia antes de la adaptación de velocidad,
comprendiendo la estación base:
- medios para categorizar los bits como siendo codificados turbo o no codificados turbo;
- medios para tratar los bits categorizados como no codificados turbo como una cadena y determinar una dirección de los bits; y
- medios para tratar los bits categorizados como codificados turbo como cadenas independientes y usar la información de las cadenas sistemáticas, de paridad 1 y de paridad 2, determinando la dirección de los bits;
\vskip1.000000\baselineskip
en el que los medios para determinar la
dirección de los bits categorizados como codificados turbo
comprende:
- medios para realizar una aproximación de un número de bits perforados antes de un bit de los bits antes de una dirección de este bit;
- medios para buscar en un espacio alrededor del número que ha sido objeto de una aproximación de bits perforados; y
- medios para determinar una dirección de este bit con el espacio de búsqueda usando los condicionantes conocidos sobre las variables intermedias.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28406201P | 2001-04-16 | 2001-04-16 | |
| US284062P | 2001-04-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2346516T3 true ES2346516T3 (es) | 2010-10-18 |
Family
ID=23088708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02762110T Expired - Lifetime ES2346516T3 (es) | 2001-04-16 | 2002-04-16 | Procedimiento de capa fisica para un sistema de comunicacion inalambrico que utiliza un acceso multiple por division de codigo. |
Country Status (20)
| Country | Link |
|---|---|
| US (3) | US7515564B2 (es) |
| EP (2) | EP1389369B1 (es) |
| JP (7) | JP3828079B2 (es) |
| KR (24) | KR200283804Y1 (es) |
| CN (5) | CN2631163Y (es) |
| AR (1) | AR033699A1 (es) |
| AT (1) | ATE469472T1 (es) |
| AU (1) | AU2002307323A1 (es) |
| BR (1) | BR0209086A (es) |
| CA (1) | CA2462880A1 (es) |
| DE (1) | DE60236506D1 (es) |
| DK (1) | DK1389369T3 (es) |
| ES (1) | ES2346516T3 (es) |
| HK (2) | HK1065184A1 (es) |
| IL (1) | IL158377A0 (es) |
| MX (1) | MXPA03009434A (es) |
| MY (1) | MY137240A (es) |
| NO (1) | NO20034603L (es) |
| TW (12) | TWI283117B (es) |
| WO (1) | WO2002084889A2 (es) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI283117B (en) | 2001-04-16 | 2007-06-21 | Interdigital Tech Corp | A device for rate matching bits in a code division multiple access wireless communication system |
| GB2381170A (en) * | 2001-10-19 | 2003-04-23 | Ipwireless Inc | Method and arrangement for asynchronous processing of CCTrCH data |
| EP1401108A1 (en) * | 2002-09-12 | 2004-03-24 | STMicroelectronics N.V. | Electronic device avoiding write access conflicts in interleaving, in particular optimized concurrent interleaving architecture for high throughput turbo-decoding |
| EP1667348B1 (en) * | 2003-08-19 | 2017-07-26 | Panasonic Intellectual Property Corporation of America | Radio transmitting apparatus and radio transmitting method |
| KR100678182B1 (ko) * | 2003-08-20 | 2007-02-02 | 삼성전자주식회사 | 비동기 광대역 부호분할 다중접속 시스템에서 상향링크 패킷 데이터 서비스 방법 및 장치 |
| GB2408900B (en) * | 2003-12-05 | 2006-03-08 | Motorola Inc | A receiver for a wireless communication device |
| EP1542369A1 (en) * | 2003-12-09 | 2005-06-15 | STMicroelectronics N.V. | Method and system for de-interleaving of data |
| US7414971B2 (en) * | 2004-09-03 | 2008-08-19 | Analog Devices, Inc. | Method and apparatus for rate matching in a telecommunications system |
| JP4821375B2 (ja) | 2005-03-29 | 2011-11-24 | パナソニック株式会社 | 送信装置および通信システム |
| WO2007015455A1 (ja) * | 2005-08-01 | 2007-02-08 | Nec Corporation | Ｈｓ－ｐｄｓｃｈデコーダ及びそれを搭載した移動式無線通信装置 |
| US7735075B2 (en) * | 2005-12-01 | 2010-06-08 | Samsung Electronics Co., Ltd. | System and method for a pseudo dynamic link library (DLL) linker for a monolithic image in a wireless device |
| CN101064699B (zh) * | 2006-04-28 | 2010-09-01 | 上海宣普实业有限公司 | 时分双工同步码分多址系统中二次交织器的简便实现方法 |
| KR100888505B1 (ko) * | 2007-02-26 | 2009-03-12 | 한국전자통신연구원 | 통신 시스템의 송신 장치 및 방법과, 수신 장치 및 방법 |
| JP2008311869A (ja) * | 2007-06-13 | 2008-12-25 | Telefon Ab L M Ericsson | レートマッチング装置及びその方法、デレートマッチング装置及びその方法、通信装置、プログラム、記録媒体 |
| WO2009118705A1 (en) | 2008-03-26 | 2009-10-01 | Koninklijke Philips Electronics N.V. | A method for communicating in mobile system |
| KR101173555B1 (ko) | 2009-12-15 | 2012-08-13 | 한국전자통신연구원 | 데이터 디레이트 매처 및 방법 |
| CN101827050B (zh) * | 2010-04-11 | 2012-11-28 | 哈尔滨工业大学（威海） | 一种新型cdma下行通信方法及系统 |
| CN101980491B (zh) * | 2010-09-28 | 2014-06-18 | 电子科技大学 | 一种基于Turbo编码和BFSK调制的FFH通信系统的MAP解调译码方法 |
| CN102487465B (zh) * | 2010-12-02 | 2014-12-10 | 中兴通讯股份有限公司 | 多住户单元的单板间同步通信的方法及多住户单元 |
| JP5952431B2 (ja) | 2013-01-29 | 2016-07-13 | 株式会社日本触媒 | 吸水性樹脂材料及びその製造方法 |
| WO2015010732A1 (en) * | 2013-07-24 | 2015-01-29 | Telefonaktiebolaget L M Ericsson (Publ) | Improved rate matching based on reverse interleaving and reverse rate matching |
| TW201731270A (zh) * | 2015-11-09 | 2017-09-01 | 新樂康公司 | 無線網路中使用者特定控制資訊之通訊 |
| WO2018080569A1 (en) * | 2016-10-28 | 2018-05-03 | Intel Corporation | Channel coding schemes for 5g wearables |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077540A (ja) | 1983-10-05 | 1985-05-02 | Fujitsu Ltd | デイジタル移動無線装置 |
| JPH064708B2 (ja) | 1987-07-06 | 1994-01-19 | 松下電工株式会社 | 電気絶縁用積層板 |
| US5204876A (en) | 1991-03-13 | 1993-04-20 | Motorola, Inc. | Method and apparatus for providing high data rate traffic channels in a spread spectrum communication system |
| JP2768115B2 (ja) | 1992-03-13 | 1998-06-25 | 日本電気株式会社 | 基地局送受信装置 |
| US5838733A (en) | 1993-12-23 | 1998-11-17 | Motorola, Inc. | Method and apparatus for mitigating signal distortion in a communication system |
| JPH0863397A (ja) * | 1994-08-24 | 1996-03-08 | Hitachi Ltd | ディスクキャッシュ制御方法 |
| JP2701761B2 (ja) | 1994-11-02 | 1998-01-21 | 日本電気株式会社 | 送信ビットレート判別方法及び装置 |
| US5850393A (en) | 1995-11-09 | 1998-12-15 | Ntt Mobile Communications Network, Inc. | Transmitter receiver for mobile communication system |
| KR100193846B1 (ko) * | 1996-10-02 | 1999-06-15 | 윤종용 | 인터리브 리드 어드레스 생성기 |
| KR100248396B1 (ko) * | 1997-10-24 | 2000-03-15 | 정선종 | 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법 |
| US6295287B1 (en) * | 1998-03-13 | 2001-09-25 | Agere System Guardian Corp. | Reverse-link interleaving for communication systems based on closed-form expressions |
| US6920602B1 (en) * | 1998-03-31 | 2005-07-19 | Samsung Electronics Co., Ltd. | Turbo encoding/decoding device and method for processing frame data according to QoS |
| US6643275B1 (en) * | 1998-05-15 | 2003-11-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Random access in a mobile telecommunications system |
| KR100407342B1 (ko) * | 1998-05-30 | 2003-11-28 | 삼성전자주식회사 | 부호분할다중접속 통신시스템의 통신장치 및 방법 |
| CN100338885C (zh) | 1998-06-05 | 2007-09-19 | 三星电子株式会社 | 用于速率匹配的发送机和方法 |
| US7058077B1 (en) | 1998-08-17 | 2006-06-06 | Nortel Networks Limited | Flexible frame structure for a CDMA wireless network |
| CN1148921C (zh) | 1998-08-17 | 2004-05-05 | 诺尔特网络有限公司 | 用于cdma无线网的传输方法及处理系统 |
| JP3257984B2 (ja) * | 1998-10-30 | 2002-02-18 | 富士通株式会社 | インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ／デインタリーブシステム並びにインタリーブ／デインタリーブ装置並びにインタリーブ機能付きの送信装置，デインタリーブ機能付きの受信装置及びインタリーブ／デインタリーブ機能付きの送受信装置 |
| US6456611B1 (en) * | 1998-12-04 | 2002-09-24 | Nortel Networks Limited | CDMA modem using common block architecture |
| EP1650873B1 (en) | 1999-02-26 | 2011-05-11 | Fujitsu Ltd. | Turbo decoding apparatus and interleave-deinterleave apparatus |
| CA2268853C (en) * | 1999-04-13 | 2011-08-02 | Wen Tong | Rate matching and channel interleaving for a communications system |
| IL141800A0 (en) * | 1999-07-06 | 2002-03-10 | Samsung Electronics Co Ltd | Rate matching device and method for a data communication system |
| JP3573023B2 (ja) | 1999-09-30 | 2004-10-06 | 富士写真光機株式会社 | 対物レンズ移動機構付き内視鏡 |
| DE19948370A1 (de) | 1999-10-06 | 2001-06-21 | Infineon Technologies Ag | Einrichtung und Verfahren zur Verarbeitung eines digitalen Datensignals in einem CDMA-Funksender |
| US6865169B1 (en) * | 1999-11-02 | 2005-03-08 | Ipwireless, Inc. | Cellular wireless internet access system using spread spectrum and internet protocol |
| DE60042340D1 (de) * | 1999-11-29 | 2009-07-16 | Samsung Electronics Co Ltd | Als in einem cdma-kommunikationssystem |
| EP1190496B1 (en) * | 2000-02-17 | 2004-10-27 | Samsung Electronics Co., Ltd. | Apparatus and method for assigning a common packet channel in a cdma communication system |
| KR100430567B1 (ko) | 2000-10-11 | 2004-05-10 | 한국전자통신연구원 | 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템 |
| US6930981B2 (en) * | 2000-12-06 | 2005-08-16 | Lucent Technologies Inc. | Method for data rate selection in a wireless communication system |
| KR100468576B1 (ko) * | 2000-12-29 | 2005-01-31 | 엘지전자 주식회사 | 바이트 어드레싱 메모리를 이용한 더블유-씨디엠에이 웰시스템의 인터리버 장치 및 그 제어방법 |
| US6961388B2 (en) * | 2001-02-01 | 2005-11-01 | Qualcomm, Incorporated | Coding scheme for a wireless communication system |
| US6885654B2 (en) * | 2001-02-06 | 2005-04-26 | Interdigital Technology Corporation | Low complexity data detection using fast fourier transform of channel correlation matrix |
| US6975868B2 (en) * | 2001-02-21 | 2005-12-13 | Qualcomm Incorporated | Method and apparatus for IS-95B reverse link supplemental code channel frame validation and fundamental code channel rate decision improvement |
| JP4715008B2 (ja) | 2001-03-26 | 2011-07-06 | 株式会社デンソー | 信号処理装置 |
| TWI283117B (en) * | 2001-04-16 | 2007-06-21 | Interdigital Tech Corp | A device for rate matching bits in a code division multiple access wireless communication system |
-
2002
- 2002-04-15 TW TW094127020A patent/TWI283117B/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204983U patent/TW545833U/zh not_active IP Right Cessation
- 2002-04-15 TW TW092127541A patent/TWI275260B/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204986U patent/TW560805U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204985U patent/TW595854U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091107660A patent/TWI260171B/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204981U patent/TW572534U/zh not_active IP Right Cessation
- 2002-04-15 TW TW096101967A patent/TW200803242A/zh unknown
- 2002-04-15 TW TW091204979U patent/TW575262U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204980U patent/TW565077U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204982U patent/TW560806U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204984U patent/TW572535U/zh not_active IP Right Cessation
- 2002-04-16 CN CNU02231184XU patent/CN2631163Y/zh not_active Expired - Lifetime
- 2002-04-16 BR BR0209086-4A patent/BR0209086A/pt not_active IP Right Cessation
- 2002-04-16 AU AU2002307323A patent/AU2002307323A1/en not_active Abandoned
- 2002-04-16 KR KR2020020012222U patent/KR200283804Y1/ko not_active IP Right Cessation
- 2002-04-16 KR KR2020020012224U patent/KR200283803Y1/ko not_active IP Right Cessation
- 2002-04-16 EP EP02762110A patent/EP1389369B1/en not_active Expired - Lifetime
- 2002-04-16 CN CN02231187U patent/CN2585495Y/zh not_active Expired - Lifetime
- 2002-04-16 CN CNB028082931A patent/CN1312854C/zh not_active Expired - Fee Related
- 2002-04-16 EP EP09174276A patent/EP2148451A3/en not_active Withdrawn
- 2002-04-16 CN CNA2007101026140A patent/CN101043251A/zh active Pending
- 2002-04-16 US US10/123,613 patent/US7515564B2/en not_active Expired - Fee Related
- 2002-04-16 DE DE60236506T patent/DE60236506D1/de not_active Expired - Lifetime
- 2002-04-16 ES ES02762110T patent/ES2346516T3/es not_active Expired - Lifetime
- 2002-04-16 KR KR2020020012223U patent/KR200283801Y1/ko not_active IP Right Cessation
- 2002-04-16 AT AT02762110T patent/ATE469472T1/de not_active IP Right Cessation
- 2002-04-16 KR KR20-2002-0012098U patent/KR200299226Y1/ko not_active IP Right Cessation
- 2002-04-16 WO PCT/US2002/011811 patent/WO2002084889A2/en active Application Filing
- 2002-04-16 IL IL15837702A patent/IL158377A0/xx unknown
- 2002-04-16 AR ARP020101374A patent/AR033699A1/es not_active Application Discontinuation
- 2002-04-16 JP JP2002582503A patent/JP3828079B2/ja not_active Expired - Fee Related
- 2002-04-16 KR KR2020020012225U patent/KR200283802Y1/ko not_active IP Right Cessation
- 2002-04-16 CA CA002462880A patent/CA2462880A1/en not_active Abandoned
- 2002-04-16 MY MYPI20021388A patent/MY137240A/en unknown
- 2002-04-16 KR KR2020020012097U patent/KR200283799Y1/ko not_active IP Right Cessation
- 2002-04-16 KR KR2020020012099U patent/KR200283805Y1/ko not_active IP Right Cessation
- 2002-04-16 KR KR2020020012100U patent/KR200283800Y1/ko not_active IP Right Cessation
- 2002-04-16 MX MXPA03009434A patent/MXPA03009434A/es active IP Right Grant
- 2002-04-16 DK DK02762110.1T patent/DK1389369T3/da active
- 2002-04-16 CN CN2006100588466A patent/CN1822511B/zh not_active Expired - Fee Related
-
2003
- 2003-07-18 KR KR1020030049379A patent/KR100898089B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049383A patent/KR100898086B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049380A patent/KR100898088B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049374A patent/KR100898085B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049376A patent/KR100898087B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049373A patent/KR100900516B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049377A patent/KR100898090B1/ko not_active IP Right Cessation
- 2003-10-14 NO NO20034603A patent/NO20034603L/no not_active Application Discontinuation
- 2003-12-12 KR KR1020030090618A patent/KR100900925B1/ko not_active IP Right Cessation
-
2004
- 2004-09-20 HK HK04107103A patent/HK1065184A1/xx not_active IP Right Cessation
-
2005
- 2005-09-13 KR KR1020050085133A patent/KR20050095759A/ko not_active Application Discontinuation
- 2005-09-13 KR KR1020050085130A patent/KR20050096879A/ko not_active Application Discontinuation
- 2005-09-16 KR KR1020050086621A patent/KR20050096902A/ko not_active Application Discontinuation
- 2005-09-16 KR KR1020050086624A patent/KR20050097902A/ko not_active Application Discontinuation
- 2005-09-16 KR KR1020050086620A patent/KR20050096901A/ko not_active Application Discontinuation
- 2005-09-16 KR KR1020050086617A patent/KR20050096900A/ko not_active Application Discontinuation
- 2005-09-22 JP JP2005275991A patent/JP4377363B2/ja not_active Expired - Fee Related
- 2005-09-28 KR KR1020050090505A patent/KR20050100359A/ko not_active Application Discontinuation
- 2005-09-30 KR KR1020050091967A patent/KR20050101147A/ko not_active Application Discontinuation
-
2006
- 2006-05-11 JP JP2006133038A patent/JP4246751B2/ja not_active Expired - Fee Related
- 2006-05-11 JP JP2006133036A patent/JP2006262515A/ja active Pending
- 2006-05-11 JP JP2006133035A patent/JP4237198B2/ja not_active Expired - Fee Related
- 2006-05-11 JP JP2006133037A patent/JP4237199B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-22 HK HK07102030.1A patent/HK1094744A1/xx not_active IP Right Cessation
-
2009
- 2009-01-15 US US12/354,514 patent/US7697487B2/en not_active Expired - Fee Related
- 2009-07-13 JP JP2009165126A patent/JP2009239964A/ja not_active Withdrawn
-
2010
- 2010-04-12 US US12/758,447 patent/US7899016B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2346516T3 (es) | Procedimiento de capa fisica para un sistema de comunicacion inalambrico que utiliza un acceso multiple por division de codigo. |