KR100468576B1

KR100468576B1 - 바이트 어드레싱 메모리를 이용한 더블유-씨디엠에이 웰시스템의 인터리버 장치 및 그 제어방법

Info

Publication number: KR100468576B1
Application number: KR10-2000-0085795A
Authority: KR
Inventors: 진민호
Original assignee: 엘지전자 주식회사
Priority date: 2000-12-29
Filing date: 2000-12-29
Publication date: 2005-01-31
Also published as: KR20020056441A

Abstract

본 발명은 WLL 시스템의 모뎀의 인코딩된 트래픽 데이터를 한 개의 어드레스당 8 비트씩 열방향으로 라이트한 다음 행방향으로 읽어 출력하는 메모리부와, 이 메모리부의 데이터 처리시 어드레스를 부여하는 어드레스 생성기로 이루어진 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버 장치를 제공한다.

상기와 같은 본 발명은 인터리빙되는 메모리의 처리 데이터를 비트인덱스를 부여하여 한개의 어드레스에 8비트씩 열방향으로 할당하여 행방향으로 처리도록 하므로써, 단시간내에 대용량의 데이터를 처리하게 되므로 그에 따라 데이터 처리의 효율성을 상당히 증가시킴은 물론 인터리빙되는 메모리 데이터를 어드레스당 8 비트씩 처리하게 되어 인터리버의 메모리 공간을 상당히 줄일 수 있으므로 그에 따라 적은 수의 로직으로 인터리버를 구현할 수 있어 WLL시스템의 집적화 효율을 상당히 향상시킨다.

Description

바이트 어드레싱 메모리를 이용한 더블유-씨디엠에이 웰 시스템의 인터리버 장치 및 그 제어방법{ interleaver device of the W-CDMA WLL system using a byte addressing memory}

본 발명은 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버장치 및 그 제어방법에 관한 것으로, 특히 인터리빙되는 메모리의 처리 데이터를 비트인덱스를 부여하여 한개의 어드레스에 8비트씩 열방향으로 할당하여 행방향으로 처리도록 하므로써, 단시간내에 대용량의 데이터를 처리하게 되므로 그에 따라 데이터 처리의 효율성을 상당히 증가시키는 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버 장치 및 그 제어방법에 관한 것이다.

일반적으로 무선가입자망 시스템(WLL: Wireless local loop)은 종전의 전화선을 이용하지 않고 기지국을 중심으로 약 2 - 6 [km] 거리 이내에 있는 가입자 선로를 무선으로 접속하는 전화시스템 방식이다. 이러한 WLL 방식의 시스템으로는 위성을 이용한 시스템, 고정용 마이크로 웨이브를 응용한 시스템, 셀룰러 기술을 응용한 시스템, 코드리스기술을 응용한 시스템등 다수가 개발되어 사용되지만 이중 셀룰러 기술을 이용한 시스템이 가장 많이 사용된다. 이러한 셀룰러 기술을 응용한 시스템은 셀룰러 이동전화 또는개인 휴대통신(PCS: PERSONAL COMMUNICATION SERVICE)과 동일한 망을 공동으로 사용할 수 있으면서 더 넓은 지역을 담당할 수 있어 보다 경제적으로 망을 구성할 수 있다.

그리고, 이러한 셀룰러 기술을 응용한 시스템에는 3가지 다중 접속 방식, 즉, 주파수 분할 다중 접속 방식(FDMA), 시분할 다중 접속 방식(TDMA), 코드 분할 다중 접속 방식(이하, CDMA라 함)이 사용되는데, 이중 CDMA 방식의 WLL시스템이 많이 사용되고 있다. 또한, 상기와 같은 CDMA방식의 WLL시스템은 단말기를 포함하여 통상 내부의 모뎀에 인터리버를 구비하여 출력되는 트래픽데이터를 인터링빙하는 과정을 거치게 된다.

그러면, 상기와 같은 종래 CDMA WLL시스템의 모뎀에 구비된 인터리버(70)를 도 1을 참고로 살펴보면, 콘볼루셔널 인코더에 의해 인코딩된 트래픽 데이터를 열방향으로 라이트(write)한 다음 행방향으로 읽어 출력하는 메모리부(71)와, 이 메모리부(71)의 데이터 처리시 어드레스를 부여하는 어드레스 생성기(72)로 이루어진다.

여기서, 상기 메모리부(71)는 M * N 메트릭스의 1bit 어드레싱 메모리로서, 한개의 어드레스에 1비트의 데이터가 처리된다.

한편, 상기와 같은 종래 WLL시스템의 인터리버(70)의 동작을 살펴보면, 먼저 WLL 시스템의 콘볼루셔널 인코더(73)가 하위의 기능회로부로부터 트래픽데이터가 입력될경우 시스템클럭에 동기하여 이를 인코딩한 다음 인터리버(70)의 메모리부(71)로 입력시킨다. 그러면, 상기 메모리부(71)는 상기 콘볼루셔널 인코더(73)로부터 1비트씩 데이터를 행방향 라이트(WRITE)하여 저장하는데, 이때, 상기 인터리버(70)의 어드레스 생성기(72)는 상기 메모리부(71)가 1비트 라이트할 때마다 한개의 어드레스만을 부여한다.

즉, 상기 메모리부(71)는 도 2에 도시된 바와같이 메모리부(71)가 시스템 클럭에 동기하여 콘볼루셔널 인코더(73)로부터 데이터를 라이트할 경우 어드레스 생성기(72)는 한개의 어드레스에 1비트만을 라이트하게 되는데, 예컨대 M*N의 메트릭스를 갖는 메모리부(71)의 첫 번째 행과 열(a11)에 한개의 어드레스만을 부여하여 1비트의 데이터만을 라이트한다. 따라서, 이와 같은 방식에 따라 열방향으로 1비트씩 라이트한 다음 상위의 기능회로단으로 출력할 경우에는 상기 메모리부(71)에 1비트씩 라이트된 데이터를 행방향으로 한개의 어드레스당 1비트씩 리딩하여 출력하므로 트래픽데이터를 인터리빙하여 출력시킨다.

그러나, 상기와 같은 종래 WLL 시스템의 인터리버는 메모리부(71)가 데이터를 라이트할 경우 한개의 어드레스당 1비트씩만 처리하게 되므로 그에 따라 인터리버의 데이터 처리의 효율성을 저하시키는 결점이 있었다.

이에 본 발명은 상기와 같은 제반 문제점을 해결하기 위해 발명된 것으로, 인터리빙되는 메모리의 처리 데이터를 비트인덱스를 부여하여 한개의 어드레스에 8비트씩 열방향으로 할당하여 행방향으로 처리도록 하므로써, 단시간내에 대용량의 데이터를 처리하게 되므로 그에 따라 데이터 처리의 효율성을 상당히 증가시키는 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버 장치 및 그 제어방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 인터리빙되는 메모리 데이터를 어드레스당 8 비트씩 처리하게 되어 인터리버의 메모리 공간을 상당히 줄일 수 있으므로 그에 따라 적은 수의 로직으로 인터리버를 구현할 수 있어 WLL시스템의 집적화 효율을 상당히 향상시키는 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버 장치 및 그 제어방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 WLL 시스템의 모뎀의 인코딩된 트래픽 데이터를 한 개의 어드레스당 8 비트씩 열방향으로 라이트한 다음 행방향으로 읽어 출력하는 메모리부와, 이 메모리부의 데이터 처리시 어드레스를 부여하는어드레스 생성기로 이루어진 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버 장치를 제공한다.

본 발명의 다른 특징은 WLL 시스템의 인터리버 메모리부에서 입력되는 데이터를 한 개의 어드레스에 8비트씩 할당되는 메트릭스(m*n)중 해당 비트인덱스에 데이터를 열방향으로 순차적으로 라이트시키는 인터리빙 데이터저장단계와, 이 인터리빙 데이터저장단계후에 한 개의 어드레스에 8비트씩 열방향으로 저장된 데이터를 행방향으로 순차적으로 읽어 출력시키는 데이터 출력단계로 이루어진 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버 장치의 제어방법을 제공한다.

도 1은 종래 W-CDMA WLL 시스템의 인터리버를 설명하는 설명도.

도 2는 도 1의 메모리를 설명하는 설명도.

도 3은 본 발명 장치를 설명하는 설명도.

도 4는 본 발명 장치에 적용되는 데이터 저장을 설명하는 설명도.

도 5는 본 발명의 플로우차트.

<부호의 상세한 설명>

1 : 인터리버 2 : 모뎀

3 : 콘볼루셔널 인코더 4 : 메모리부

5 : 어드레스 생성기 6 : RF모듈

7 : 기저대역 신호처리부 8 : 프로세서

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명의 인터리버(1)는 도 2에 도시된 바와같이 모뎀(2)의 콘볼루셔널 인코더(3)에 의해 인코딩된 트래픽 데이터를 한 개의 어드레스당 8 비트(bit)씩 열방향으로 라이트(write)한 다음 행방향으로 읽어 출력하는 메모리부(4)와, 이 메모리부(4)의 데이터 처리시 어드레스를 부여하는 어드레스 생성기(5)로 이루어진다.

여기서, 상기 메모리부(4)는 M * N 메트릭스의 8bit 어드레싱 메모리로서, 한개의 어드레스에 8비트의 데이터가 처리된다.

그리고, 상기와 같은 본 발명 인터리버(1)가 구비된 WLL시스템을 살펴보면, 기지국 시스템(도시 안됨)과의 통신을 위한 RF신호를 처리하는 RF모듈(6)과, 이 RF모듈(6)로부터 입력된 RF신호를 복조하거나 외부로 전송되는 신호를 변조하는 모뎀(2)과, 이 모뎀(2)의 콘볼루셔널 인코더(3)로 트래픽데이터를 기저대역 신호처리하여 입력시키는 기저대역 신호처리부(7)와, 이 기저대역 신호처리부(7)를 포함하여 WLL 시스템의 기능을 전반적으로 제어하는 프로세서(8)가 포함된다.

다음에는 상기와 같은 본 발명 장치의 제어방법을 살펴본다.

본 발명의 장치가 구비된 WLL 시스템은 먼저, 시스템이 처음 셋업되면, 프로세서(8)가 도 5에 도시된 바와 같이 메모리부(4)를 동작시키게 하는데, 이때 메모리부(4)는 초기상태(S1)에서 인터리빙 설정단계(S2)로 진행하여 인터리빙을 위한 초기값들을 셋팅한 다음 호처리를 위한 인터리빙을 위해 트랙픽 데이터를 읽어들인다. 그리고, 상기 인터리빙 설정단계(S2)후에 인터리빙 데이터저장단계(S3)로 진행하여 현재 입력되는 데이터를 한 개의 어드레스에 1바이트(byte) 즉, 8비트(bit)씩 할당되는 메트릭스(m*n)중 해당 비트인덱스에 데이터를 열방향으로 순차적으로 라이트 즉, 저장시킨다. 또한, 상기 인터리빙 데이터저장단계(S3)후에 인터리빙 제어신호판단단계(S4)로 진행하여 현재 데이터의 출력을 지시하는 인터리빙 제어신호가 입력되었는지를 판단한다. 그리고, 상기 인터리빙 제어신호 판단단계(S4)중에 판단한 결과 현재 데이터의 출력을 지시하는 인터리빙 제어신호가 입력되지 않았을 경우는 상기 인터리빙 설정단계(S2)로 복귀하여 루프를 반복수행한다. 그러나, 상기 인터리빙 제어신호 판단단계(S4)중에 판단한 결과 현재 데이터의 출력을 지시하는 인터리빙 제어신호가 입력되었을 경우는 데이터 출력단계(S5)로 진행하여 한 개의 어드레스에 8비트씩 열방향으로 저장된 데이터를 행방향으로 순차적으로 읽어 출력시킨다.L

즉, 사용자의 통화신호가 입력되면 기저대역 신호처리부(7)가 이를 기저대역신호처리하여 모뎀(2)의 콘볼루셔널 인코더(3)로 입력시키게되고 그에 따라 이 콘볼루셔널 인코더(3)가 입력되는 통신신호를 인코딩하게 되는데, 이때 프로세서(8)는 메모리부(4)와 어드레스 생성기(5)를 초기화시킨다. 즉, 상기 메모리부(4)의 행인덱스(CI)와 비트인덱스(BI)가 초기화되고 어드레스 생성기(5)도 초기화되는데, 이때 메모리부(4)는 동일한 어드레스내에서 다른 비트인덱스를 저장할 경우 기저장된 데이터를 중복 리딩하는 것을 방지하기위해 메모리부(4)의 어드레스를 먼저 읽은 다음 콘볼루셔널 인코더(3)로부터 열방향으로 데이터를 검출하여 한 개의 어드레스에 1 byte 즉, 8bit를 라이트하게 된다.

예컨대, 상기 메모리부(4)는 도 4에 도시된 바와같이 어드레스 생성기(5)로부터 부여된 한 개의 어드레스"A1"내에 열방향의 비트인덱스(BI)를 따라 데이터를 순차적으로 저장시키게 되는데, 이때 상기 한 개의 어드레스 "A1"내에서 첫 번째 행과 열(A1D1,1)에 1비트의 데이터를 라이트하고, 한 개의 어드레스 "A3"내에서 첫 번째 행과 두 번째 열(A3D1,2)에 1비트의 데이터를 비트인덱스(BI)를 하나씩 증가시켜가며 라이트하게 된다.

따라서, 메모리부(4)는 이와같은 방식에 의해서 열방향으로 도 4의 (A15D1,8)와 같이 데이터를 순차적으로 저장한 다음 다시 "A1" 어드레스의 다음 행의 제1열(A1D2,1)로 이동하여 데이터를 열방향으로 라이트하게 된다.

그러므로, 상기와 같은 방식에 의해 데이터를 라이트하게 되면 한 개의 어드레스 내에 8비트의 데이터를 순차적으로 라이트시킬 수 있다. 예컨대, 한 개의 어드레스 "A1"에는 (A1D1,1),(A1D2,1) (A1D8,1)과 같이 8비트의 데이터가 라이트된다.

한편, 상기 과정을 통해 한 개의 어드레스에 데이터를 8비트씩 저장한 메모리부(4)는 프로세서(8)의 인터리빙 제어신호에 따라 시스템 클럭에 동기하여 어드레스 생성기(5)로부터 부여된 어드레스를 이용하여 그 저장된 데이터를 행방향으로 읽어 순차적으로 RF모듈(6)로 입력시킨다.

즉, 상기 메모리부(4)는 열방향으로 저장시킨 데이터를 행방향으로 읽어 RF모듈(6)로 출력시킨다. 그러면, 이 RF모듈(6)에서는 입력된 통신신호를 RF신호처리하여 외부로 송출하므로 통상의 호처리기능이 실행된다.

이상 설명에서와 같이 본 발명은 인터리빙되는 메모리의 처리 데이터를 비트인덱스를 부여하여 한개의 어드레스에 8비트씩 열방향으로 할당하여 행방향으로 처리도록 하므로써, 단시간내에 대용량의 데이터를 처리하게 되므로 그에 따라 데이터 처리의 효율성을 상당히 증가시키는 장점이 있다.

또한, 본 발명에 의하면, 인터리빙되는 메모리 데이터를 어드레스당 8 비트씩 처리하게 되어 인터리버의 메모리 공간을 상당히 줄일 수 있으므로 그에 따라 적은 수의 로직으로 인터리버를 구현할 수 있어 WLL시스템의 집적화 효율을 상당히 향상시키는 효과도 있다.

Claims

WLL시스템의 모뎀에 공급되는 시스템 클럭신호에 동기되어 기저대역의 트래픽 데이터를 인코딩하는 콘볼루셔널 인코더와, 이 콘볼루션널 인코더에 의해 인코딩된 트래픽 데이터를 한 개의 어드레스당 8 비트씩 열방향으로 라이트한 다음 행방향으로 읽어 출력하는 메모리부와, 이 메모리부의 데이터 처리시 어드레스를 부여하는 어드레스 생성기로 이루어진 것을 특징으로 하는 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버 장치.
WLL 시스템의 인터리버 메모리부에서 입력되는 데이터를 한 개의 어드레스에 8비트씩 할당되는 메트릭스(m*n)중 해당 비트인덱스에 데이터를 열방향으로 순차적으로 라이트시키는 인터리빙 데이터저장단계와, 이 인터리빙 데이터저장단계후에 한 개의 어드레스에 8비트씩 열방향으로 저장된 데이터를 행방향으로 순차적으로 읽어 출력시키는 데이터 출력단계로 이루어지는 것을 특징으로 하는 바이트 어드레싱 메모리를 이용한 W-CDMA WLL 시스템의 인터리버 장치의 제어방법.