KR100605913B1

KR100605913B1 - 이동통신 시스템에서 고속 순방향 패킷 데이터 수신을위한 디인터리빙 수행 방법 및 장치

Info

Publication number: KR100605913B1
Application number: KR1020040054871A
Authority: KR
Inventors: 박원흠; 김주광; 박동욱
Original assignee: 삼성전자주식회사
Priority date: 2004-07-14
Filing date: 2004-07-14
Publication date: 2006-08-02
Also published as: KR20060005880A

Abstract

본 발명은 이동통신 시스템에서 고속 순방향 패킷 데이터 수신을 위한 디인터리빙 수행 방법 및 장치로서, 복조 입력버퍼에 순차적으로 저장된 수신 데이터를 디인터리빙을 수행할 수 있는 읽기주소들에 따라 읽어내는 과정과, 상기 읽어낸 데이터를 복조하여 심볼들로 변환하고 상기 심볼들 각각을 재배열하는 과정과, 상기 재배열된 심볼들을 2개의 디인터리빙 버퍼들에 저장한 후 순차적으로 읽어내어 출력하는 과정을 이용하는 것으로, 물리 채널 1개 전체의 데이터를 저장하여 디인터리빙을 수행하지 않고, 복조기 입력버퍼의 데이터를 열단위로 읽어내어 디인터리빙을 수행하므로, 종래의 기술에서 사용한 1920x8의 메모리를 120x8 메모리 2개로 대체하여 필요한 메모리 용량을 약 1/8로 줄일 수 있고, 또한 2개의 메모리를 이용하여 읽기와 쓰기를 동시에 진행함으로써 복호시간을 줄일 수 있는 효과가 있다.

HSDPA, 복조 입력버퍼, 복조기, 성상 재배열기, 디인터리버, 역수집버퍼

Description

이동통신 시스템에서 고속 순방향 패킷 데이터 수신을 위한 디인터리빙 수행 방법 및 장치{METHOD AND APPARATUS FOR DE-INTERLEAVING OF HIGH SPEED DOWNLINK PACKET IN A MOBILE COMMUNICATION SYSTEM}

도 1은 전형적인 이동통신 시스템에서 수신기의 구성을 도시하고 있는 도면.

도 2는 종래 기술에 따른 디인터리빙 버퍼의 구조를 도시한 도면.

도 3은 종래 기술에 따른 디인터리빙을 구현하기 위한 메모리 블록도.

도 4는 종래 기술에 따른 시스템 클럭을 도시한 도면.

도 5는 본 발명에 따른 HSDPA시스템의 수신기를 도시한 도면.

도 6은 본 발명에 따른 복조 입력버퍼들 중 하나의 메모리 블록도.

도 7은 본 발명에 따른 디인터리빙 버퍼에 데이터가 쓰이는 동작을 도시한 도면.

본 발명은 이동통신 시스템에서 고속 순방향 패킷 데이터 수신에 관한 것으 로서, 특히 고속 순방향 패킷 데이터의 효율적 디인터리빙의 수행을 위한 방법 및 장치에 관한 것이다.

오늘날 이동통신시스템은 음성 위주의 서비스 제공에서 벗어나 데이터 서비스 및 멀티미디어 서비스 제공을 위해 고속, 고품질의 무선 데이터 패킷 통신시스템으로 발전하고 있다. 현재 3GPP 및 3GPP2를 중심으로 진행되고 있는 HSDPA(High Speed Down-link Packet Access) 및 1xEVDV(Evolution Data and Voice)에 대한 표준화는 3세대 이동통신 시스템에서 2Mbps 이상의 고속, 고품질의 무선 데이터 패킷 전송 서비스에 대한 해법을 찾기 위한 노력의 대표적인 반증이라 볼 수 있다. 한편, 4세대 이동통신시스템은 그 이상의 고속, 고품질의 멀티미디어 서비스 제공을 근간으로 하고 있다.

이러한 무선통신을 수행하는 이동통신시스템에서 고속, 고품질의 데이터 서비스를 저해하는 요인은 대체적으로 채널 환경에 기인한다. 상기 무선통신을 위한 채널은 백색잡음 외에도 페이딩에 의해 수신된 신호전력의 변화, 음영(Shadowing), 단말기의 이동 및 빈번한 속도 변화에 따른 도플러효과, 타 사용자 및 다중경로 신호들에 의한 간섭 등으로 인해 채널 환경이 자주 변하게 된다. 따라서, 상기의 고속 무선 데이터 패킷 서비스를 제공하기 위해서는 기존 2세대 혹은 3세대 이동통신시스템에서 제공되던 일반적인 기술 외에 채널 변화에 대한 적응 능력을 높일 수 있는 다른 진보된 기술이 필요하다. 종래 이동통신시스템에서 채택하고 있는 고속 전력제어 방식도 채널 변화에 대한 적응 능력을 높여주지만, 고속 데이터 패킷 전송시스템의 표준화 작업을 진행하고 있는 3GPP(3rd Generation Partnership Project), 3GPP2에서는 적응 변복조/부호화(Adaptive Modulation & Coding Scheme: 이하 AMCS라 칭함) 및 복합 재전송(Hybrid Automatic Repeat Request: 이하 H-ARQ라 칭함) 기법이 공통적으로 언급되고 있다.

일반적으로 이동통신 시스템에서는 멀티미디어 데이터의 신뢰성 있는 전송을 위해 인터리빙(Interleaving)을 사용한다. 인터리빙은 페이딩 환경에서 비트들의 손상이 한곳에 집중되지 않고 여러 곳으로 분산되도록 한다. 이러한 인터리빙은 인접한 비트들이 랜덤한 페이딩 영향으로 연집에러(burst error)가 발생하지 않게 되어 채널 부호화의 효과를 높여준다. 그러므로 송신단에서는 연집 에러를 막기 위해 인터리빙(Interleaving)을 수행하여 데이터를 송신하고, 수신단에서는 인터리빙된 데이터를 원래의 순서대로 배치하기 위해 디인터리버(DeInterleaver)를 사용한다.

이하 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 전형적인 이동통신 시스템에서 수신기의 구성을 도시하고 있는 도면이다.

도시된 바와 같이 수신기는 복조 입력 버퍼(Demodulation Input Buffer)(100)와 복조기(110)와 성상 배열기(120)와 디인터리버(130)와 역수집버퍼(140)로 구성된다.

상기 도 1을 참조하여 수신기의 동작을 살펴보면, 도시되지 않은 레이크 수신기(Rake Receiver)를 통과한 수신 데이터는 상기 복조 입력버퍼(100)에 저장된 다. 상기 저장된 데이터는 물리 채널 단위로 읽혀지게 되고, 상기 물리 채널단위로 읽혀진 데이터는 복조기(Demodulator)(110)로 입력된다. 상기 복조기(1110)는 상기 데이터를 복조하여 소정 비트, 예를 들어 QPSK(Quadrature Phase Shift Keying)의 경우 2비트, 16QAM(16-ary Quadrature Amplitude Modulation)의 경우 4비트의 심볼들을 생성하는 것으로, 상기 비트들을 소프트 비트 레벨로 나타내어진다. 상기 심볼들은 성상 재배열기(120)를 거치면서 재배열된 후 디인터리버(130)로 입력된다.

디인터리버(130)는 도시되지 않은 송신단에서 사용된 인터리버에 대응하는 블록이다. HSDPA에서는 변조방식으로 QPSK와 16QAM을 사용하므로 디인터리버(130)의 크기는 가로 32개, 세로 30개의 비트들을 처리하는 2개의 버퍼영역들로 구성되어 2x30x32 = 1920 비트를 처리 할 수 있다. 디인터리버(130)에 의해 처리된 데이터는 역수집 버퍼(140)로 저장되어 진다.

도 2는 종래 기술에 따른 디인터리버의 구조를 도시한 도면으로, 상기 도 2에서 보는 바와 같이 디인터리빙 버퍼(132)는 두 영역으로 나누어져 있으며 성상 재배열기로부터 출력된 심볼들을 디인터리빙 하게 된다. 변조방식이 QPSK일 경우는 제 1영역만이 데이터 비트들로 채워지며, 제 2영역은 더미(dummy) 비트들로 채워지게 된다. 16QAM일 경우에는 제 1, 2영역 모두 데이터 비트들로 채워지게 된다.

읽기/쓰기 주소 발생기(136)는 시스템클럭(CLK:CLOCK)(138)과, 16QAM 또는 QPSK등의 변조방식을 나타내는 신호인 MS(MODULATION SCHEME)(140)와, 복조기 입력버퍼(100)에서 데이터가 출력됨을 알려주는 신호인 IBO_EN(INPUT BUFFER OUT ENABLE)(142)을 입력받아, 쓰기 동작이 가능하다는 신호인 Write Enable(이하 WE라 칭함)(144)과, 읽기 또는 쓰기주소를 나타내는 Address(이하 A라 칭함)(146)와, 디인터리빙된 데이터들을 출력하라는 신호인 OUTPUT Enable(이하 OE라 칭함)(148)를 디인터리빙 버퍼(132)로 보내준다.

디인터리빙 버퍼(136)로 입력되는 1920 비트들은 열 단위(column by column)로 2개의 버퍼 영역들에 기록되고, 상기 기록된 비트들은 행 단위(row by row)로 읽혀지며 쓰기와 읽기는 동시에 수행되지 않는다.

성상 재배열기(120)에서 출력된 비트열은 4비트 단위로 최초 2비트는 1영역에 쓰여지며, 다음 2비트는 2영역에 쓰여진다. 읽기의 경우, 두 영역에서 2비트씩 번갈아 가며 읽혀진다.

도 3은 종래 기술에 따른 디인터리빙을 구현하기 위한 메모리 블록도이다. 여기에서는 두개의 버퍼 영역들 중 하나의 영역만을 도시 하였다.

상기 도 3의 각 블록내에 쓰여진 숫자들은 쓰기주소를 나타내며, 각 블록은 1비트의 데이터에 대한 소프트레벨 값을 나타낸다. 쓰기 주소는 초기 인덱스(index) 30개를 바탕으로 하여, 초기 인덱스에 30씩 증가하는 패턴으로 규칙적으로 증가하는 것을 알 수 있다.

초기 인덱스 패턴은 다음과 같다.

디인터리빙 인덱스 패턴 = {0, 20, 10, 5, 15, 3, 13, 23, 8, 18, 28, 1, 11, 21, 6, 16, 26, 4, 14, 24, 19, 9, 29, 12, 2, 7, 22, 27, 17}

도 4는 종래 기술에 따른 시스템 클럭을 도시한 도면이다. 디인터리빙시 쓰기와 읽기는 동시에 수행되지 않으므로 1920 비트의 쓰기 동작(410)이 끝나게 된 후에야 읽기 동작(420)이 시작된다. 따라서, 2개의 영역에서 1920 비트의 데이터를 디인터리빙 하기 위해서는 3840 개의 시스템 클럭이 소요된다. 3.84Mcps의 칩속도를 사용하는 HSDPA 시스템에서 이때의 소요 시간을 계산하면 CHIP×8의 시스템 클럭을 사용하는 경우 3840×(1/30.72MHz) = 125 ㎲(Micro Second)이고, CHIP×16 을 사용하는 경우 3840×(1/61.44MHz) = 62.5 ㎲ 이다. 10개의 채널을 디인터리빙 하면 CHIP×8 클럭을 사용하는 경우 1.25 ms(mili second), CHIP×16 클럭을 사용하는 경우 625㎲ 가 소요된다.

상기된 바와 같이 동작하는 종래 기술에 의한 디인터리빙에 있어서는,

1비트 데이터의 소프트 레벨을 8비트로 나타내면, 물리 채널 1개에 대해 1920×8 크기의 비교적 큰 메모리 공간이 필요하게 된다. 더욱이 디인터리빙 수행시 읽기와 쓰기가 동시에 수행되지 않으므로 물리채널 1개에 대한 디인터리빙이 끝난 후에야 다음 채널의 디인터리빙을 수행하여 불필요한 복호 시간을 소모하게 되는 문제점이 있었다.

따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명의 목적은, 열 단위로 디인터리빙을 수행할 수 있게 복조입력 버퍼 의 읽기 주소를 발생하고, 발생된 주소의 데이터를 읽어 열 단위로 디인터리빙을 수행하는 방법 및 장치를 제공하는 것이다.

본 발명의 다른 목적은 2개의 구분된 디인터리빙 버퍼 메모리들을 사용하여 디인터리빙 버퍼 메모리의 크기를 줄일 수 있는 방법 및 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 2개의 싱글포트 디인터리빙 버퍼 메모리를 사용하여 하나의 메모리가 쓰기 동작을 하는 동안 다른 하나의 메모리가 읽기를 동시에 수행하는 장치 및 방법을 제공함에 있다.

상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시 예는, 복조 입력버퍼에 순차적으로 저장된 수신 데이터를 열 단위로 디인터리빙을 수행할 수 있는 읽기주소들에 따라 읽어내는 과정과, 상기 읽어낸 데이터를 복조하여 심볼들로 변환하고 상기 심볼들 각각을 재배열하는 과정과, 상기 재배열된 심볼들을 2개의 디인터리빙 버퍼들에 저장한 후 순차적으로 읽어내어 출력하는 과정의 방법을 제공하는 것이다.

본 발명의 다른 실시 예는, 수신 데이터를 순차적으로 저장하고, 상기 장된 데이터를 디인터리빙을 수행할 수 있는 읽기주소들에 따라 읽어내는 복조 입력부와, 상기 읽어낸 데이터를 복조하여 심볼들로 변환하는 복조기와, 상기 심볼들 각각을 재배열하는 성상 재배열기와, 상기 재배열된 심볼들은 제 1 및 제 2 디인터리빙 버퍼들에 저장한 후 순차적으로 읽어내어 출력하는 디인터리버로 이루어진 장치를 제공하는 것이다.

이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐를 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 5는 본 발명에 따른 HSDPA시스템의 수신기를 도시한 도면이다. 상기 도 5에서 보는 바와 같이, 복조 입력부(500)는 디인터리빙을 하기 위해 주소 발생기(506)를 이용하여 복조입력 버퍼들(502, 504)로부터 디인터리빙된 데이터를 읽어 낸다. 복조 입력 버퍼들(502, 504)로부터 나온 I채널값과 Q채널값으로 이루어진 데이터는 복조기(510)를 통해 복조되어 4비트의 심볼로 변환되고, 성상 재배열기(520)를 통과하여 재배열된 후 디인터리버(530)로 입력된다. 디인터리버(530)는 주소 발생기(536)와 2개의 싱글포트 디인터리빙 버퍼(532, 534)를 사용하여 상기 재배열된 데이터를 한 메모리에 기록하면서 동시에 다른 메모리에 기록된 데이터를 읽어내어 역수집 버퍼(540)로 제공한다.

보다 구체적으로 설명하면, 종래의 디인터리빙 방식은 복조입력 버퍼(100)에서 순차적으로 읽어온 데이터를 초기 인덱스를 이용하여 발생된 쓰기 주소에 따라 저장한 후 순차적으로 읽었으나, 본 발명에서는 디인터리빙을 수행할 수 있는 상기 복조입력 버퍼의 읽기주소를 열 단위로 발생하여 상기 읽기 주소에 따라 데이터를 읽어낸다. 상기 복조입력 버퍼들(502, 504)의 읽기/쓰기 주소 발생기(506)는 30개의 초기 인덱스를 이용하여 읽기 주소를 생성한다.

도 6은 본 발명에 따른 복조 입력버퍼들 중 하나의 메모리 블럭도이다.

상기 도 6에 나타낸 것과 같이 읽기/쓰기 주소발생기(506)는 기본 30개의 인덱스에 1씩을 더하여 규칙적으로 각 복조입력 버퍼(502, 504)의 읽기주소를 생성한다. 여기서 각 블럭내에 쓰여진 숫자는 쓰기주소를 의미하며, 각 블록은 4비트의 I채널 또는 Q채널값을 저장한다. 복조 입력버퍼(500)에서 읽혀진 데이터는 역시 복조기(510)와 성상 재배열기(520)를 통과하여 디인터리버(530)로 입력된다.

초기 인덱스 패턴은 아래와 같다.

입력 버퍼 읽기 인덱스 패턴 = {0, 192, 400, 96, 288, 48, 240, 416, 144, 352, 32, 208, 384, 112, 304, 64, 256, 464, 160, 336, 16, 224, 432, 128, 320, 80, 272, 448, 176, 368}

다시 상기 도 5를 참조하면 디인터리버(530)는 주소 발생기(536)와 2개의 120×8 디인터리빙 버퍼들(532, 534)로 구성된다. 16QAM의 경우, 복조 입력부(500)에서 출력된 I채널과 Q채널의 데이터가 복조기(110)와 성상 재배열기(120)를 통과하게 되면 4개의 비트로 이루어진 하나의 데이터 심볼이 생성된다. 도 7은 본 발명에 따른 하나의 디인터리빙 버퍼에 기록되는 데이터를 도시한 도면이다. 성상 재배 열기(120)의 출력은 CoRe_out i_j로 표시되며, 여기서 i는 심볼 인덱스이고, j는 비트인덱스이다. 성상 재배열기(520)로부터 첫번째 심볼을 구성하는 4개의 비트들 CoRe_out 0_0 ~ 0-3은 제 1 디인터리빙 버퍼(532)의 0번지, 30번지, 60번지, 90번지에 각각 쓰여진다. 즉, 성상 재배열기(520)의 출력 심볼들은 상기 도 7에서와 같이 쓰여지게 된다.

제 1 디인터리빙 버퍼(532)가 가득차게 되면, 다음 데이터들이 제 2 디인터리빙버퍼(534)에 기록되기 시작한다. 이때 상기 제 2 디인터리빙 버퍼(534)에 데이터가 기록되는 동안 상기 제 1 디인터리빙 버퍼(532)의 데이터가 읽혀지게 된다. 상기 제 2 디인터리빙 버퍼(534)가 가득차고, 상기 제 1 디인터리빙 버퍼(532)가 비게 되면, 반대로 제 2 디인터리빙 버퍼(534)의 데이터가 읽혀지고 상기 제 2 디인터리빙 버퍼(534)에 데이터가 기록된다.

이와같이 읽기와 쓰기를 동시에 수행함으로써 복호시간을 단축시키고, 필요한 메모리 용량을 감소시킨다. 비트 역수집버퍼(530)는 상기 디인터리버(530)로 부터의 데이터를 부호화 패킷 단위로 수집하여 복호기(도시하지 않음)로 제공한다. 이때, 비트 역수집 버퍼(540)는 0번지와 1번지를 먼저 읽게 되고, 그 다음으로 60번지와 61번지를 일어나가게 되어 2비트씩 번갈아 읽는 것과 같은 동일한 효과를 가져온다.

(표1)은 3.84Mcps의 칩속도를 기준으로 하였을 때 종래의 기술과 본 발명을 이용하여 디인터리빙 하는데 걸리는 시간을 비교한 것이다.

	Chipx8(30.72Mhz) (one Physical Channel)	Chipx8(10 Physical Channels)	Chipx16(61.44Mhz) (one Physical Channel)	Chipx16(10 Physical Channels)
1.종래의 기술	3840x(1/30.72MHz)= 125 ㎲	125 ㎲ x 10 = 1250㎲(1.25 ms)	3840x(1/61.44Mhz)= 62.5 ㎲	62.5 ㎲ x 10 = 625 ㎲
2.제안한 방법	(1920+120)x(1/30.72MHz)= 66 ㎲	66 ㎲ x 10 = 660 ㎲	(1920+120)x(1/61.44MHz)= 33 ㎲	33 ㎲ x 10 = 330 ㎲
3.차이	59 ㎲	590 ㎲(0.59ms)	29.5 ㎲	295㎲ (0.295ms)

상기 (표1)에서와 같이 종래의 기술을 사용시, 읽기/쓰기의 반복으로 1920×2로 3840클럭이 사용되나, 본 발명은 처음 쓰기 시간 120클럭을 사용후에 읽기/쓰기 동시 작용으로 1920클럭만을 더하게 되므로, 디인터리빙에 걸리는 시간은 종래의 기술에 비해 Chip×8(30.72Mhz)의 시스템 클럭을 사용하는 10개의 물리채널의 경우 최대 약 0.59msec 정도를 줄일 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.

본 발명은, 물리 채널 1개 전체의 데이터를 저장한 후 읽어내어 디인터리빙을 수행하지 않고, 복조 입력버퍼의 데이터를 열 단위로 읽어내어 디인터리빙을 수행하므로, 종래의 기술에서 사용한 1920×8의 메모리를 120×8 메모리 2개로 대체하여 필요한 메모리 용량을 약 1/8로 줄일 수 있고, 또한 2개의 메모리를 이용하여 읽기와 쓰기를 동시에 진행함으로써 복호시간을 줄일 수 있는 효과가 있다.

Claims

이동통신 시스템에서 고속 순방향 패킷 데이터의 디인터리빙 수행 방법에 있어서,

복조 입력버퍼에 순차적으로 저장된 수신 데이터를 디인터리빙을 수행할 수 있는 읽기주소들에 따라 열단위로 읽어내는 과정과,

상기 읽어낸 데이터를 복조하여 심볼들로 변환하고 상기 심볼들 각각을 재배열하는 과정과,

상기 재배열된 심볼들을 2개의 싱글포트 디인터리빙 버퍼들 중 하나에 저장하면서, 동시에 다른 하나는 순차적으로 읽어내어 출력하는 과정을 특징으로 하는 디인터리빙 수행 방법.
제 1 항에 있어서, 상기 디인터리빙을 수행할 수 있도록 미리 정해지는 읽기 인덱스 패턴의 초기 인덱스들에 따라 상기 복조입력 버퍼의 읽기 주소들을 열 단위로 생성하는 과정을 더 포함하는 것을 특징으로 하는 디인터리빙 수행 방법.
제 2 항에 있어서, 상기 읽기 주소들은 상기 초기 인덱스 30개를 바탕으로 하여 1씩 규칙적으로 증가하는 것임을 특징으로 하는 디인터리빙 수행 방법.
제 1 항에 있어서, 상기 출력하는 과정은, 상기 재배열된 심볼들은 제 1 디인터리빙 버퍼에 저장한 후, 다음 심볼들을 제 2 디인터리빙 버퍼에 저장하면서 동시에 상기 제 1 디인터리빙 버퍼에 저장된 심볼들을 읽어내는 것을 특징으로 하는 디인터리빙 수행 방법.
이동통신 시스템에서 고속 순방향 패킷 데이터의 디인터리빙 수행 장치에 있어서,

수신 데이터를 순차적으로 저장하고, 상기 저장된 데이터를 디인터리빙을 수행할 수 있는 읽기주소들에 따라 열 단위로 읽어내는 복조 입력부와,

상기 읽어낸 데이터를 복조하여 심볼들로 변환하는 복조기와,

상기 심볼들 각각을 재배열하는 성상 재배열기와,

상기 재배열된 심볼들은 제 1 및 제 2 싱글포트 디인터리빙 버퍼들 중 하나에 저장하면서, 동시에 다른 하나는 순차적으로 읽어내어 출력하는 디인터리버로 이루어짐을 특징으로 하는 디인터리빙 수행 장치.
제 5 항에 있어서, 상기 복조입력 부는, 상기 디인터리빙을 수행할 수 있도록 미리 정해지는 읽기 인덱스 패턴의 초기 인덱스 들에 따라, 상기 읽기 주소들을 열 단위로 생성하는 것을 특징으로 하는 디인터리빙 수행 장치.
제 6 항에 있어서, 상기 읽기 주소들은 상기 초기 인덱스 30개를 바탕으로 하여 1씩 규칙적으로 증가하는 것임을 특징으로 하는 디인터리빙 수행 장치.
제 5 항에 있어서, 상기 디인터리버는,

상기 재배열된 심볼들을 상기 제 1 디인터리빙 버퍼에 저장한 후, 다음 심볼들을 상기 제 2 디인터리빙 버퍼에 저장하면서 동시에 상기 제 1 디인터리빙 버퍼에 저장된 심볼들을 읽어내는 것을 특징으로 하는 디인터리빙 수행 장치.
제 8 항에 있어서, 상기 디인터리빙 버퍼들 각각은 120개의 소프트 레벨 값들을 저장하는 메모리임을 특징으로 하는 디인터리빙 수행 장치.