KR100683341B1 - 이동통신 시스템의 수신장치 - Google Patents

이동통신 시스템의 수신장치 Download PDF

Info

Publication number
KR100683341B1
KR100683341B1 KR1020040118240A KR20040118240A KR100683341B1 KR 100683341 B1 KR100683341 B1 KR 100683341B1 KR 1020040118240 A KR1020040118240 A KR 1020040118240A KR 20040118240 A KR20040118240 A KR 20040118240A KR 100683341 B1 KR100683341 B1 KR 100683341B1
Authority
KR
South Korea
Prior art keywords
symbols
symbol
deinterleaver memory
demodulator
mobile communication
Prior art date
Application number
KR1020040118240A
Other languages
English (en)
Other versions
KR20060078981A (ko
Inventor
김만제
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040118240A priority Critical patent/KR100683341B1/ko
Publication of KR20060078981A publication Critical patent/KR20060078981A/ko
Application granted granted Critical
Publication of KR100683341B1 publication Critical patent/KR100683341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명의 실시예에 의한 이동통신 시스템의 수신장치는, 수신된 신호를 복조하는 복조기(demodulator)와, 복조된 신호를 디인터리빙하기 위한 디인터리버 메모리(deinterleaver memory)와, 디인터리빙된 신호를 복호화(decoding)하는 디코더(decoder)가 포함되어 구성되는 이동통신 시스템의 수신장치에 있어서, 상기 디인터리버 메모리가, 상기 복조기로부터 전달되는 심볼을 합산(adding)하거나, 또는 이를 8 심볼(symbol)과 4 심볼(symbol) 단위로 패킹(packing) 하는 심볼 합산/ 패킹부와; 상기 심볼 합산/패킹부로부터의 출력을 입력 받아 이를 다수의 출력으로 분배하는 디멀티플렉서(demux)와; 상기 디멀티플렉서의 다수 출력을 8 심볼(symbol) 단위로 각각 저장할 수 있는 디인터리버 메모리부(deinterleaver memory)로서의 다수의 듀얼 포트(dual-port) 서브블록과; 상기 디인터리버 메모리부로부터의 각 출력에 대한 결합(combining)을 위하여 상기 디인터리버 메모리부로부터 읽은 데이터를 선택하는 멀티플렉서(mux)가 포함되어 구성됨을 특징으로 한다.

Description

이동통신 시스템의 수신장치{apparatus for receiving of mobile communication system}
도 1은 종래의 CDMA 2000 시스템 수신단 구조를 개략적으로 나타낸 블록도.
도 2는 본 발명의 일 실시예에 의한 이동통신 시스템의 수신장치 구조를 개략적으로 나타내는 블록도.
도 3은 본 발명의 실시예에 의한 수신장치의 디인터리버 메모리 구조를 나타내는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
200 : 복조기(demodulator)
210 : 디인터리버 메모리(deinterleaver memory)
212 : 심볼 합산/ 패킹부 214 : 디멀티플렉서
215 : 제 1입력포트 216 : 서브블록
217 : 제 2입력포트 218 : 멀티플렉서
220 : 디코더 230 : PDCH 버퍼
본 발명은 이동통신 시스템의 수신장치에 관한 것으로, 특히 H-ARQ(Hybrid-Automatic Repeat request)를 지원하는 시스템에서 효율적 디인터리버 메모리 구조를 사용하여 디코딩 속도를 개선하는 이동통신 시스템의 수신장치에 관한 것이다.
도 1은 종래의 CDMA 2000 시스템 수신단 구조를 개략적으로 나타낸 블록도이다.
종래의 CDMA 2000 시스템 수신단은 도시된 바와 같이, 수신된 신호를 복조하는 복조기(demodulator)(10), 복조된 신호를 디인터리빙하기 위한 디인터리버 메모리(deinterleaver memory)(12), 디인터리빙된 신호를 복호화(decoding)하는 디코더(decoder)(14)가 포함되어 구성된다.
이 때, 상기 디인터리버 메모리(12)는 2-포트(port) 메모리로 구성되는데, 이는 각각 상기 복조기를 통해 복조된 심볼을 저장하는 제 1블록과, 상기 저장된 심볼을 디코더로 보내주는 제 2블록으로 이루어진다.
즉, 상기 디인터리버 메모리(12)는 1-쓰기 포트(write port)로 저장하는 역할과, 1-읽기 포트(read port)로 읽어 디코더로 넘겨주는 역할을 하는 것이다.
여기서, 상기 수신단이 H-ARQ(Hybrid-Automatic Repeat request)를 지원하지 않는 경우라면, 수신된 신호의 복조가 수행된 후 복조된 신호가 상기 디인터리버 메모리(2)로 전달되는데, 여기서 메모리의 과다 사용 즉, 여분의 메모리 사용을 피하기 위하여 변조된 심볼(modulation symbol) 단위 또는 심볼(symbol) 단위로 전달(transfer)이 이루어진다.
이에 따라 상기 전달된 신호는 상기 2-포트 메모리 구조로 구성된 디인터리 버 메모리 중 제 1블록에 저장되고, 한 프레임 전체가 수신되어 저장되면 이는 디인터리버 메모리 중 제 2블록을 통해 디코더로 전달되어 프레임 전체에 대한 디코딩이 수행된다.
반면에, 상기 수신단이 H-ARQ를 지원하는 경우라면, 상기 H-ARQ를 지원하는 채널은 패킷 데이터 채널(Packet Data Channel, 이하 PDCH)이므로, 상기 채널의 복조 및 복호화를 수행하기 위해 먼저 패킷 데이터 제어 채널(Packet Data Control Channel, 이하 PDCCH)의 복호화가 수행되어 그 결과를 이용하여야 한다.
상기 H-ARQ 시스템은 수신 신호의 오류발생시 이를 검출하여 송신단으로 재전송을 요구하는 일반적인 ARQ 방식과, 채널의 열화를 극복하기 위한 오류정정 채널 부호화 기법을 결합하여 시스템의 안정성의 증가와 성능 개선을 목표로 하는 시스템으로써, 상기 H-ARQ 시스템에서 전송되는 채널 부호의 부호화율은 원시 부호화율(Source Coding Rate)에서 시작(puncturing)되어 재전송이 반복될수록 신호의 신뢰도를 증가시키기 위해 부호화율은 감소하게 되며, 이렇게 채널 환경에 따라 적응적으로 동작하는 H-ARQ 방식은 멀티미디어 서비스를 제공하기 위한 시스템에 필수적이다.
이에 따라, 상기 PDCH에 대한 복조를 수행하기 전에 수신된 신호를 저장하고 있다가 상기 PDCCH 복조 및 복호화가 이루어진 후, 상기 PDCH 복조를 수행하여 상기 복조 수행된 신호를 상기 디인터리버 메모리(12)의 제 1블록으로 전송하게 된다.
그러나, 종래의 경우 상기 과정에서 복조 심볼(demodulation symbol)을 심볼 단위로 전송하게 되어 전송시간이 많이 소요된다는 단점이 발생되며, 그에 따라 디코딩을 수행해야 하는 시간이 감소된다는 문제점이 있다.
본 발명은 H-ARQ(Hybrid-Automatic Repeat request)를 지원하는 시스템에서 효율적 디인터리버 메모리 구조를 사용하여 복조기와 디인터리버 메모리 사이의 심볼 전달시 병렬 전달(transfer)을 가능케 함으로써, 디코딩 속도를 개선시키는 이동통신 시스템의 수신장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 이동통신 시스템의 수신장치는, 수신된 신호를 복조하는 복조기(demodulator)와, 복조된 신호를 디인터리빙하기 위한 디인터리버 메모리(deinterleaver memory)와, 디인터리빙된 신호를 복호화(decoding)하는 디코더(decoder)가 포함되어 구성되는 이동통신 시스템의 수신장치에 있어서, 상기 디인터리버 메모리가, 상기 복조기로부터 전달되는 심볼을 합산(adding)하거나, 또는 이를 8 심볼(symbol)과 4 심볼(symbol) 단위로 패킹(packing) 하는 심볼 합산/ 패킹부와; 상기 심볼 합산/패킹부로부터의 출력을 입력 받아 이를 다수의 출력으로 분배하는 디멀티플렉서(demux)와; 상기 디멀티플렉서의 다수 출력을 8 심볼(symbol) 단위로 각각 저장할 수 있는 디인터리버 메모리부(deinterleaver memory)로서의 다수의 듀얼 포트(dual-port) 서브블록과; 상기 디인터리버 메모리부로부터의 각 출력에 대한 결합(combining)을 위하여 상기 디인터리버 메모리부로부터 읽은 데이터를 선택하는 멀티플렉서(mux)가 포함되어 구성 됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 의한 이동통신 시스템의 수신장치 구조를 개략적으로 나타내는 블록도이다.
단, 상기 이동통신 시스템은 H-ARQ를 지원하는 CDMA2000 Rev. D 시스템을 그 예로 한다. 즉, 본 발명의 실시예에 의한 수신단 구조는 H-ARQ를 지원하기 때문에 PDCH 복조 및 복호를 가능토록 하는 구조로 이루어져 있다.
도 2를 참조하면, 본 발명의 실시예에 의한 수신 장치는, 수신된 신호를 복조하는 복조기(demodulator)(200), 복조된 신호를 디인터리빙하기 위한 디인터리버 메모리(deinterleaver memory)(210), 디인터리빙된 신호를 복호화(decoding)하는 디코더(decoder)(220)가 포함된다.
또한, 이는 H-ARQ를 지원하기 때문에 H-ARQ를 지원하는 채널인 패킷 데이터 채널(Packet Data Channel, 이하 PDCH)의 복조(demodulation) 및 복호화(decoding)를 수행하기 위해 먼저 패킷 데이터 제어 채널(Packet Data Control Channel, 이하 PDCCH)의 복호화가 수행되어 그 결과를 이용하여야 한다.
따라서, 도시된 바와 같이 PDCH 복조를 위하여 복조 전의 데이터 즉, 복조 전 심볼을 저장하는 PDCH 버퍼(230)가 반드시 구비되어야 한다.
상기 구조를 갖는 본 발명의 실시예에 의한 수신장치는, 상기 디인터리버 메모리의 구조를 변경하여 상기 복조기와 디인터리버 메모리 사이의 심볼 전달시 병 렬 전달(transfer)을 가능케 함으로써, 전달 시간을 단축 시킬 수 있고, 이로 인하여 신호를 디코딩할 수 있는 전체 시간을 늘려 모뎀 리소스(modem resource)를 증가시키도록 함을 그 특징으로 한다.
도 3은 본 발명의 실시예에 의한 수신장치의 디인터리버 메모리 구조를 나타내는 블록도이다.
앞서 언급한 바와 같이 본 발명이 적용되는 이동통신 시스템은 H-ARQ를 지원하는 CDMA2000 Rev. D 시스템을 그 예로 하며, 상기 H-ARQ를 지원하는 채널은 R-PDCH를 그 예로 설명하도록 한다. 단, 이는 하나의 실시예에 불과한 것으로 본 발명이 이에 한정되는 것은 아니다.
도 3을 통해 본 발명의 실시예에 의한 H-ARQ를 지원하는 디인터리버 메모리의 구성 및 동작을 설명하도록 한다.
도 3을 참조하면, 본 발명의 실시예에 의한 디인터리버 메모리(210)는, 복조기(도 2의 200)로부터 전달되는 심볼을 합산(adding)하거나, 또는 이를 8 심볼(symbol)과 4 심볼(symbol) 단위로 패킹(packing) 하는 심볼 합산/ 패킹부(212)와; 상기 심볼 합산/패킹부(212)로부터의 출력을 입력 받아 이를 다수의 출력으로 분배하는 디멀티플렉서(demux)(214)와; 상기 디멀티플렉서(214)의 다수 출력을 8 심볼(symbol) 단위로 각각 저장할 수 있는 디인터리버 메모리부(deinterleaver memory)로서의 다수의 듀얼 포트(dual-port) 서브블록(sub block)(S, P0, P0`, P1, P1`)(216)과; 상기 디인터리버 메모리부로부터의 각 출력에 대한 결합(combining)을 위하여 상기 디인터리버 메모리부로부터 읽은 데이터를 선택하는 멀티플렉서(mux)(218)가 포함되어 구성된다.
여기서, 상기 디인터리버 메모리부를 구성하는 다수의 서브블록(S, P0, P0`, P1, P1`)(216)은 제 1측 포트(215) 및 제 2측 포트(217)를 갖는 듀얼 포트 구조로 구성된다.
상기 심볼 합산/ 패킹부(210)는 복조기(200)를 통해 입력되는 심볼이 4개, 8개인 경우에는 CDMA2000 Rev. D 시스템의 R-PDCH 채널의 속성에 따라 특정 조건의 경우 심볼 결합을 수행하며, 입력되는 심볼이 12개인 경우에는 심볼 합산이 불가능하므로 이를 8 심볼(symbol)과 4 심볼(symbol) 단위로 패킹(packing)하는 역할을 한다.
이 때, 상기 심볼 합산/ 패킹부(210)를 통해 심볼 결합이 수행 될 때에는 상기 디인터리버 메모리부를 구성하는 다수 서브블록(216)의 제 1측 포트(215)는 읽기 동작(read operation)을 수행하게 된다.
이에 상기 각 서브블록(216)의 제 1측 포트(215)를 통해 출력된 값은 상기 멀티플렉서(218)를 통해 선택되어 상기 심볼 합산/ 패킹부(212)로 전달되고, 상기 심볼 합산/ 패킹부(212)에서 상기 값 및 변조기(200)를 통해 입력되는 심볼이 합산된다.
이에 상기 합산된 심볼은 상기 디멀티플렉서(214)에 입력되고, 이는 상기 각 서브블록(216)의 쓰기 동작(write operation)을 수행하는 제 2측 포트(217)를 통해 입력되어 상기 디인터리버 메모리부를 구성하는 다수의 서브블록(216)에 저장된다.
또한, 상기 심볼 합산/ 패킹부(212)를 통해 심볼 패킹이 수행되는 경우에는, 상기 12개의 심볼을 8개 심볼과 4개 심볼 단위로 나누어서 저장하게 되는데, 도 3에 도시된 바와 같이 상기 8개 심볼들은 디멀티플렉서(214)를 거쳐 디인터리버 메모리부의 각 서브블록(216)의 제 2측 포트(217)를 통해 저장되고, 상기 4개 심볼들은 디인터리버 메모리부의 각 서브블록의 제 1측 포트(215)를 통해 저장된다.
즉, 상기 디인터리버 메모리부를 구성하는 각 서브블록(216)의 제 2측 포트(217)는 쓰기(write) 용이고, 제 1측 포트(215)는 상기 심볼 합산/ 패킹부(212)가 심볼 결합을 수행할 경우에는 읽기(read)용으로, 상기 심볼 합산/ 패킹부가 심볼 패킹을 수행할 경우에는 쓰기(write) 용으로 이용된다.
CDMA2000 Rev. D 시스템에서 R-PDCH(Reverse Packet Data Channel)는 코드 레이트(code rate)가 1/5인 터보 코드(turbo code)를 사용하여 부호화(encoding)를 수행하고 SPID(Sub Packet Identification)별로 전체 부호화된 심볼(encoded symbol)을 나누어 전송한다.
또한, 크게 패킷 사이즈(Packet size, 이하 Nep) 별로 11개의 데이터 레이트(data rate)가 존재한다.
즉, 일 례로 192(4 symbols), 408(4 symbols), 792(4 symbols), 1560(8 symbols), 3096(8 symbols), 4632(8 symbols), 616.80(8 symbols), 9240(8 symbols), 12312(8 symbols), 15384(8 symbols), 18456(12 symbols)의 11개 데이터 레이트(data rate)가 존재할 수 있다.
또한, 상기 SPID는 0,1,2로 나누어 전송되고, 상기 패킷 사이즈(Nep) 별로 각각 다른 변조(modulation)방법을 선택됨을 알 수 있다.
즉, 상기 192, 408, 792 데이터 레이터를 갖는 Nep는 BPSK 변조방법이 적용되고, 상기 1560, 3096, 4632, 616.80, 9240, 12312, 15384 데이터 레이트를 갖는 Nep는 QPSK 변조방법이 적용되며, 상기 18456 데이터 레이트를 갖는 Nep는 8-PSK 변조방법이 적용된다.
도 2에 도시된 PDCH 버퍼는 변조된 심볼(modulation symbol) 단위로 4개씩 저장되므로 상기 변조 방법에 따라 BPSK가 적용되는 경우 4(1x4)개의 심볼이, QPSK가 적용되는 경우 8(2x4)개의 심볼이, 8-PSK가 적용되는 경우 12(3x4)개의 심볼이 각각 도 3에 도시된 디인터리버 메모리(210)에 전송된다.
이와 같이 상기 4개의 심볼, 8개의 심볼, 12개의 심볼들이 상기 디인터리버 메모리에 전송되면, 각 패킷 사이즈(Nep) 별 구조(configure)는 다시 SPID별로 디인터리버 메모리부(deinterleaver memory) 즉, 각 서브블록(216)(S, P0, P0`, P1, P1`)에 저장되는 심볼 수, 전체 전송 심볼(symbol) 수, 부호화된 심볼(encoding symbol) 수, 그리고 H-ARQ 합산(combining) 수행 후 심볼 수로 나누어진다.
여기서, 상기 패킷 사이즈(Nep)와 SPID에 따라 심볼 결합(symbol combining)을 수행해야 하는지가 결정된다.
즉, 전송 심볼 수가 부호화된 심볼 수보다 큰지 여부를 비교하여 큰 경우 심볼 결합이 수행되는 것이다.
이 때, 상기 심볼 합산/ 패킹부(212)를 통해 심볼 결합이 수행 될 때에는 상기 디인터리버 메모리부를 구성하는 다수 서브블록(216)의 제 1측 포트(215)는 읽기 동작(read operation)을 수행하게 된다.
이에 상기 각 서브블록(216)의 제 1측 포트(215)를 통해 출력된 값은 상기 멀티플렉서(218)를 통해 선택되어 상기 심볼 합산/ 패킹부(212)로 전달되고, 상기 심볼 합산/ 패킹부(212)에서 상기 값 및 복조기(200)를 통해 입력되는 심볼이 합산된다.
이에 상기 합산된 심볼은 상기 디멀티플렉서(212)에 입력되고, 이는 상기 각 서브블록(216)의 쓰기 동작(write operation)을 수행하는 제 2측 포트(217)를 통해 입력되어 상기 디인터리버 메모리부를 구성하는 다수의 서브블록(216)에 저장된다.
단, 상기 심볼 결합은 전송 심볼 수가 부호화된 심볼 수보다 적은 경우에는 이루어지지 않는다.
이에 반해 입력되는 심볼이 12개인 경우 즉, 일 예로 패킷 사이즈(Nep)가 18456인 경우에는 심볼 결합(symbols combining)이 불필요하게 된다.
이 경우에는 이를 8 심볼(symbol)과 4 심볼(symbol) 단위로 패킹(packing)하여, 결과적으로 상기 12개의 심볼을 8개 심볼과 4개 심볼 단위로 나누어서 저장하게 되는데, 도 3에 도시된 바와 같이 상기 8개 심볼들은 디멀티플렉서(212)를 거쳐 디인터리버 메모리부의 각 서브블록(216)의 제 2측 포트(217)를 통해 저장되고, 상기 4개 심볼들은 디인터리버 메모리부의 각 서브블록(216)의 제 1측 포트(215)를 통해 저장된다.
즉, 상기 디인터리버 메모리부를 구성하는 각 서브블록(216)의 제 2측 포트(217)는 쓰기(write) 용이고, 제 1측 포트(215)는 상기 심볼 합산/ 패킹부(212)가 심볼 결합을 수행할 경우에는 읽기(read)용으로, 상기 심볼 합산/ 패킹부가 심볼 패킹을 수행할 경우에는 쓰기(write) 용으로 이용되는 것이다.
그리고, 심볼 전달(transfer)이 완료되면 디코더(decoder)(도 2의 220)에서 디인터리버 메모리부의 쓰기 포트(write port)를 이용하여 상기 디인터리버 메모리부를 구성하는 각 서브블록(sub block, , P0, P0`, P1, P1`)당 한 개의 심볼을 읽어 총 5개의 심볼을 읽음으로써 디코딩을 수행한다.
이와 같은 본 발명에 의하면, H-ARQ(Hybrid-Automatic Repeat request)를 지원하는 시스템에서 효율적 디인터리버 메모리 구조를 사용하여 복조기와 디인터리버 메모리 사이의 심볼 전달 시 병렬 전송을 가능케 하여 전달 시간을 단축 시킬 수 있고, 이로 인하여 신호를 디코딩할 수 있는 전체 시간을 늘려 모뎀 리소스(modem resource)를 증가시킬 수 있다는 장점이 있다.

Claims (8)

  1. 수신된 신호를 복조하는 복조기(demodulator)와, 복조된 신호를 디인터리빙하기 위한 디인터리버 메모리(deinterleaver memory)와, 디인터리빙된 신호를 복호화(decoding)하는 디코더(decoder)가 포함되어 구성되는 이동통신 시스템의 수신장치에 있어서,
    상기 디인터리버 메모리는,
    상기 복조기로부터 전달되는 심볼을 합산(adding)하거나, 또는 이를 8 심볼(symbol)과 4 심볼(symbol) 단위로 패킹(packing) 하는 심볼 합산/ 패킹부와;
    상기 심볼 합산/패킹부로부터의 출력을 입력 받아 이를 다수의 출력으로 분배하는 디멀티플렉서(demux)와;
    상기 디멀티플렉서의 다수 출력을 8 심볼(symbol) 단위로 각각 저장할 수 있는 디인터리버 메모리부(deinterleaver memory)로서의 다수의 듀얼 포트(dual-port) 서브블록과;
    상기 디인터리버 메모리부로부터의 각 출력에 대한 결합(combining)을 위하여 상기 디인터리버 메모리부로부터 읽은 데이터를 선택하는 멀티플렉서(mux)가 포함되어 구성됨을 특징으로 하는 이동통신 시스템의 수신장치.
  2. 제 1항에 있어서, 상기 복조기(demodulator)와 접속되며, H-ARQ(Hybrid-Automatic Repeat request)를 지원하는 채널인 패킷 데이터 채널(Packet Data Channel)의 복조를 수행하기 위해 복조 전 심볼을 저장하는 PDCH 버퍼가 더 구비됨을 특징으로 하는 이동통신 시스템의 수신장치.
  3. 제 1항에 있어서,
    상기 디인터리버 메모리부를 구성하는 다수의 서브블록은 읽기 동작(read operation) 또는 쓰기 동작(write operation)을 수행하는 제 1측 포트 및 쓰기 동작(write operation)을 수행하는 제 2측 포트를 갖는 듀얼 포트 구조로 구성됨을 특징으로 하는 이동통신 시스템의 수신장치.
  4. 제 1항에 있어서,
    상기 심볼 합산/ 패킹부는 상기 복조기를 통해 상기 디인터리버 메모리에 입력되는 심볼이 4개, 8개인 경우 미리 정한 조건의 만족 여부에 따라 심볼 결합을 수행함을 특징으로 하는 이동통신 시스템의 수신장치.
  5. 제 4항에 있어서,
    상기 미리 정한 조건은 전송 심볼 수가 부호화된 심볼 수보다 큰 경우임을 특징으로 하는 이동통신 시스템의 수신장치.
  6. 제 1항에 있어서,
    상기 심볼 합산/ 패킹부를 통해 심볼 합산이 이루어지는 경우 상기 각 서브 블록의 제 1측 포트는 읽기(read) 용이고, 제 2측 포트는 쓰기(write) 용임을 특징으로 하는 이동통신 시스템의 수신장치.
  7. 제 1항에 있어서,
    상기 심볼 합산/ 패킹부는 상기 복조기를 통해 상기 디인터리버 메모리에 입력되는 심볼이 12개인 경우 이를 8 심볼(symbol)과 4 심볼(symbol) 단위로 패킹(packing)함을 특징으로 하는 이동통신 시스템의 수신장치.
  8. 제 7항에 있어서,
    상기 심볼 합산/ 패킹부를 통해 심볼 패킹이 이루어지는 경우 상기 각 서브블록의 제 1측 포트 및 제 2측 포트는 모두 쓰기(write) 용임을 특징으로 하는 이동통신 시스템의 수신장치.
KR1020040118240A 2004-12-31 2004-12-31 이동통신 시스템의 수신장치 KR100683341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118240A KR100683341B1 (ko) 2004-12-31 2004-12-31 이동통신 시스템의 수신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118240A KR100683341B1 (ko) 2004-12-31 2004-12-31 이동통신 시스템의 수신장치

Publications (2)

Publication Number Publication Date
KR20060078981A KR20060078981A (ko) 2006-07-05
KR100683341B1 true KR100683341B1 (ko) 2007-02-15

Family

ID=37170800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118240A KR100683341B1 (ko) 2004-12-31 2004-12-31 이동통신 시스템의 수신장치

Country Status (1)

Country Link
KR (1) KR100683341B1 (ko)

Also Published As

Publication number Publication date
KR20060078981A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
EP1337063B1 (en) Turbo encoding / decoding device and method for processing frame data
US9184874B2 (en) Storing log likelihood ratios in interleaved form to reduce hardware memory
CA2172567C (en) Transmission method and system for jpeg images
JP3096020B2 (ja) 送信装置および受信装置
US7954016B2 (en) Efficient multi-symbol deinterleaver
JP2003023373A (ja) 符号分割多重接続移動通信システムでのデータ送／受信装置及び方法
JP4821771B2 (ja) Ｈｓ−ｐｄｓｃｈデコーダ及びそれを搭載した移動式無線通信装置
US6973611B2 (en) Interleaved coder and method
CA2408131A1 (en) Transmitting/receiving apparatus and method for packet retransmission in a mobile communication system
US20080313526A1 (en) Apparatus and method for transmitting and receiving data in a mobile communication system
KR100630143B1 (ko) 통신 시스템에서 셔플링 데이터의 수신 방법 및 장치
AU2002309310A1 (en) Method and apparatus for rearranging codeword sequence in a communication system
US7512863B2 (en) Turbo code interleaver for low frame error rate
EP2328275A1 (en) Interleaving method and communication device
KR100683341B1 (ko) 이동통신 시스템의 수신장치
KR100899736B1 (ko) 무선 패킷 데이터 채널 수신장치 및 방법
US20040260996A1 (en) External coding for enhanced communications reliability
KR101409571B1 (ko) 이동통신시스템의 데이터 송/수신 장치 및 방법
JP2003101419A (ja) インターリーブ送信装置および受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee