KR20030008629A - 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 - Google Patents
이동 통신 단말기에서의 복호 장치 및 그 제어 방법 Download PDFInfo
- Publication number
- KR20030008629A KR20030008629A KR1020010043464A KR20010043464A KR20030008629A KR 20030008629 A KR20030008629 A KR 20030008629A KR 1020010043464 A KR1020010043464 A KR 1020010043464A KR 20010043464 A KR20010043464 A KR 20010043464A KR 20030008629 A KR20030008629 A KR 20030008629A
- Authority
- KR
- South Korea
- Prior art keywords
- decoding
- units
- decoder
- data
- common memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6511—Support of multiple decoding rules, e.g. combined MAP and Viterbi decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
Claims (5)
- 이동 통신 단말기에서의 복호 장치에 있어서,복호 선택 신호에 따라 채널 선택이 제어되는 입력 데이터에 의해 선택적으로 구동되는 터보 복호부 및 비터비 복호부와;상기 터보 복호부 또는 비터비 복호부에 의해 액세스될 수 있는 다수의 공용 메모리부와;상기 복호 선택 신호에 의해 선택적으로 터보 복호부 또는 비터비 복호부의 메모리 할당에 따른 주소 영역의 단위 개수 및 데이터 영역의 단위 개수를 변환하여 상기 다수의 공용 메모리부와 매핑되도록 제어하는 변환부를 포함하여 구성되는 것을 특징으로 하는 이동 통신 단말기에서의 복호 장치.
- 제 1항에 있어서, 상기 복호부는상기 주소 영역의 단위 개수는 공용 메모리부의 주소 영역의 단위 개수에 복호부의 데이터 영역의 단위 개수를 고려한 공용 메모리부 선택 신호로서의 단위 개수를 합산한 값으로 결정되는 것을 특징으로 하는 이동 통신 단말기에서의 복호 장치.
- 제 1항에 있어서, 상기 복호부는하기 식을 만족하도록 구성된 것을 특징으로 하는 이동 통신 단말기에서의복호 장치.주소 영역의 단위 개수= L x M + N(L은 2L이 공용 메모리부의 수와 같아지게 되는 1이상의 정수,M은 상기 데이터 영역의 단위 개수가 필요로 하는 공용 메모리부의 수,N은 상기 공용 메모리부와 매핑되는 주소 영역의 단위 개수)
- 제 1항에 있어서, 상기 변환부는기선택된 복호부의 상위 또는 하위 주소에서 상기 공용 메모리와 매핑되는 주소 영역의 단위 개수만큼 선택하여 상기 다수의 공용 메모리부에 전송하는 주소 변환 모듈과;기선택된 복호부의 데이터 영역의 단위 개수를 상기 M(데이터 영역의 단위 개수가 필요로 하는 공용 메모리부의 수)으로 분할하여 상기 공용 메모리부와 송수신하는 데이터 변환 모듈과;기선택된 복호부의 상위 또는 하위 주소 영역에서 상기 L(2L이 공용 메모리부의 수와 같아지게 되는 1이상의 정수)만큼의 단위를 N번 선택하여, 상기 L 단위가 나타내는 수에 해당하는 N(공용 메모리부와 매핑되는 주소 영역의 단위 개수)개의 공용 메모리부에 선택신호를 출력하는 메모리 선택 변환 모듈을 포함하여 구성된 것을 특징으로 하는 이동 통신 단말기에서의 복호 장치.
- 복호 장치에 입력될 데이터 발생에 따라, 상기 입력 데이터의 채널 선택을 제어하기 위한 복호 선택 신호를 출력하는 제 1 단계와;상기 복호 선택 신호에 의해 선택적으로 터보 복호부 또는 비터비 복호부의 메모리 할당에 따른 주소 영역의 단위 개수 및 데이터 영역의 단위 개수를 변환하여 다수의 공용 메모리부와 매핑되도록 지원하는 제 2단계와;상기 복호 선택 신호에 따라 채널 선택이 제어되는 입력 데이터에 의해 선택적으로 터보 복호 연산 또는 비터비 복호 연산을 수행하는 제 3단계로 이루어진 이동 통신 단말기에서의 복호 장치 제어 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0043464A KR100438537B1 (ko) | 2001-07-19 | 2001-07-19 | 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 |
CNB021264511A CN1249588C (zh) | 2001-07-19 | 2002-07-19 | 公用存储器设备及其控制方法 |
US10/197,730 US7149951B2 (en) | 2001-07-19 | 2002-07-19 | Common memory device and controlling method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0043464A KR100438537B1 (ko) | 2001-07-19 | 2001-07-19 | 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030008629A true KR20030008629A (ko) | 2003-01-29 |
KR100438537B1 KR100438537B1 (ko) | 2004-07-03 |
Family
ID=19712298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0043464A KR100438537B1 (ko) | 2001-07-19 | 2001-07-19 | 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7149951B2 (ko) |
KR (1) | KR100438537B1 (ko) |
CN (1) | CN1249588C (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2834146A1 (fr) * | 2001-12-20 | 2003-06-27 | St Microelectronics Sa | Turbo-decodeur compact a haute efficacite |
EP1398881A1 (en) * | 2002-09-05 | 2004-03-17 | STMicroelectronics N.V. | Combined turbo-code/convolutional code decoder, in particular for mobile radio systems |
US7139862B2 (en) * | 2003-02-24 | 2006-11-21 | Nokia Corporation | Interleaving method and apparatus with parallel access in linear and interleaved order |
TWI313107B (en) * | 2003-11-24 | 2009-08-01 | Unified viterbi/turbo decoder for mobile communication systems | |
GB2409134B (en) * | 2003-12-11 | 2005-11-09 | Motorola Inc | A decoder |
CN1954503A (zh) * | 2004-05-18 | 2007-04-25 | 皇家飞利浦电子股份有限公司 | Turbo解码器输入重新排序 |
US8499229B2 (en) * | 2007-11-21 | 2013-07-30 | Micro Technology, Inc. | Method and apparatus for reading data from flash memory |
US8576955B2 (en) * | 2008-03-28 | 2013-11-05 | Qualcomm Incorporated | Architecture to handle concurrent multiple channels |
US8386895B2 (en) | 2010-05-19 | 2013-02-26 | Micron Technology, Inc. | Enhanced multilevel memory |
US8923453B2 (en) * | 2010-08-27 | 2014-12-30 | Futurewei Technologies, Inc. | System and method for iteration scheduling in joint equalization and turbo decoding |
US8497787B2 (en) * | 2010-11-12 | 2013-07-30 | Marvell World Trade Ltd. | Systems and methods for performing efficient decoding using a hybrid decoder |
TWI642287B (zh) * | 2016-09-06 | 2018-11-21 | 聯發科技股份有限公司 | 無線通訊系統中有效編碼切換方法及通訊設備 |
CN110311954B (zh) * | 2019-05-31 | 2022-02-15 | 上海赫千电子科技有限公司 | 车用传感器的数据读取系统及其读取方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432804A (en) | 1993-11-16 | 1995-07-11 | At&T Corp. | Digital processor and viterbi decoder having shared memory |
US6292918B1 (en) * | 1998-11-05 | 2001-09-18 | Qualcomm Incorporated | Efficient iterative decoding |
US6484283B2 (en) * | 1998-12-30 | 2002-11-19 | International Business Machines Corporation | Method and apparatus for encoding and decoding a turbo code in an integrated modem system |
GB9908863D0 (en) | 1999-04-20 | 1999-06-16 | Nds Ltd | Multiplexer |
US6813742B2 (en) * | 2001-01-02 | 2004-11-02 | Icomm Technologies, Inc. | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture |
-
2001
- 2001-07-19 KR KR10-2001-0043464A patent/KR100438537B1/ko active IP Right Grant
-
2002
- 2002-07-19 CN CNB021264511A patent/CN1249588C/zh not_active Expired - Fee Related
- 2002-07-19 US US10/197,730 patent/US7149951B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100438537B1 (ko) | 2004-07-03 |
CN1399197A (zh) | 2003-02-26 |
US20030018942A1 (en) | 2003-01-23 |
CN1249588C (zh) | 2006-04-05 |
US7149951B2 (en) | 2006-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100438537B1 (ko) | 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 | |
US5790817A (en) | Configurable digital wireless and wired communications system architecture for implementing baseband functionality | |
KR100526537B1 (ko) | 가변 데이터레이트의 채널 구조를 가지는 부호분할다중접속 통신시스템의 직교부호 할당 방법 및 그에 따른 장치 | |
JP2006344239A (ja) | シグナルプロセッサ | |
US5287525A (en) | Software controlled power shutdown in an integrated circuit | |
KR100604823B1 (ko) | Gsm과 gprs 송신기의 전력 램핑 제어기 및 그 제어방법 | |
JP2003264533A (ja) | ターボ復号器並びにターボ符号器及びターボ符号器、復号器を含む無線基地局 | |
JPH104580A (ja) | ハンドオフ通信システム | |
KR100866214B1 (ko) | 단말기에서 초기화 신호를 생성하는 장치 및 방법 | |
RU2236084C2 (ru) | Оснащенное кэш-памятью, работающее по принципу обратной последовательности запоминающее устройство с произвольной выборкой для последовательного декодера витерби | |
US6269097B1 (en) | Time switch with the control memory | |
JP2001127892A (ja) | ナースコールシステム | |
KR20020056441A (ko) | 바이트 어드레싱 메모리를 이용한 더블유-씨디엠에이 웰시스템의 인터리버 장치 및 그 제어방법 | |
KR100275527B1 (ko) | 워드 난수 발생 장치 및 그 방법 | |
KR100318847B1 (ko) | 가입자 집선장치가 장착된 전전자 교환기내 가입자 정합장치 | |
KR100201252B1 (ko) | 교환기의 음성 이득 조정회로 | |
KR100292909B1 (ko) | 무선가입자망 시스템용 기지국에서의 링크결합을 위한 멀티플렉스/디멀티플렉스 s장치 | |
KR20000047259A (ko) | 통신시스템에서 동일구조의 블록 어드레스매핑장치 | |
KR20050022981A (ko) | 메모리 인터페이스 장치 | |
KR950005464Y1 (ko) | 확장 메모리 액세스 장치 | |
KR100496479B1 (ko) | 어드레스 신호 디코딩 회로 | |
JP3224127B2 (ja) | 画像データ変換処理装置 | |
JPS63142434A (ja) | 割込み制御方式 | |
JPH07182270A (ja) | アドレス・データマルチプレクス制御可能なrom内部回路 | |
JPH0974400A (ja) | 圧縮伸張バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150522 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160524 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170524 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180524 Year of fee payment: 15 |