CN1399197A - 公用存储器设备及其控制方法 - Google Patents

公用存储器设备及其控制方法 Download PDF

Info

Publication number
CN1399197A
CN1399197A CN02126451A CN02126451A CN1399197A CN 1399197 A CN1399197 A CN 1399197A CN 02126451 A CN02126451 A CN 02126451A CN 02126451 A CN02126451 A CN 02126451A CN 1399197 A CN1399197 A CN 1399197A
Authority
CN
China
Prior art keywords
demoder
data
turbine
common memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02126451A
Other languages
English (en)
Other versions
CN1249588C (zh
Inventor
徐承完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN1399197A publication Critical patent/CN1399197A/zh
Application granted granted Critical
Publication of CN1249588C publication Critical patent/CN1249588C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6511—Support of multiple decoding rules, e.g. combined MAP and Viterbi decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种公用存储器设备及其控制方法。与传统终端相比，可使移动通信系统中的移动终端使用较小的硬件和较大的能效功率要求来存储接收到的数据。通过使用一个存储器对由多个解码器单元所解码的数据进行存储，从而实现这些优点。具体而言，终端执行下面的步骤：选择两个解码器中的一个进行数据解码，在选定的解码器中进行数据解码，基于解码数据中的信息确定连接到两个解码器的一个公用存储器的地址；在公用存储器的地址中存储解码的数据。第一解码器可以是维特比解码器，而第二解码器可以是透平解码器。可以根据解码器输出的解码数据中预定位的值来确定公用存储器的地址。通过这样使用公用存储器，终端能够实现比以前更小的尺寸。

Description

公用存储器设备及其控制方法
技术领域
本发明涉及在存储器中存储信息，尤其涉及在与两个或者更多数据解码器相连接的存储器中存储解码数据的系统和方法。
背景技术
通常，在数字通信系统中传输数据时会产生差错。为了纠正这些错误，使用了多种类型的差错控制码(例如，信道编码)。这些差错控制码包括块码和卷积码。块码将数据作为某些固定长度的块单元进行编码和解码。卷积码使用线性移位寄存器，通过比较当前数据和先前数据而进行编码。
维特比(Viterbi)算法是一种用于卷积编码的解码方法。维特比算法的硬件复杂性随限制长度(K)大小的平方增加。现在，使用K＝9。由于硬件复杂性太高，所以没有使用大于K＝9的值。在CDMA(IS 95)中使用K＝9的结构，在IMT-2000(这是下一代移动通信标准)中使用K＝9的维特比码和透平(Turbo)码。
透平码是使用内部交织器，通过将两个递归系统卷积编码器(RSC)并行连接所生成的编码。此类编码用于下一代移动通信标准中在以很高的传输率进行数据传输时的编码方法中。与卷积编码相比，已经证明透平编码具有较高的编码增益。另外，在接收端重复进行简单部分码的解码，从而上述方法具有较高的差错纠正功能。
图1显示的是根据现有技术，在移动终端中进行数据解码的方法。移动终端包括：接收机10，用于处理来自无线电部分的基带数据；存储器20，用于存储接收的数据；中央处理器(CPU)40，用于控制存储在存储器20中的数据，以输入到预定的解码器；切换器30，用于根据CPU40的控制信号在两个解码器间进行切换；维特比解码器50，用于对来自存储器20的输入数据进行维特比解码；和透平解码器60，用于对来自存储器20的输入数据进行透平解码。维特比解码器50包括维特比逻辑运算单元51和维特比存储器52。而透平解码器60包括透平逻辑运算单元61和透平存储器62。
下面参照图1对根据现有技术的数据解码过程进行描述。最初，接收机10由天线(未显示)接收数据，并且以帧为单元将数据传送到存储器20。存储器20存储从接收机10传送来的预定大小的数据帧。当在存储器20中存储数据时，CPU40确认数据存储在存储器20中，并且以解码选择信号的形式，按照下一代规范3GPP TS34.108的解码顺序，向切换器30发送控制信号。特别的，维特比解码或透平解码顺序是在3GPP TS34.108规范中规定的，并且根据这个规范而进行维特比解码或透平解码。
如果基于3GPP TS34.108规范设定维特比解码，那么处理过程如下。首先，CPU40确认是基于3GPP TS34.108规范设定维特比解码，并且将维特比解码选择信号传送到切换器30。切换器30接收维特比解码选择信号，在其控制下切换到维特比解码器50。当切换器30切换到维特比解码器50时，CPU40将数据传输信号传送到存储器20。当存储器20接收到数据传输信号时，其通过切换到维特比解码器50的切换器，将数据传送到维特比解码器50。
下一步，维特比解码器50将接收的数据传送到维特比逻辑运算单元51的分支度量生成器(BMG，未显示)。BMG(未显示)由接收到的数据计算分支度量(BM)值，所计算的值输入到维特比逻辑运算单元51的加法比较选择(ACS，未显示)中。BMG的BM是由状态转换图所生成的参考数据和所传送数据之间的差值，并定义为海明距离(hamming distance)。
在下一步中，ACS(未显示)添加从BMG输入的BM值和由先前数据所生成的路径量度(PM)值，并且将较小值的状态转换信息传送到维特比存储器52，用于回溯解码操作。维特比存储器52存储从维特比逻辑运算单元51的ACS(未显示)发出的状态转换信息，而通过上述操作存储的路径数据在经过预定的时间之后，进行回溯以获得存活路径(survival path)。然后，存储所获得的存活路径。
当在维特比存储器52中存储存活路径时，维特比解码器50对接收到的数据进行解码，并且在另外一个存储器(未显示)中存储该数据。
当使用存储在另外一个存储器(未显示)中的解码数据时，使用存储在维特比存储器52中的存活路径。
如果根据3GPP TS34.108规范设定透平解码，将按照如下所述进行处理。首先，CPU40确认是基于3GPP TS34.108规范设定透平解码，并且向切换器30发送透平解码选择信号。切换器30接收透平解码选择信号并且控制切换器切换到透平解码器60。当切换器切换到透平解码器60时，CPU40向存储器20发出数据传输信号。作为响应，存储器20通过切换器30将数据传送到透平解码器60，其中切换器30已经切换到透平解码器60。
下一步，透平解码器60接收数据，并且将接收到的数据传送到透平解码器60的透平逻辑运算单元61。透平逻辑运算单元61向透平存储器62发送对数似然比(LLR)，这是通过计算包含在所接收数据中的状态转换信息而获得的。透平存储器62然后存储传来的LLR。
当在透平存储器62中存储LLR时，透平解码器对接收数据进行解码，然后在另外一个存储器(未显示)中存储解码的数据。当使用存储在另外一个存储器(未显示)中的数据时，使用存储在透平存储器62中的LLR。
上述背景技术的移动终端有很多显著的缺点。最重要的可能是，背景技术的终端使用单独的存储器进行维特比解码器50和透平解码器60的解码。因此，存储器要求的大小达到256×16×4×2，从而也增大了终端硬件的尺寸。还有，由于增加了硬件的尺寸，提高了驱动硬件所需的功率消耗。
发明内容
本发明的一个目的是提供在移动通信系统中传输信息的系统和方法，其克服了背景技术中的缺点。
本发明的另外一个目的是通过提供一种在与维特比解码器和透平解码器相连接的公用存储器中存储数据的移动终端，达到上述的目的。该终端包括变换单元，用于映射公用存储器，以存储来自维特比解码器和透平解码器的数据。通过使用公用存储器来存储此数据，降低了终端硬件的大小和数量，由于降低了硬件的大小，也降低了驱动硬件所需的功率消耗。
通过提供包括下列部件的移动终端，实现了本发明的这些和其它目的：存储器，用于存储接收的数据；多个解码器，用于对数据进行解码；公用存储器，用于存储在多个解码器中进行解码的过程中所生成的数据；切换器，用于控制存储在存储器的数据，使其输出到相应的解码器；转换单元，用于设定存储器分配，以使得多个解码器和公用存储器能够匹配；和中央处理单元(CPU)，用于控制切换器和转换单元。
另外，也提供了一种控制公用存储器的方法，其中解码数据存储在公用存储器中，该方法包括：确认解码顺序的步骤；当解码顺序是维特比解码时，从CPU向切换器和转换单元发送维特比解码选择信号的步骤；在转换单元中设定维特比解码存储器分配的步骤；通过接收来自维特比解码器的存储器的数据，从而在维特比解码器中进行解码的步骤；通过转换单元将解码过程中生成的数据发送到公用存储器的步骤；在公用存储器中存储所接收数据的步骤。
本发明的一个目的可以部分或者全部地由一种公用存储器设备实现，该公用存储器包括：存储接收数据的第一存储器，用于数据解码的多个解码器，用于存储解码器所生成的数据的公用存储器，用于将第一存储器连接到解码器的切换器，用于控制公用存储器中的地址分配，以使得解码器和公用存储器相互匹配的转换单元，和用于控制切换器和转换单元的中央处理单元(CPU)。
本发明的一个目的可以部分或者全部地由一种控制公用存储器设备的方法实现，该方法包括：在至少一个第一解码器和一个第二解码器中确认解码顺序；基于解码顺序，从第一解码器和第二解码器中选择一个；基于选定的解码器，设定公用存储器中的地址分配；在选定的解码器中进行数据解码；基于所述的地址分配，在公用存储器中存储解码数据。
本发明的一个目的可以部分或者全部地由一种处理数据的方法实现，该方法包括：从两个解码器中选择一个解码器以实现数据解码，在选定的解码器中进行数据解码；基于所述解码数据的信息，确认连接到两个解码器的公用存储器的地址；在所述公用存储器的地址中存储解码的数据。
本发明的一个目的可以部分或者全部地由一种处理数据的系统实现，该系统包括：第一解码器；第二解码器；第一处理器，用于从两个解码器中选择一个以进行数据解码；第二处理器，基于选定解码器中解码的信息，确定连接到第一和第二解码器的公用存储器的地址。
本发明的一个目的可以部分或者全部地由一种分配地址的方法实现，该方法包括：从两个解码器的一个中接收解码数据，基于所述解码数据中的信息，确定连接到两个解码器的公用存储器的地址。
本发明的一个目的可以部分或者全部地由一种存储器分配单元实现，包括：用于从两个解码器之一接收解码数据的第一模块，用于基于所述解码数据中的信息，确定连接到两个解码器的公用存储器的地址的第二模块。
由下面的关于本发明的详细描述，参照附图，可以更清楚地了解本发明的上述和其它目的、特征、方面及特征。
本发明的其它优点、目的和特征有一部分将在以下的说明书中进行阐述，有一部分则对于本领域的技术人员经过对以下内容的检验后会变得明了，或者通过本发明的实践而体验到。按所附的权利要求书具体指出的可实现并达到本发明的目的和优点。
附图说明
以下参照附图对本发明进行详细的说明，其中相同的标号表示相同的元件。附图中：
图1显示的是根据现有技术在移动终端中进行数据解码过程的框图；
图2显示的是根据本发明在移动终端中进行数据解码过程的框图；
图3显示的是根据本发明在移动终端中进行数据解码过程的流程图；
图4显示的是根据本发明的地址分配处理的实施例的框图。
优选实施例详细说明
图2显示的是根据本发明的一个优选实施例，在移动终端中进行数据解码过程的框图。移动终端包括接收机100，用于由天线(未显示)接收数据；用于存储所接收数据的存储器200；用于控制存储器中所存储数据以输入到预定解码器的中央处理单元(CPU)400；基于CPU 400的控制信号而连接到解码器的切换器300。解码器包括维特比解码器500，用于对从存储器200输入的数据进行维特比解码，和透平解码器600，用于对从存储器200输入的数据进行透平解码。终端还包括公用存储器单元800，维特比解码器500和透平解码器600可以访问，以公用地存储数据。还包括转换单元700，用于设定维特比解码器500和透平解码器600的存储器分配，然后将其印射到公用存储器800。
维特比解码器500包括维特比逻辑运算单元510，而透平解码器600包括透平逻辑运算单元610。
转换单元700包括地址转换模块710，用于转换解码器的地址并且将其传送到公用存储器800；数据转换模块720，用于划分解码器的数据，从而在公用存储器800和其它存储器(未显示)之间发送/接收数据；和存储器选择转换模块730，用于选择高于或者低于解码器地址的一部分地址，并且输出相应的选择信号。
图3显示的是根据本发明的优选实施例，移动终端中的数据解码方法步骤的流程图。参照与本描述相关的图2和3对本方法进行描述，值得注意的是，从天线(未显示)接收数据的过程，存储器200中存储通过接收机传送的数据，以及由CPU400进行解码顺序检查等等和传统技术中的一样，因此，省略了这些步骤的详细描述(S10-S13)。
在初始处理步骤之后，本方法使用CPU400继续，其检查解码顺序，传送相应的解码选择信号到切换器300。同时，CPU可以传送同样的解码选择信号到转换单元700(S14和S22)。
在下一步，切换器300(其接收预定的解码器选择信号，即，来自CPU400的控制信号)受控建立和相应解码器的连接(S15和S23)。
另外，转换单元700(其从CPU400接收到控制信号)开始根据控制信号，即，选择预定解码的信号，在公用存储器800中设定存储相应的解码逻辑运算单元中产生的存活路径或者对数似然比(LLR)的配置(S16和S24)。
下面参照图4描述在转换单元700中设定相应解码存储器分配的方法。此图显示的是本发明的一个优选实施例，其中，维特比解码器500指定存储器的16位用于数据，而10位用于地址，透平解码器600指定存储器的56位用于数据，而8位用于地址，公用存储器800具有256×16×4的大小，其中此处的“4”表示公用存储器800包括四个存储器或者存储器部分。
对于维特比存储器分配的情况，下面将要描述转换单元700从维特比解码器500接收存活路径和设定维特比存储器的存储器分配。
首先，转换单元500的地址转换模块710同时传送10位地址中的低8位到四个公用存储器。数据转换模块720向4个公用存储器发送16位的数据。另外，基于10位地址中的高2位，存储器选择转换模块730传送一个选择信号到四个公用存储器800中的一个。即，如果高2位的值为0(00)，则操作第一个公用存储器40-1；如果高2位的值为1(01)，则操作第二个公用存储器40-2；如果高2位的值为2(10)，则操作第三个公用存储器40-3；如果高2位的值为3(11)，则操作第四个公用存储器40-4。
对于透平存储器分配的情况，下面将要描述转换单元700所实现的从维特比解码器500接收存活路径和设定维特比存储器的存储器分配的方法。
首先，转换单元500的地址转换模块710同时传送8位地址到四个公用存储器。数据转换模块720然后将56位的数据划分为16位，并且将数据传送到四个公用存储器800。此时，当56位按8位划分的时候，剩余8位。因此，传送到第一个公用存储器40-1的16位中的高8位填为0。存储器选择转换模块730输出选择信号到所有的四个公用存储器800。
当转换单元700完成解码存储器分配时，CPU400向存储器200发送数据传输信号(S17)。存储器200接收数据传输信号，并且通过切换器300传输数据到相应的解码器，切换器受控切换到相应的解码器(S18)。
切换器300从CPU400接收相应的解码选择信号，且受控切换到相应的解码器。控制切换器的过程和传统技术中的一样，因此，省略了对其的叙述。
接收到数据的维特比解码器500或者透平解码器600对接收数据进行解码(S19)。维特比解码器500或者透平解码器600中所解码的数据存储在另外一个存储器中(未显示)，在解码过程中所生成的存活路径或者LLR通过转换单元700传送到并保存在公用存储器800中(S20-S21)。
转换单元700已经接收了预定的解码选择信号，即，来自CPU400的控制信号，因此已经设定好存储器分配，从而，能够在公用存储器800中存储维特比解码器500或者透平解码器600的存活路径或者LLR。
根据本发明，当进行维特比解码的时候，公用存储器800作为维特比解码器500的存储器，当进行透平解码的时候，作为透平解码器600的存储器。当使用存储在另外一个存储器(未显示)中的解码数据时，使用上述公用存储器中所存储的存活路径或者LLR。
综上所述，根据本发明的移动终端使用公用存储器进行数据解码，该公用存储器能够存储当进行维特比解码或者透平解码时所生成的存活路径或者LLR。还有，转换单元用于相对于选定的维特比解码器500或者透平解码器600而映射公用存储器。结果，与传统技术相比，存储器的大小能够显著地降低到256×16×4，也降低了硬件的大小。同时，由于降低了硬件的大小，也降低了驱动硬件所需的功率消耗。
上述的实施例和优点仅是示例性的，并不构成对本发明的限定。本技术可以适用于其它类型的设备。本发明的描述仅是说明性的，它并不限制权利要求的范围。对于本技术领域人员，显然可以有各种替换、改进和变化。在权利要求书中，装置加功能的语句旨在涵盖实现所述功能的结构，它不仅是结构等同的，也包括同等的结构。

Claims (20)

1.一种公用存储器设备，包括：
第一存储器，用于存储接收的数据；
多个解码器，用于数据解码；
公用存储器，存储由解码器生成的数据；
切换器，用于将第一存储器连接到解码器；
转换单元，用于控制公用存储器中的地址分配，从而使得解码器和公用存储器相互匹配；以及
中央处理单元(CPU)，用于控制切换器和转换单元。
2.根据权利要求1的设备，其中，解码器包括维特比解码器和透平解码器。
3.根据权利要求2的设备，其中，公用存储器存储由维特比解码器和透平解码器分别生成的存活路径或对数似然比。
4.根据权利要求2的设备，其中，当切换器将第一存储器连接到维特比解码器时，公用存储器存储由维特比解码器生成的数据。
5.根据权利要求2的设备，其中，当切换器将第一存储器连接到透平解码器时，公用存储器存储由透平解码器生成的数据。
6.根据权利要求1的设备，其中，转换单元包括：
地址转换模块，用于转换解码器的地址并将地址发送到公用存储器；
数据转换模块，用于划分解码器的数据以在公用存储器和另一个存储器之间进行通讯；以及
存储器选择转换模块，用于选择高于或者低于解码器地址的一部分地址，并且输出对应于该地址的选择信号。
7.根据权利要求1的设备，其中，CPU同时将解码选择信号发送到切换器和转换单元。
8.根据权利要求1的设备，其中，当转换单元完成公用存储器地址分配的设定时，CPU向存储器发送数据传输信号。
9.根据权利要求4的设备，其中，维特比解码器包括维特比逻辑运算单元。
10.根据权利要求5的设备，其中，透平解码器包括透平逻辑运算单元。
11.一种控制公用存储器设备的方法，包括：
在至少一个第一解码器和一个第二解码器之间确定解码顺序；
基于解码顺序，选择第一解码器和第二解码器之中的一个；
基于选定的解码器，在公用存储器中设定地址分配；
在选定的解码器中进行数据解码；以及
基于所述的地址分配，在公用存储器中存储解码的数据。
12.根据权利要求11的方法，其中，根据预定的通信标准设定解码顺序。
13.根据权利要求11的方法，其中，选择步骤包括基于从CPU输出的解码选择信号，从第一解码器和第二解码器之中选择一个。
14.根据权利要求11的方法，还包括：
当完成设定步骤时，向选定的解码器传输数据。
15.根据权利要求11的方法，其中，第一解码器是维特比解码器，并且公用存储器存储由维特比解码器生成的存活路径。
16.根据权利要求15的方法，还包括：
当选择维特比解码器时，存储由维特比解码器生成的数据。
17.根据权利要求11的方法，其中，第一解码器和第二解码器之中一个是透平解码器，所述的方法还包括：
向切换器和实现所述设定步骤的转换单元发送用于选择透平解码器的透平解码选择信号。
18.根据权利要求17的方法，其中，当接收到透平解码选择信号时，转换单元设定公用存储器地址分配。
19.根据权利要求11的方法，其中，第一解码器和第二解码器之中一个是透平解码器，并且公用存储器通过地址转换单元存储由透平解码器生成的对数似然比(LLR)。
20.根据权利要求19的方法，还包括：
当选择透平解码器时，存储由透平解码器生成的数据。
CNB021264511A 2001-07-19 2002-07-19 公用存储器设备及其控制方法 Expired - Fee Related CN1249588C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0043464A KR100438537B1 (ko) 2001-07-19 2001-07-19 이동 통신 단말기에서의 복호 장치 및 그 제어 방법
KR43464/2001 2001-07-19

Publications (2)

Publication Number Publication Date
CN1399197A true CN1399197A (zh) 2003-02-26
CN1249588C CN1249588C (zh) 2006-04-05

Family

ID=19712298

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021264511A Expired - Fee Related CN1249588C (zh) 2001-07-19 2002-07-19 公用存储器设备及其控制方法

Country Status (3)

Country Link
US (1) US7149951B2 (zh)
KR (1) KR100438537B1 (zh)
CN (1) CN1249588C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018045970A1 (en) * 2016-09-06 2018-03-15 Mediatek Inc. Efficient coding switching and modem resource utilization in wireless communication systems
CN110311954A (zh) * 2019-05-31 2019-10-08 上海赫千电子科技有限公司 车用传感器的数据读取系统及其读取方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2834146A1 (fr) * 2001-12-20 2003-06-27 St Microelectronics Sa Turbo-decodeur compact a haute efficacite
EP1398881A1 (en) * 2002-09-05 2004-03-17 STMicroelectronics N.V. Combined turbo-code/convolutional code decoder, in particular for mobile radio systems
US7139862B2 (en) * 2003-02-24 2006-11-21 Nokia Corporation Interleaving method and apparatus with parallel access in linear and interleaved order
US7246298B2 (en) * 2003-11-24 2007-07-17 Via Technologies, Inc. Unified viterbi/turbo decoder for mobile communication systems
GB2409134B (en) * 2003-12-11 2005-11-09 Motorola Inc A decoder
CN1954503A (zh) * 2004-05-18 2007-04-25 皇家飞利浦电子股份有限公司 Turbo解码器输入重新排序
US8499229B2 (en) 2007-11-21 2013-07-30 Micro Technology, Inc. Method and apparatus for reading data from flash memory
US8576955B2 (en) * 2008-03-28 2013-11-05 Qualcomm Incorporated Architecture to handle concurrent multiple channels
US8386895B2 (en) 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory
US8923453B2 (en) * 2010-08-27 2014-12-30 Futurewei Technologies, Inc. System and method for iteration scheduling in joint equalization and turbo decoding
US8497787B2 (en) * 2010-11-12 2013-07-30 Marvell World Trade Ltd. Systems and methods for performing efficient decoding using a hybrid decoder

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432804A (en) 1993-11-16 1995-07-11 At&T Corp. Digital processor and viterbi decoder having shared memory
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
US6484283B2 (en) * 1998-12-30 2002-11-19 International Business Machines Corporation Method and apparatus for encoding and decoding a turbo code in an integrated modem system
GB9908863D0 (en) 1999-04-20 1999-06-16 Nds Ltd Multiplexer
US6813742B2 (en) * 2001-01-02 2004-11-02 Icomm Technologies, Inc. High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018045970A1 (en) * 2016-09-06 2018-03-15 Mediatek Inc. Efficient coding switching and modem resource utilization in wireless communication systems
TWI642287B (zh) * 2016-09-06 2018-11-21 聯發科技股份有限公司 無線通訊系統中有效編碼切換方法及通訊設備
US10206176B2 (en) 2016-09-06 2019-02-12 Mediatek Inc. Efficient coding switching and modem resource utilization in wireless communication systems
CN109691043A (zh) * 2016-09-06 2019-04-26 联发科技股份有限公司 无线通信系统中有效编码切换和调制解调器资源运用
CN109691043B (zh) * 2016-09-06 2021-02-23 联发科技股份有限公司 无线通信系统中有效编码切换方法、用户设备及相关存储器
CN110311954A (zh) * 2019-05-31 2019-10-08 上海赫千电子科技有限公司 车用传感器的数据读取系统及其读取方法
CN110311954B (zh) * 2019-05-31 2022-02-15 上海赫千电子科技有限公司 车用传感器的数据读取系统及其读取方法

Also Published As

Publication number Publication date
US20030018942A1 (en) 2003-01-23
KR100438537B1 (ko) 2004-07-03
CN1249588C (zh) 2006-04-05
US7149951B2 (en) 2006-12-12
KR20030008629A (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
CN1178399C (zh) 高度并行最大后验概率(map)解码器
CN1155160C (zh) 发送和接收链接码数据的方法和装置
KR100671075B1 (ko) 터보 코딩의 사용을 용이하게 하기 위한 디코더, 디코딩 시스템 및 디코딩 방법
CN1186880C (zh) 具有基于状态机的交织器的编码系统
CN1249588C (zh) 公用存储器设备及其控制方法
US6996767B2 (en) Memory configuration scheme enabling parallel decoding of turbo codes
US6567938B2 (en) Convolution decoding terminated by an error detection block code with distributed parity bits
RU2373642C2 (ru) Эффективный многосимвольный обратный перемежитель
US8453037B2 (en) Turbo coding having combined turbo de-padding and rate matching de-padding
JP2003023359A (ja) 誤り訂正ターボ符号の復号器
US6434203B1 (en) Memory architecture for map decoder
JP5129216B2 (ja) マップ・デコーダのためのメモリ・アーキテクチャ
CN1190902C (zh) 用于维特比译码器的相加比较选择单元
CN1830151A (zh) 维特比解码器
KR20160031781A (ko) 이진 직렬 연결된 부호를 사용하는 시스템에서 복호 방법 및 장치
KR100628201B1 (ko) 터보 디코딩 방법
WO2002071625A1 (fr) Turbo decodeur, procede de turbo decodage et support de stockage dans lequel le procede est stocke
KR100468249B1 (ko) 인터리브 어드레스 생성 장치, 터보 부호화 장치, 터보 복호화 장치, 통신 단말 장치, 기지국 장치 및 인터리브 어드레스 생성 방법
CN1129257C (zh) 串行回溯的最大似然解码方法及其使用该方法的解码器
JP3345396B2 (ja) インターリーブアドレス生成装置及びインターリーブアドレス生成方法
CN1671058A (zh) 基于Viterbi译码的多路并行循环块回溯技术
JP2001028548A (ja) 誤り訂正符号化装置及び方法、誤り訂正復号装置及び方法、情報処理装置、無線通信装置、並びに記憶媒体
WO2004019498A1 (en) Convolutional decoder and method for decoding demodulated values
CA2475863C (en) Rate matching device and method for a data communication system
CN100444524C (zh) 用于通信系统中编码数据位的方法、设备和系统

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060405

Termination date: 20170719