KR100438537B1 - 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 - Google Patents
이동 통신 단말기에서의 복호 장치 및 그 제어 방법 Download PDFInfo
- Publication number
- KR100438537B1 KR100438537B1 KR10-2001-0043464A KR20010043464A KR100438537B1 KR 100438537 B1 KR100438537 B1 KR 100438537B1 KR 20010043464 A KR20010043464 A KR 20010043464A KR 100438537 B1 KR100438537 B1 KR 100438537B1
- Authority
- KR
- South Korea
- Prior art keywords
- decoding
- data
- decoder
- viterbi
- turbo
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6511—Support of multiple decoding rules, e.g. combined MAP and Viterbi decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
Claims (5)
- 이동 통신 단말기에서의 복호 장치에 있어서,복호 선택 신호에 따라 채널 선택이 제어되는 입력 데이터에 의해 선택적으로 구동되는 터보 복호부 및 비터비 복호부와;상기 터보 복호부 또는 비터비 복호부에 의해 액세스될 수 있는 다수의 공용 메모리부와;상기 복호 선택 신호에 의해 선택적으로 터보 복호부 또는 비터비 복호부의 메모리 할당에 따른 최소 주소 비트수 및 최소 데이터 비트수를 변환하여 상기 다수의 공용 메모리부와 매핑되도록 제어하는 변환부를 포함하여 구성되는 것을 특징으로 하는 이동 통신 단말기에서의 복호 장치.
- 삭제
- 삭제
- 제 1항에 있어서, 상기 변환부는기선택된 복호부의 상위 또는 하위 주소에서 상기 공용 메모리와 매핑되는 최소 주소 비트수만큼 선택하여 상기 다수의 공용 메모리부에 전송하는 주소 변환 모듈과;기선택된 복호부의 최소 데이터 비트수를 그 최소 데이터 비트수가 필요로 하는 공용 메모리부의 공용 메모리 개수로 분할하여 상기 공용 메모리부와 송수신하는 데이터 변환 모듈과;기선택된 복호부의 상위 또는 하위 주소 영역에서 공용 메모리부에 개별 공용 메모리를 선택하기 위한 선택신호를 출력하는 메모리 선택 변환 모듈을 포함하여 구성된 것을 특징으로 하는 이동 통신 단말기에서의 복호 장치.
- 복호 장치에 입력될 데이터 발생에 따라, 상기 입력 데이터의 채널 선택을 제어하기 위한 복호 선택 신호를 출력하는 제 1 단계와;상기 복호 선택 신호에 의해 선택적으로 터보 복호부 또는 비터비 복호부의 메모리 할당에 따른 최소 주소 비트수 및 최소 데이터 비트수를 변환하여 다수의 공용 메모리부와 매핑되도록 지원하는 제 2단계와;상기 복호 선택 신호에 따라 채널 선택이 제어되는 입력 데이터에 의해 선택적으로 터보 복호 연산 또는 비터비 복호 연산을 수행하는 제 3단계로 이루어진 이동 통신 단말기에서의 복호 장치 제어 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0043464A KR100438537B1 (ko) | 2001-07-19 | 2001-07-19 | 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 |
CNB021264511A CN1249588C (zh) | 2001-07-19 | 2002-07-19 | 公用存储器设备及其控制方法 |
US10/197,730 US7149951B2 (en) | 2001-07-19 | 2002-07-19 | Common memory device and controlling method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0043464A KR100438537B1 (ko) | 2001-07-19 | 2001-07-19 | 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030008629A KR20030008629A (ko) | 2003-01-29 |
KR100438537B1 true KR100438537B1 (ko) | 2004-07-03 |
Family
ID=19712298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0043464A KR100438537B1 (ko) | 2001-07-19 | 2001-07-19 | 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7149951B2 (ko) |
KR (1) | KR100438537B1 (ko) |
CN (1) | CN1249588C (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2834146A1 (fr) * | 2001-12-20 | 2003-06-27 | St Microelectronics Sa | Turbo-decodeur compact a haute efficacite |
EP1398881A1 (en) * | 2002-09-05 | 2004-03-17 | STMicroelectronics N.V. | Combined turbo-code/convolutional code decoder, in particular for mobile radio systems |
US7139862B2 (en) * | 2003-02-24 | 2006-11-21 | Nokia Corporation | Interleaving method and apparatus with parallel access in linear and interleaved order |
US7246298B2 (en) * | 2003-11-24 | 2007-07-17 | Via Technologies, Inc. | Unified viterbi/turbo decoder for mobile communication systems |
GB2409134B (en) * | 2003-12-11 | 2005-11-09 | Motorola Inc | A decoder |
KR20070029744A (ko) * | 2004-05-18 | 2007-03-14 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 터보 디코더 입력 재배치 |
US8499229B2 (en) | 2007-11-21 | 2013-07-30 | Micro Technology, Inc. | Method and apparatus for reading data from flash memory |
US8576955B2 (en) * | 2008-03-28 | 2013-11-05 | Qualcomm Incorporated | Architecture to handle concurrent multiple channels |
US8386895B2 (en) | 2010-05-19 | 2013-02-26 | Micron Technology, Inc. | Enhanced multilevel memory |
US8923453B2 (en) * | 2010-08-27 | 2014-12-30 | Futurewei Technologies, Inc. | System and method for iteration scheduling in joint equalization and turbo decoding |
US8497787B2 (en) * | 2010-11-12 | 2013-07-30 | Marvell World Trade Ltd. | Systems and methods for performing efficient decoding using a hybrid decoder |
US10206176B2 (en) | 2016-09-06 | 2019-02-12 | Mediatek Inc. | Efficient coding switching and modem resource utilization in wireless communication systems |
CN110311954B (zh) * | 2019-05-31 | 2022-02-15 | 上海赫千电子科技有限公司 | 车用传感器的数据读取系统及其读取方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432804A (en) | 1993-11-16 | 1995-07-11 | At&T Corp. | Digital processor and viterbi decoder having shared memory |
US6292918B1 (en) * | 1998-11-05 | 2001-09-18 | Qualcomm Incorporated | Efficient iterative decoding |
US6484283B2 (en) * | 1998-12-30 | 2002-11-19 | International Business Machines Corporation | Method and apparatus for encoding and decoding a turbo code in an integrated modem system |
GB9908863D0 (en) | 1999-04-20 | 1999-06-16 | Nds Ltd | Multiplexer |
US6813742B2 (en) * | 2001-01-02 | 2004-11-02 | Icomm Technologies, Inc. | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture |
-
2001
- 2001-07-19 KR KR10-2001-0043464A patent/KR100438537B1/ko active IP Right Grant
-
2002
- 2002-07-19 US US10/197,730 patent/US7149951B2/en not_active Expired - Fee Related
- 2002-07-19 CN CNB021264511A patent/CN1249588C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1249588C (zh) | 2006-04-05 |
US7149951B2 (en) | 2006-12-12 |
CN1399197A (zh) | 2003-02-26 |
KR20030008629A (ko) | 2003-01-29 |
US20030018942A1 (en) | 2003-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100438537B1 (ko) | 이동 통신 단말기에서의 복호 장치 및 그 제어 방법 | |
KR100526537B1 (ko) | 가변 데이터레이트의 채널 구조를 가지는 부호분할다중접속 통신시스템의 직교부호 할당 방법 및 그에 따른 장치 | |
KR100297213B1 (ko) | 프로그램가능한atm메모리용데이터포트 | |
US5287525A (en) | Software controlled power shutdown in an integrated circuit | |
EP0715416A2 (en) | System and method deinterleaving digital data | |
JP2003264533A (ja) | ターボ復号器並びにターボ符号器及びターボ符号器、復号器を含む無線基地局 | |
JPH104580A (ja) | ハンドオフ通信システム | |
RU2236084C2 (ru) | Оснащенное кэш-памятью, работающее по принципу обратной последовательности запоминающее устройство с произвольной выборкой для последовательного декодера витерби | |
KR20020056441A (ko) | 바이트 어드레싱 메모리를 이용한 더블유-씨디엠에이 웰시스템의 인터리버 장치 및 그 제어방법 | |
KR101062874B1 (ko) | 광원 조광모듈에 대한 자동 주소할당 방법 | |
JP3224127B2 (ja) | 画像データ変換処理装置 | |
KR0155336B1 (ko) | 멀티채널 정합회로 | |
JPH0254719B2 (ko) | ||
KR100201252B1 (ko) | 교환기의 음성 이득 조정회로 | |
CN116705102A (zh) | 休眠控制方式和休眠控制电路 | |
KR20050022981A (ko) | 메모리 인터페이스 장치 | |
CN117118931A (zh) | 一种网口通信系统、数据处理方法、装置、设备及存储介质 | |
JPH02919B2 (ko) | ||
KR100496479B1 (ko) | 어드레스 신호 디코딩 회로 | |
JPH0983441A (ja) | 送受信装置 | |
JPH11288330A (ja) | 設定機能付き集積回路 | |
CN117539190A (zh) | 一种扩展多功能的Profinet控制面板及方法 | |
KR100247058B1 (ko) | 코드분할 다원접속방식 통신시스템의 단말기에서 다이버시티컴바이닝 회로를 구비한 수신장치 | |
KR20000047259A (ko) | 통신시스템에서 동일구조의 블록 어드레스매핑장치 | |
JPH11274943A (ja) | 並列演算処理装置及び並列演算処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150522 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160524 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170524 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180524 Year of fee payment: 15 |