JP2009239964A - 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 - Google Patents
符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 Download PDFInfo
- Publication number
- JP2009239964A JP2009239964A JP2009165126A JP2009165126A JP2009239964A JP 2009239964 A JP2009239964 A JP 2009239964A JP 2009165126 A JP2009165126 A JP 2009165126A JP 2009165126 A JP2009165126 A JP 2009165126A JP 2009239964 A JP2009239964 A JP 2009239964A
- Authority
- JP
- Japan
- Prior art keywords
- address
- bits
- physical channel
- bit
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/216—Code division or spread-spectrum multiple access [CDMA, SSMA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Abstract
【課題】符号分割多重アクセス方式(CDMA)を使用する無線時分割双方向伝送(TDD)通信システムに関し、物理チャネル処理に対するプッシュアプローチを提供する。
【解決手段】第1インタリーババッファ内のビットのアドレスから物理チャネルバッファ内のビットのアドレスマッピングを決定する(82)。物理チャネルバッファのアドレス(84)は、レートマッチング(88)、ビットスクランブリング(90)、第2インタリービング(92)および物理チャネルマッピング(94)の後のビットのアドレスに対応して決定される。このビットは、直接第1インタリーババッファ(82)から読み込まれ(78)、決定された物理チャネルバッファのアドレスを使用して物理チャネルバッファ(84)に書き込まれる。
【選択図】図4
【解決手段】第1インタリーババッファ内のビットのアドレスから物理チャネルバッファ内のビットのアドレスマッピングを決定する(82)。物理チャネルバッファのアドレス(84)は、レートマッチング(88)、ビットスクランブリング(90)、第2インタリービング(92)および物理チャネルマッピング(94)の後のビットのアドレスに対応して決定される。このビットは、直接第1インタリーババッファ(82)から読み込まれ(78)、決定された物理チャネルバッファのアドレスを使用して物理チャネルバッファ(84)に書き込まれる。
【選択図】図4
Description
本出願は、2001年4月16日に出願した米国仮特許出願第60/284062号の優先権を主張する。
本発明は、一般に、符号分割多重アクセス方式(CDMA)を使用する無線時分割双方向伝送(TDD)通信システムに関する。特に、本発明は、このようなシステムの物理層におけるデータの処理に関する。
CDMA通信システムでは、通信は、チャネライゼーション符号(channelization code)により区別される、無線エアーインタフェイス(wireless air interface)を介して同じ周波数スペクトルで伝送される。スペクトルの利用をさらに高めるために、CDMA/TDD通信システムでは、スペクトルを、1フレーム当たり15個のタイムスロットなどの、タイムスロットの個数が固定されている繰り返しフレームに時分割する。TDDでは、各タイムスロットは、アップリンクまたはダウンリンクに対し排他的にしか使用されない。
伝送する前に、エアーインタフェイスを介した転送の対象となるデータを、Universal Mobile Telecommunication System(UMTS)の地上無線アクセスネットワーク(UTRAN)により処理する。簡略化した無線通信システムが図1に示されている。無線ユーザ(ユーザ機器;UE)381〜38N(38)は基地局361〜36N(36)と通信する。通常、ノード−B 341〜34N(34)が基地局36のグループを制御する。無線ネットワークコントローラ(RNC)321〜32N(32)がノード−B 34のグループを制御する。RNC 32、ノード−B 34およびその他の関連するコンポーネントはUTRAN30の一部である。UTRAN30は、コアネットワーク40を通じて他のユーザと通信する。
UTRAN30内でのデータ処理は、Third Generation Partnership Project(3GPP)、UMTSの地上無線アクセス(UTRA)TDDシステムなどにより標準化されている。UTRAN30では、エアーインタフェイスでの転送用のトランスポートチャネル(transport channel)を処理する。図2は、このUTRAN処理のブロック図である。
トランスポートブロックが到着し、エアーインタフェイスでトランスポートが行われる。トランスポートブロックは、集合(トランスポートブロック集合(transport block sets))単位で到着する。これらの集合は、指定された時間間隔(伝送時間間隔(TTI))で受信される。3GPP UTRA TDDについては、可能なTTI長は10ミリ秒、20ミリ秒、40ミリ秒、および80ミリ秒であり、これらはそれぞれ、1、2、4、および8個の無線フレームに対応する。
巡回冗長符号(CRC)アタッチメントブロック(attachment block)42により、CRCビットが各トランスポートブロックに付加される。受信機側の誤り検出にCRCビットが使用される。CRCビット長は、上位の層から信号として送られる。
トランスポートブロック(TrBKs)は、TrBK連結/符号ブロックセグメンテーションブロック(concatenation/code block segmentation block)44によって順次連結される。連結ブロックのビットの数が符号ブロックの最大許容サイズを超える場合、連結されているブロックは複数のセグメントに分割される。符号ブロックのサイズは、畳み込み符号化(最大504ビット)、ターボ符号化(最大5114ビット)、または符号化なし(無制限)など、使用する誤り訂正符号化の種類に基づく。連結されているブロックは、サイズが等しい最も少ない数のセグメント(符号ブロック)に分割される。元の数の連結されているビットがセグメントの最小個数の偶数倍数でない場合、埋めビットを使用して、セグメントのサイズが等しくなるようにする。
チャネル符号化ブロック46の誤り訂正で、畳み込み符号化、ターボ符号化、または符号化なしなどにより、符号ブロックを符号化する。符号化の後、符号ブロックは1つに連結される。連結されている符号ブロックをサイズが等しい最小個数のセグメント(フレーム)に分割できない場合、任意個数の追加ビットを連結することにより無線フレームイコライゼーション(Radio Frame equalization)が実行される。
第1インタリーバ(first interleaver)48が、連結されているすべてのデータをインタリーブする。その後、無線フレームセグメンテーションブロック50により、インタリーブされたデータが無線フレームにセグメント分割される。レートマッチングブロック(rate matching block)52は、ビットをパンクチャリングする(punctures)、つまりビットを繰り返す。パンクチャリングおよび繰り返しにより、各物理チャネル(リソースユニット)上で送信されるデータはそのチャネルの最大ビットレートに等しくなる。各トランスポートチャネル(TrCH)のレートマッチング属性は、上位層により信号として送られる。
TrCH多重化ブロック54は、トランスポートチャネル毎にフレームのデータを1つ受け取る。TrCH毎に受け取ったデータは、順次多重化され、複合トランスポートチャネル(CCTrCH)上に送り出される。ビットスクランブリングブロック(bit scrambling block)56が、CCTrCHビットをスクランブルする。
物理チャネルブロック58により、スクランブルされたデータが物理チャネル上にマッピングされる。第2インタリーバ(second interleaver)60は、スクランブルデータを無線フレーム全体にわたって、または各タイムスロットにわたってインタリーブする。上位層により、使用するインタリーブの種類が指示される。第2インタリービングの後、物理チャネルマッピングブロック62によりエアーインタフェイス上で転送できるように、インタリーブされたデータが複数の物理チャネルにセグメント分割される。その後、物理チャネルデータが、基地局36またはUE38などから送信される。UE38または基地局36などの受信機側では、同じプロセスを逆の順序で実行し、送信されたデータを復元する。
図2に示されているようにデータを処理するために、第1インタリーバ48、レートマッチングブロック52、トランスポートチャネル多重化ブロック68、ビットスクランブリングブロック56、および第2インタリーバ60などの後に、さまざまなレベルのバッファリング(バッファ64、66、70、72)が必要である。このような広範なバッファリングは望ましくない。大量のメモリを使用し、特定用途向け集積回路(ASIC)のメモリ空間を追加して、このようなバッファリングに対応する必要がある。
3GPP TS 25.222 V4.0.0,3GPP,2001年 3月,pp.21-29,URL,http://www.3gpp.org/ftp/Specs/archive/25_series/25.222/25222-400.zip
したがって、他のデータ処理方式を用意することが望ましい。
本発明は、物理層処理で使用するさまざまな実施形態を含む。一実施形態では、第1インタリーババッファ内のビットのアドレスから物理チャネルバッファ内のビットのアドレスマッピングを決定する。物理チャネルバッファのアドレスは、レートマッチング、ビットスクランブリング、第2インタリービング、および物理チャネルマッピングの後のビットのアドレスに対応して決定される。これらのビットは、直接、第1インタリーババッファから読み込まれ、決定された物理チャネルバッファのアドレスを使用して物理チャネルバッファに書き込まれる。他の実施形態では、物理チャネルバッファ内のビットのアドレスから第1インタリーババッファ内のビットのアドレスマッピングを決定する。第1インタリーババッファのアドレスは、逆レートマッチング、逆ビットスクランブリング、逆第2インタリービング、および逆物理チャネルマッピングの後のビットのアドレスに対応して決定される。これらのビットは、直接、決定された第1インタリーババッファから読み込まれ、物理チャネルバッファのアドレスに書き込まれる。
好ましい実施形態は、3GPP UTRA TDD通信システムの好ましいアプリケーションの文脈において説明されているが、これらの実施形態は、符号分割多重アクセス2000(CDMA2000)、時分割同期符号分割多重アクセス(TDSCDMA)、および周波数分割双方向符号分割多重アクセス(FDD/CDMA)、およびアプリケーションなどの他の規格に適用することもできる。好ましい実施形態は、「プッシュ」、「プル」、および「簡約第1インタリーババッファリング」の3つの一般的なアプローチで説明されている。しかし、それぞれのアプローチに対するエンジンの実施形態は、他のアプローチまたは他のアプリケーションで使用できるように手直しすることができる。
物理チャネル処理に対するアプローチの1つは、図3の流れ図と図4のブロック図に示されているように「プッシュ」アプローチと呼ばれる。送信側で「プッシュ」アプローチをとった場合、第1インタリーブ出力バッファ82から出力されたビットはマッピングされ(ステップ74)、物理チャネルバッファ84の1つのビットに書き込まれる(ステップ76)。物理チャネルバッファ84内のデータが、チップレート処理に送られ、エアーインタフェイス上で伝送される。説明のため、第1インタリーブバッファ82の与えられた1ビットを、図4に示されているように、物理チャネルバッファ84内のどの場所にもマッピングしない、1つの場所にマッピングする、または複数の場所にマッピングするのいずれかとする。ビットは、マッピングされた後、物理チャネルバッファ84の対応する位置に挿入される。受信側では、物理チャネルバッファ84からビットを読み込んで、第1インタリーブバッファ82に書き込む。その結果、送信側の「プッシュ」アプローチが、受信側の「プッシュ」アプローチと逆の順序で実行される。以下では、「プッシュ」アプローチは主に、送信側から説明されている。受信側も、同様の逆の順序で実行される。
図4は、プッシュアプローチの一実施形態のブロック図である。第1インタリーババッファ82内のビットについては、プッシュアドレス生成エンジン86により、物理チャネルバッファ84のリソースユニット内のその宛先アドレスが決定される。1回に、1フレーム分のビットが処理される。TTIが10ミリ秒を超える場合、第1のフレームの後、他のフレームビットが順次取り出され、たとえば、フレーム1からフレーム2、フレーム3まで取り出される。これらのビットは、1度に1つずつ、または8ビット、16ビット、または32ビットなどのグループ単位で取り出すことができる。プッシュアドレス生成エンジン86では、物理チャネルバッファ84内の各ビットの書き込み先アドレスとして、アドレスを1つ、または複数を決定するか、または何も決定しない。プッシュアドレス生成エンジン86は、標準化されている、または信号が発せられる制御パラメータを使用して、適切なアドレスを決定する。
プッシュアドレス生成エンジン86は、制御信号を読み取り/書き込みコントローラ78に送る。読み取り/書き込みコントローラ78は、第1インタリーババッファ82内の対応するアドレスから1ビットまたは複数のビットを読み込み、プッシュアドレス生成エンジン86によって指示されたとおり1つまたは複数のアドレスに1つ/複数のビットを書き込む。これらのオペレーションはすべて、物理マッピングコントローラ104により制御され、これはさらに、制御パラメータを使用して、物理層処理オペレーションを監視する。
プッシュアドレス生成エンジン86は、レートマッチングエンジン88、ビットスクランブリングエンジン90、第2インタリービングエンジン92、および物理チャネルマッピングエンジン94の4つの一次サブエンジンを備える。
他の3つのサブエンジンは、無線フレームセグメンテーション計算エンジン96、TrCH多重化(MUX)計算エンジン98、および物理チャネルセグメンテーション計算エンジン100の4つの一次エンジンに情報を供給する。これら3つのサブエンジンは、機能として物理層の処理中にビットの順序を変更することはしない。これらのエンジンは、実際にはビットにマークをつける。
無線フレームセグメンテーションエンジン96は、各フレーム内で送信する第1インタリーババッファ82のビットアドレスを決定する。TrCH MUXエンジン98は、そのフレーム内のどれをどのCCTrCHに送信するかを決定する。物理チャネルセグメンテーションエンジン100は、どのCCTrCHがどの物理チャネル(リソースユニット)で送信されるかを決定する。これら3つのエンジンは96、98、100は、情報を必要とするステップの直前に実行され機能するものとして図1に示されているが、実際には、それよりも前に実行することができ、場合によっては、一次エンジン88、90、92、94のどれかが動作する前に実行することができる。
4つの1次エンジン88、90、92、94は、送信側で図3に示されている順序で動作する。レートマッチングがまず最初に実行される。それに続いて、ビットスクランブリングが実行され、その後、第2インタリービングが実行される。最後に、物理チャネルマッピングが実行される。
レートマッチングでは、ビットのパンクチャリングおよび繰り返しが実行され、必要なチャネル数を減らすだけでなく、各チャネルが確実に完全に利用されるようにする。説明のため、チャネルにおいて第1インタリーババッファ内に110ビットがあるが、物理チャネルの割り当てのためそのチャネルは100ビットを持つ必要があるとする。10ビットのパンクチャリングが行われる。それとは対照的に、バッファ内でその同じチャネルに90ビットしかない場合、10ビットを繰り返すことが必要になるであろう。パンクチャリングと繰り返しのため、第1インタリーババッファのいくつかのビットがどのアドレスにも書き込まれないか、または1つのアドレスに書き込まれるか、または複数のアドレスに書き込まれる。
レートマッチングエンジン88は、レートマッチングの後に第1インタリーババッファの各ビットが入るアドレスを決定するが、これについては図5を使用して説明する。レートマッチングは主に、e−ini、e−plus、およびe−minusの3つの変数を使用する。e−iniは、レートマッチングアルゴリズムで使用するeに対する初期値である。e−plusは、レートマッチングアルゴリズムで使用するeに対する増分値である。e−minusは、レートマッチングアルゴリズムで使用するeに対する減分値である。
レートマッチングエンジン88は、特定のチャネルが畳み込み符号化されているか、またはターボ符号化(ステップ106)されているかに応じて、ステップ108またはステップ110を選択する。この選択は、制御情報により信号化される。チャネルが非ターボ符号化された場合、ビットは1つの列として取り扱われる(ステップ110)。ターボ符号化では、各ビットに、3種類のシステマティック(S)、パリティ1(P1)、およびパリティ2(P2)のうちの1つをタグとして付ける。パンクチャリングは、システマティックビット上では実行されない。レートマッチングエンジンでは、これらの種類のビットをそれぞれ別々の列として取り扱う(ステップ108)。これらのビットを別々に取り扱うと、規格で説明されているように、明示的なビット分離とビット収集が必要なくなる。
プッシュアドレスマッピングの好ましいレートマッチングアルゴリズムは以下のとおりである(ステップ112)。
パラメータの定義:
eini 現在のパンクチャリングと望んでいるパンクチャリングの比の間の初期誤差
eminus 変数eの減分値
eplus 変数eの増分値
X レートマッチング前のビット数(送信の観点から)
p パンクチャリングまたは繰り返しの後のビットのマッピング先のアドレス
u レートマッチング前のビットのアドレス(送信の観点から)
e 「誤差」を標準で規定されているとおりに保持する一時変数
i 列識別子(つまり、S、P1、またはP2)
f さらにアドレスpを解決し、ビットuを該当する物理チャネルに書き込むプッシュ処理エンジンの残り部分を表す機能
パンクチャリングが実行される場合、以下のアルゴリズムが使用される。
eini 現在のパンクチャリングと望んでいるパンクチャリングの比の間の初期誤差
eminus 変数eの減分値
eplus 変数eの増分値
X レートマッチング前のビット数(送信の観点から)
p パンクチャリングまたは繰り返しの後のビットのマッピング先のアドレス
u レートマッチング前のビットのアドレス(送信の観点から)
e 「誤差」を標準で規定されているとおりに保持する一時変数
i 列識別子(つまり、S、P1、またはP2)
f さらにアドレスpを解決し、ビットuを該当する物理チャネルに書き込むプッシュ処理エンジンの残り部分を表す機能
パンクチャリングが実行される場合、以下のアルゴリズムが使用される。
繰り返しが実行される場合、以下のアルゴリズムが使用される。
「プッシュ」レートマッチングについては、好ましいTDD/CDMA通信システムと関連して説明しているが、これは、TDD/CDMA、FDD/CDMA、およびTDSCDMAシステムとともにUE、基地局、またはノード−Bなどのさまざまなアプリケーションで使用することができる。
このプロセスの次のステップはビットスクランブリングである。ビットスクランブリングでは、DCバイアスをなくすようにビットの順序が変更される。ビットスクランブリングエンジンにより、レートマッチングエンジンによって出力されたアドレスに対するビットスクランブリングしたアドレスが決定される。
ビットスクランブリングでは、スクランブル符号を使用してビットのスクランブルが行われる。ビットのスクランブリングは、DCバイアスの除去に使用される。ビットスクランブリングに先立つビットは、h1、h2、h3、...、hsなどで表される。Sは、CCTrCH内のビットの個数であり、そうでない場合はスクランブリングブロックと呼ばれる。S個のビットのビットのうちk番目のビットは、式1と2で定められている。
pkは、スクランブル符号のk番目のビットである。giはgのi番目のビットである。
ビットスクランブリングのプロセスは、図6の流れ図に説明されている。CCTrCH内のビットの位置kを使用して、スクランブル符号pkの対応するビットを決定する(ステップ300)。ビットhkは、pkとの排他的論理和を実行するなどしてスクランブルする(ステップ302)。
図7に示されているように、図8の流れ図で説明している他の実施形態では、ビットスクランブリングエンジン90は、他のエンジン88、92、94(レートマッチング、第2インタリービング、および物理チャネルマッピング)の後に配置される。この実施形態により、アドレスマッピングのすべてをビットの値を操作する前に実行することができる。ビットスクランブリングエンジンは、レートマッチングの後に指定されたビットのアドレスを決定する(ステップ304)。レートマッチングの後に指定ビットのアドレスを使用して、ビットをスクランブルするpkを決定する(ステップ306)。決定されたpkを使用して排他的論理和を実行するなとして、指定のビットがスクランブルされる(ステップ308)。
「プッシュ」ビットスクランブリングについては、好ましいTDD/CDMA通信システムと関連して説明しているが、これは、好ましくはTDD/CDMAシステムのUE、基地局、またはノード−Bなどのさまざまなアプリケーションで使用することができる。
第2インタリーバエンジン92は、レートマッチングが後にビットをインタリーブするために使用される。最初、第2インタリーバエンジン92は、CCTrCH全体で、あるいはCCTrCHの単一タイムスロットで第2インタリーブを実行するかどうかを知る必要がある。この情報は、上位層から信号化される。第2インタリービングでは、ビットは、30個を超える列など行毎に読み込まれる。配列内に読み込まれた後、列の置換が実行される。これらのビットは、その後、置換された列から読み出される。
第2インタリービングは、図9と10で説明されている。第2インタリービングの前(ビットスクランブリングの後)のビットのアドレスuを使用して、第2インタリービングの後のアドレスpを決定する。配列の知られている数の列、たとえば30個の列を使用して、配列内のビットの列および行を決定する(ステップ114)。図10を説明するために、ビットスクランブリングの後のアドレス58のビットを分析する。アドレスを除算して、切り捨てを行うことで、ビットの行が求められる(行1:58/30=1...余り29)。列は、この除算の余りから求められる。この説明図では、列は、余りから1引いて列28と決定される(29−1)。知られている列の順列置換を使用して、ビットに対する新しい列を決定する(ステップ116)。この説明図では、列28は列11に置換される。CCTrCHまたはCCTrcHタイムスロット内のビットの個数および列のオフセットにより、第2インタリービングの後のビットのアドレスpが決定される(ステップ118)。この説明図では、列11の前の7つの列は3ビットを含み、4つの列は2ビットを含む。そのため、ビットは第2インタリービングの後のアドレス30のところにある。
「プッシュ」第2インタリービングについては、好ましいTDD/CDMA通信システムと関連して説明しているが、これは、TDD/CDMA、FDD/CDMA、およびTDSCDMAシステムとともにUE、基地局、またはノード−Bなどのさまざまなアプリケーションで使用することができる。
第2インタリービングの後、各CCTrCHのビットは、物理チャネル/リソースユニットにマッピングされる。物理チャネルのマッピングについては、図11を使用して説明する。物理チャネルのマッピングでは、4つ異なるケースについて異なるマッピングアプローチを使用している。第1のケースでは、タイムスロットはCCTrCHに対し1つのリソースユニットしか持たない。第2のケースでは、ダウンリンクのため複数のリソースユニットがタイムスロット内で使用される。第3のケースでは、複数のリソースユニットがアップリンクで使用され、第1のリソースユニット内のデータの拡散係数は第2のリソースユニットの拡散係数以上である。第4のケースでは、複数のリソースユニットがアップリンクで使用され、第1のリソースユニットの拡散係数は第2のリソースユニットの拡散係数よりも小さい。アップリンクでは、タイムスロット内でCCTrCHに対してリソースユニットを2つしか使用できない。物理チャネルマッピングエンジン100は、入力ビットのアドレスuを4つのカテゴリのうちの1つに分類する(ステップ120)。
第1のケース(タイムスロット内に単一のリソースユニットがある)では、ビットは順次リソースユニットに割り当てられる。したがって、第2インタリービングの後のビットのアドレスuは、リソースユニット内のアドレスpに直接対応する(ステップ122)。
第2のケース(複数のリソースユニットに対するダウンリンク)では、ビットは各リソースユニットに順に割り当てられる。第1のビットをリソースユニット1に割り当て、第2のビットをリソースユニット2に割り当て、というように、最後のリソースユニットに到達するまでこの操作を繰り返す。最後のリソースユニットに到達すると、次のビットがリソースユニット1に割り当てられる。
各リソースユニットに割り当てる操作は、モジュロ計数(modulo counting)とみなすことができる。図12の説明では、リソースユニットが3つある。リソースユニットを埋める操作は、モジュロ3(modulo 3)計数である。一般に、N個のリソースユニットがある場合、それらのリソースユニットはモジュロN計数を用いて埋められる。
奇数リソースユニットは、左から右へ埋められ、偶数リソースユニットは、右から左へ逆の順序で埋められる。図12に示されているように、リソースユニット1および3は、左から右へ埋められ、リソースユニット2は右から左へ埋められる。
ビットは、リソースユニットのうちの1つが埋められるまでこのようにして埋められる。この点を切り換え点(スイッチ点;switch point)と呼ぶ。切り換え点では、埋められたリソースユニットの個数だけモジュラス(modulus)の数が減らされる。図12を説明図として使用すると、リソースユニット1はビット681で埋められる。残りのリソースユニットが埋められた後、リソースユニット2および3は、ビット684(切り換え点)から始めて、モジュロ2計数を用いて埋められる。
物理チャネルマッピングエンジンはビットを、切り換え点の前で順方向(F)、切り換え点の前で逆方向(R)、切り換え点の後で順方向(F)、切り換え点の後で逆方向(R)の4つのカテゴリのうちの1つに分類する(ステップ124)。順方向では、ビットは左から右に向かって埋められ、逆方向では、ビットは右から左に向かって埋められる。ビットのアドレスは、そのカテゴリに基づいて決定される(ステップ126)
切り換え点は、最も短いリソースユニットの長さを求め、その長さにリソースユニットの個数を掛けて求められる。図12では、第1のリソースユニットは228ビット長である。切り換え点は、228×3個つまり684個のリソースユニットである。切り換え点が決定された後、ビットが順方向(F)であるか、逆方向(R)であるかが決定される。切り換え点の前のビットについては、ビットアドレスをそのモジュラスの数で除算した余りでアドレスが決まる。アドレス682を使用して説明すると、モジュラス3で682を除算すると、227余り1が得られるということである。リソースユニットには0から2ではなく1から3までの番号が振られているので、余りに1が加えられ、ビットはリソースユニット2に入ることになる。分類に関しては、奇数リソースユニット内のビットは順方向であり、偶数リソースユニット内のビットは逆方向である。
切り換え点は、最も短いリソースユニットの長さを求め、その長さにリソースユニットの個数を掛けて求められる。図12では、第1のリソースユニットは228ビット長である。切り換え点は、228×3個つまり684個のリソースユニットである。切り換え点が決定された後、ビットが順方向(F)であるか、逆方向(R)であるかが決定される。切り換え点の前のビットについては、ビットアドレスをそのモジュラスの数で除算した余りでアドレスが決まる。アドレス682を使用して説明すると、モジュラス3で682を除算すると、227余り1が得られるということである。リソースユニットには0から2ではなく1から3までの番号が振られているので、余りに1が加えられ、ビットはリソースユニット2に入ることになる。分類に関しては、奇数リソースユニット内のビットは順方向であり、偶数リソースユニット内のビットは逆方向である。
切り換え点の後、同様のアプローチを使用する。切り換え点をビットアドレスから引き、その結果を新しいモジュラスで除算した余りを使用して、ビットのリソースユニットを求める。
ビットを分類した後、4つの公式のうちの1つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式3を使用する。
p=Start+u/mod 式3
Startは、ビット0などのそのリソースユニット内の第1のアドレスである。uは、物理チャネルマッピングの後のビットのアドレスである。pは、決定されたリソースユニットのアドレスである。modは、切り換え点の前のモジュラスの数であり、例では3である。
Startは、ビット0などのそのリソースユニット内の第1のアドレスである。uは、物理チャネルマッピングの後のビットのアドレスである。pは、決定されたリソースユニットのアドレスである。modは、切り換え点の前のモジュラスの数であり、例では3である。
切り換え点の前で逆方向については、式4を使用する。
p=End−u/mod 式4
Endはそのリソースユニット内の最後のアドレスである。
Endはそのリソースユニット内の最後のアドレスである。
切り換え点の後で順方向については、式5を使用する。
p=Start+SP/mod+(u−SP)/modsp 式5
SPは、切り換え点であり、modspは切り換え点の後のモジュラスである。
SPは、切り換え点であり、modspは切り換え点の後のモジュラスである。
切り換え点の後で逆方向については、式6を使用する。
p=End−SP/mod−(u−SP)/modsp−1 式6
ケース3(第1のリソースユニットに第2のリソースユニットよりも高い拡散係数が含まれるアップリンク)では、2つのリソースユニットの拡散係数に基づくモジュラスを使用してビットが埋められる。式7を使ってモジュラスを求める。
ケース3(第1のリソースユニットに第2のリソースユニットよりも高い拡散係数が含まれるアップリンク)では、2つのリソースユニットの拡散係数に基づくモジュラスを使用してビットが埋められる。式7を使ってモジュラスを求める。
mod=1+max((SF1,SF2)/min(SF1,SF2)) 式7
SF1は、リソースユニット1の拡散係数、SF2は、リソースユニット2の拡散係数である。
SF1は、リソースユニット1の拡散係数、SF2は、リソースユニット2の拡散係数である。
図13を使用して説明するために、リソースユニット1の拡散係数を16、リソースユニット1の拡散係数を4とする。その結果、リソースユニットは、モジュロ5計数を用いて埋められる。そこで、リソースユニット1はビット0とビット5、リソースユニット2はビット1〜4を持つ。リソースユニット1が埋められた後、残りのビットが順次リソースユニット2内に埋められる。リソースユニット1が埋められる位置が切り換え点である。リソースユニット1は常に、左から右に埋められ、リソースユニット2はそれと逆に埋められる。
物理チャネルマッピングエンジンはビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で逆方向の3つのカテゴリのうちの1つに分類する(ステップ128)。ビットのアドレスは、そのカテゴリに基づいて決定される(ステップ130)。
切り換え点は、式8に従って第1のリソースユニットの長さから導かれる。
SP=mod*(第1のリソースユニットの長さ) 式8
切り換え点が決定された後、ビットが順方向であるか、逆方向であるかが決定される。切り換え点の前のビットについては、ビットアドレスをそのモジュラスで除算した余りがあれば、そのビットは第2のリソースユニット内にある。ビット4について説明するため、モジュラス5で4を除算すると、4余り1が得られる。図10に示されているように、ビット4は予想通りリソースユニット2内にある。余りがない場合、ビットは第1のリソースユニット内にある。切り換え点の後では、すべてのビットは第2のリソースユニット内にある。
切り換え点が決定された後、ビットが順方向であるか、逆方向であるかが決定される。切り換え点の前のビットについては、ビットアドレスをそのモジュラスで除算した余りがあれば、そのビットは第2のリソースユニット内にある。ビット4について説明するため、モジュラス5で4を除算すると、4余り1が得られる。図10に示されているように、ビット4は予想通りリソースユニット2内にある。余りがない場合、ビットは第1のリソースユニット内にある。切り換え点の後では、すべてのビットは第2のリソースユニット内にある。
ビットを分類した後、3つの公式のうちの1つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式9を使用する。
p=Start+u/mod 式9
切り換え点の前で逆方向については、式10を使用する。
切り換え点の前で逆方向については、式10を使用する。
p=End−((mod−1)*(u/mod)−BN%mod 式10
BN%modは、modに対する値を法(modulo)とするビット数である。mod=5について示すと、BN%modはmod5(ビット数)である。
BN%modは、modに対する値を法(modulo)とするビット数である。mod=5について示すと、BN%modはmod5(ビット数)である。
切り換え点の後で逆方向については、式11を使用する。
p=End−mod*SP/(mod+1)−(u−SP) 式11
ケース4(第1のリソースユニットに第2のリソースユニットよりも低い拡散係数が含まれるアップリンク)では、2つのリソースユニットの拡散係数に基づくモジュラスを使用してビットが埋められる。式7も使ってモジュラスを求める。
ケース4(第1のリソースユニットに第2のリソースユニットよりも低い拡散係数が含まれるアップリンク)では、2つのリソースユニットの拡散係数に基づくモジュラスを使用してビットが埋められる。式7も使ってモジュラスを求める。
図14を使用して説明するために、リソースユニット2の拡散係数を16、リソースユニット1の拡散係数を4とする。その結果、リソースユニットは、モジュロ5計数を用いて埋められる。そこで、リソースユニット1はビット0〜3、リソースユニット2はビット4を持つ。リソースユニット1が埋められた後、残りのビットが順次リソースユニット2内に埋められる。リソースユニット1が埋められる位置が切り換え点である。リソースユニット1は常に、左から右に埋められ、リソースユニット2はそれと逆に埋められる。
物理チャネルマッピングエンジンはビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で逆方向の3つのカテゴリのうちの1つに分類する(ステップ132)。ビットのアドレスは、そのカテゴリに基づいて決定される(ステップ134)。
切り換え点は、式12に従って第1のリソースユニットの長さから導かれる。
SP=mod*(第1のリソースユニットの長さ)/(mod−1) 式12
切り換え点が決定された後、ビットが順方向であるか、逆方向であるかが決定される。切り換え点の前のビットについては、ビットアドレスに1を足してそれをそのモジュラスで除算した余りがあれば、そのビットは第1のリソースユニット内にある。そうでない場合、第2のリソースユニット内にある。切り換え点の後では、すべてのビットは第2のリソースユニット内にある。
切り換え点が決定された後、ビットが順方向であるか、逆方向であるかが決定される。切り換え点の前のビットについては、ビットアドレスに1を足してそれをそのモジュラスで除算した余りがあれば、そのビットは第1のリソースユニット内にある。そうでない場合、第2のリソースユニット内にある。切り換え点の後では、すべてのビットは第2のリソースユニット内にある。
ビットを分類した後、3つの公式のうちの1つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式13を使用する。
p=Start+((mod−1)*(u/mod))+BN%mod 式13
切り換え点の前で逆方向については、式14を使用する。
切り換え点の前で逆方向については、式14を使用する。
p=End−u/mod 式14
切り換え点の後で逆方向については、式15を使用する。
切り換え点の後で逆方向については、式15を使用する。
p=End−SP/(mod+1)−(u−SP) 式15
この4つのケースについてこれらの式を使用し、物理チャネルマッピングエンジン94により、物理チャネルマッピングの前に、特定のアドレスuについてリソースユニットのアドレスpを決定する。
この4つのケースについてこれらの式を使用し、物理チャネルマッピングエンジン94により、物理チャネルマッピングの前に、特定のアドレスuについてリソースユニットのアドレスpを決定する。
「プッシュ」チャネルマッピングについては、好ましいTDD/CDMA通信システムと関連して説明しているが、これは、好ましくはTDD/CDMAシステムのUE、基地局、またはノード−Bなどのさまざまなアプリケーションで使用することができる。
図15に示されているように、物理チャネル処理のもう1つのアプローチを「プル」アプローチと呼ぶ。送信側で「プル」アプローチをとった場合、物理チャネルバッファ146に入力される各ビットは第1インタリーババッファ144の1つまたは複数のビットにマッピングされる(ステップ136)。説明のため、物理チャネルバッファ146内のアドレスが第1インタリーババッファ144内のアドレスにマッピングされている。ビットは、マッピングされた後、第1インタリーババッファ144内の対応するロケーションも読み込むことにより、物理チャネルバッファ146内に挿入される(ステップ138)。物理チャネルバッファ146内のデータが、チップレート処理部に送られ、エアーインタフェイス上で伝送される。受信側では、物理チャネルバッファ146からビットを読み込んで、第1インタリーブバッファ144に書き込む。その結果、受信側の「プル」アプローチは送信側と逆になる。以下では、「プル」アプローチは主に、送信側から説明されている。受信側も、類似の逆の順序で実行される。
図16は、「プル」アプローチの一実施形態のブロック図である。プルアドレスエンジン148では、物理チャネルバッファ146に書き込むビットを決定する。「プル」アプローチの利点は、リソースユニットを必要に応じて埋めることができるため、複数のタイムスロットにわたって物理チャネルデータをバッファリングする必要がないという点である。説明のため、フレームの第1のタイムスロット内でリソースユニットを1つだけ送信する場合、「プル」アプローチでは、そのリソースユニットに対する「ビットのみを選択して「プル」することができる。その結果、プルアプローチを使用することで、単一のタイムスロットのみにバッファリングする物理チャネルを減らすことができる。
「プル」アプローチでは、これらのビットは、1度に1つずつ、または8ビット、16ビット、または32ビットなどのグループ単位で取り出すことができる。これらのビットは、リソースユニットの第1のビットから最後のビットまで順に取り出すのが好ましいが、他の順序でビットを取り出すことができる。プルアドレス生成エンジン148では、第1インタリーババッファ144内からビットを読み込むアドレスを決定する。プルアドレス生成エンジン148は、標準化されている、または信号が発せされる制御パラメータを使用して、適切なアドレスを決定する。
プルアドレス生成エンジン148は、制御信号を読み取り/書き込みコントローラ140に送る。読み取り/書き込みコントローラ140は、第1インタリーババッファ144内の決定されたアドレスから1ビットを読み込み、そのビットを物理チャネルバッファ146に書き込む。これらのオペレーションは、物理マッピングコントローラ166により制御され、これはさらに、制御パラメータを使用して、物理層処理オペレーションを監視する。
「プッシュ」アプローチと同様に、プルアドレス生成エンジン148は、レートマッチングエンジン150、ビットスクランブリングエンジン152、第2インタリービングエンジン154、および物理チャンネルマッピングエンジン156の4つの一次サブエンジンを備える。
また、他の3つのサブエンジンは、無線フレームセグメンテーション計算エンジン158、TrCH多重化(MUX)計算エンジン158、および物理チャネルセグメンテーション計算エンジン162の4つの一次エンジンに情報を供給する。
「プッシュ」アプローチとは対照的に、4つの1次エンジン150、152、154、156は、送信側で図16に示されている順序で動作する。物理チャネル逆マッピングが最初に実行される。その後、逆第2インタリービングが実行され、さらに逆ビットスクランブリングが続く。最後に、逆レートマッチングが実行される。
物理チャネルマッピングエンジン156では、逆物理チャネルマッピングを実行する。リソースユニット内の各ビットアドレスについて、次チャネルマッピングの前の対応するアドレスが決定される。
物理チャネルのマッピングでは、4つ異なるケースについて異なるマッピングアプローチを使用している。物理チャネルのマッピングについては、図17を使用して説明する。第1のケースでは、タイムスロットはCCTrCHに対し1つのリソースユニットしか持たない。第2のケースでは、ダウンリンクのため複数のリソースユニットがタイムスロット内で使用される。第3のケースでは、複数のリソースユニットがアップリンクで使用され、第1のリソースユニット内のデータの拡散係数は第2のリソースユニットの拡散係数以上である。第4のケースでは、複数のリソースユニットがアップリンクで使用され、第1のリソースユニットの拡散係数は第2のリソースユニットの拡散係数よりも小さい。
物理マッピングエンジン156では、それぞれのリソースユニットのビットアドレスに適用されるケースを決定する(ステップ168)。第1のケース(タイムスロット内に単一のリソースユニットがある)では、ビットは順次リソースユニットに割り当てられる。したがって、リソースユニット内のビットのアドレスpは、物理チャネルマッピングの前にアドレスuに直接対応する(ステップ170)。第2のケース(複数のリソースユニットのダウンリンク)の場合。物理チャネルマッピングエンジン156はビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で順方向、切り換え点の後で逆方向の4つのカテゴリのうちの1つに分類する(ステップ172)。順方向では、ビットは左から右に向かって埋められ、逆方向では、ビットは右から左に向かって埋められる。ビットのアドレスは、そのカテゴリに基づいて決定される(ステップ174)。
奇数リソースユニットの切り換え点は、最短のリソースユニットの長さである。図18の例を使用すると、切り換え点は228(最短のリソースユニットの長さ)である。偶数リソースユニットでは、切り換え点は、最短のリソースユニット数の長さを差し引いたリソースユニット内の最後のアドレスである。切り換え点が決定された後、そのリソースユニットに基づいて、ビットが順方向であるか、逆方向であるかが決定される。奇数リソースユニットは順方向であり、偶数リソースユニットは逆方向である。
ビットを分類した後、4つの公式のうちの1つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式16を使用する。
u=p*mod+ru%mod 式16
uは、マップされた逆物理チャネルとしてのビットのアドレスである。pは、リソースユニットのアドレスである。modは、切り換え点の前の計数するモジュラスである。ru%modは、modの値を法(modulo)とするリソースユニットのビット数である。
uは、マップされた逆物理チャネルとしてのビットのアドレスである。pは、リソースユニットのアドレスである。modは、切り換え点の前の計数するモジュラスである。ru%modは、modの値を法(modulo)とするリソースユニットのビット数である。
切り換え点の前で逆方向については、式17を使用する。
u=End−p*mod+1 式17
Endはそのリソースユニット内の最後のアドレスである。
Endはそのリソースユニット内の最後のアドレスである。
切り換え点の後で順方向については、式18を使用する。
u=SP*mod+(p−SP)*(modsp) 式18
SPは、切り換え点であり、modspは切り換え点の後のモジュラスである。
SPは、切り換え点であり、modspは切り換え点の後のモジュラスである。
切り換え点の後で逆方向については、式19を使用する。
u=SP*mod−(End−SP−p)*(modsp−1)+RU−2 式19
RUは、ビットのリソースユニット数である。
RUは、ビットのリソースユニット数である。
ケース3(第1のリソースユニットに第2リソースユニットよりも高い拡散係数が含まれるアップリンク)では、前述のように、2つのリソースユニットの拡散係数に基づくモジュラスを使用してビットが埋められる。
物理チャネルマッピングエンジン156はビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で逆方向の3つのカテゴリのうちの1つに分類する(ステップ176)。ビットのアドレスは、そのカテゴリに基づいて決定される(ステップ178)。
ケース3の物理チャネルマッピングには、順方向切り換え点(SPF)と逆方向切り換え点(SPR)の2つの切り換え点を使用する。順方向切り換え点は、図19の228などのその長さに等しい、第1リソースユニットの切り換え点である。逆切り換え点は、式20によって決定される、第2リソースユニットの切り換え点である。
SPR=End−(mod−1)*SPF 式20
Endはリソースユニット2内の最後のアドレスである。
Endはリソースユニット2内の最後のアドレスである。
ビットを分類した後、3つの公式のうちの1つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式21を使用する。
u=mod*p 式21
切り換え点の前で逆方向については、式22を使用する。
切り換え点の前で逆方向については、式22を使用する。
u=mod*INT((LP2−ruPOS)/(mod−1)+MOD(LP2−ruPOS,(mod−1))+1 式22
INTは整数演算子である。MODは剰余演算子である。LP2はリソースユニット2内の最後の位置である。ruPOSは、リソースユニット内のビットのビット位置番号である。
INTは整数演算子である。MODは剰余演算子である。LP2はリソースユニット2内の最後の位置である。ruPOSは、リソースユニット内のビットのビット位置番号である。
切り換え点の後で逆方向については、式23を使用する。
u=mod+SPF+SPR−p−1 式23
ケース4(第1のリソースユニットに第2リソースユニットよりも低い拡散係数が含まれるアップリンク)では、前述のように、2つのリソースユニットの拡散係数に基づくモジュラスを使用してビットも埋められる。
ケース4(第1のリソースユニットに第2リソースユニットよりも低い拡散係数が含まれるアップリンク)では、前述のように、2つのリソースユニットの拡散係数に基づくモジュラスを使用してビットも埋められる。
物理チャネルマッピングエンジン156はビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で逆方向の3つのカテゴリのうちの1つに分類する(ステップ180)。ビットのアドレスは、そのカテゴリに基づいて決定される(ステップ182)。
ケース4の物理チャネルマッピングには逆切り換え点(SPR)だけが使用される。逆切り換え点は、式24により決定される、第2リソースユニットの切り換え点である。
SPR=End−(リソースユニット1の長さ)/(mod−1) 式24
Endはリソースユニット2内の最後のアドレスである。
Endはリソースユニット2内の最後のアドレスである。
ビットを分類した後、3つの公式のうちの1つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式25を使用する。
u=mod*INT(p/(mod−1))+ruPOS%(mod−1) 式25
ruPOS%(mod−1)は、(mod−1)の値を法とするリソースユニット内のビット位置である。
ruPOS%(mod−1)は、(mod−1)の値を法とするリソースユニット内のビット位置である。
切り換え点の前で逆方向については、式26を使用する。
u=mod*(LP2−p)+(mod−1) 式26
切り換え点の後で逆方向については、式27を使用する。
切り換え点の後で逆方向については、式27を使用する。
u=mod*(LP2−SPR+1)+(LP2−p)%modMinus1 式27
この4つのケースについてこれらの式を使用し、物理チャネルマッピングエンジン156により、特定の第2インタリーバのビットアドレスuについてリソースユニットのアドレスpを決定する。
この4つのケースについてこれらの式を使用し、物理チャネルマッピングエンジン156により、特定の第2インタリーバのビットアドレスuについてリソースユニットのアドレスpを決定する。
「プル」物理チャネルマッピングについては、好ましいTDD/CDMA通信システムと関連して説明しているが、これは、TDD/CDMAシステムのUE、基地局、またはノード−Bなどのさまざまなアプリケーションで使用することができる。
第2インタリービングエンジン154は、物理チャネルマッピングの後にビットを逆インタリーブするために使用される。最初、第2インタリービングエンジン154は、CCTrCH全体にわたって実行されるか、あるいはCCTrCHの単一タイムスロットについて実行されるかを知る必要がある。この情報は、上位層から信号化される。
第2インタリービングは、図21で説明されている。物理チャネルマッピングの後のビットの特定のアドレスpを使用して、逆第2インタリービングの後のアドレスuを決定する。CCTrCHまたはCCTrcHタイムスロット内のビットの総数および列のオフセットを使用して、各列内のビットの数が決定される。アドレスpを使用して、順序を入れ替えた配列内のビットの列および行を決定する(ステップ184)。図22の例の使用を説明するために、物理チャネルバッファ内のアドレスp=61のビットを分析する。ビットの総数と列のオフセットを使用すると、列0には5個のビット、他の列には4個のビットのあることがわかる。列の毎に知られているビットの個数を使用して、ビットに対する列および行を決定する(列12、行1)。
知られている列の順列置換を使用して、非オフセット列を決定する(ステップ186)。上の説明では、オフセット列12は非オフセット列1に対応する。非オフセット配列内のビットの列と行を使用して、ビットのアドレスを決定する(ステップ188)。前記の説明では、ビットのアドレスはアドレス6である。
「プル」第2インタリービングについては、好ましいTDD/CDMA通信システムと関連して説明しているが、これは、TDD/CDMA、FDD/CDMA、およびTDSCDMAシステムとともにUE、基地局、またはノード−Bなどのさまざまなアプリケーションで使用することができる。
前述のように、レートマッチングでは、ビットのパンクチャリングおよび繰り返しが実行され、必要なチャネル数を減らすだけでなく、各チャンネルが確実に完全に利用されるようにする。レートマッチングエンジン150は、逆レートマッチングの後に第1インタリーババッファの各ビットが入るアドレスを決定する。レートマッチングは主に、e−ini、e−plus、およびe−minusの3つの変数を使用する。e−iniは、レートマッチングアルゴリズムで使用するeに対する初期値である。e−plusは、レートマッチングアルゴリズムで使用するeに対する増分値である。e−minusは、レートマッチングアルゴリズムで使用するeに対する減分値である。
レートマッチングについては、図23〜25の流れ図で説明されている。レートマッチングエンジン150により、特定のチャネルに対するデータが、畳み込み符号化など、非ターボ符号化されているか、あるいはターボ符号化されているかを判別する。チャネルが非ターボ符号化された場合、ビットは1つの列として取り扱われる。
ターボ符号化では、システマティック(S)、パリティ1(P1)、およびパリティ2(P2)の3種類のビットのうちの1つを使用する。パンクチャリングは、システマティックビット上では実行されない。レートマッチングエンジン150では、これらの種類のビットをそれぞれ別々の列として取り扱う(ステップ190)。これらのビットを別の列として取り扱うことで、規格で説明されているように、明示的なビット分離とビット収集が必要なくなる。この機能は、それぞれの列を別々に扱うことにより処理される。
ターボ符号化パンクチャリング(ステップ192)が必要な場合を除き、これらの列のアドレス計算は、パンクチャリングについては式28により、また繰り返しについては式28により実行され、きちんと機能する(ステップ194)。
uは、第1インタリーババッファ内のビットの計算で求めたアドレスである。pは、逆レートマッチングの前のビットのアドレスである。
ターボ符号化列のパンクチャリングは、これと異なる取り扱いがなされる。図24および25に示されているように、2つの一般的なアプローチを使用して、これらのビットに対するアドレスを求めることができる。図24に示されているような第1のアプローチでは、S、P1、およびP2の列は独立に取り扱われる。そのため、大きな一次不定方程式系が得られる。主にアドレスuおよびpを整数値に制限する特定の制約条件を未知の変数に課して、これらの方程式群を解くことができるができる(ステップ198)。これらの制約条件を使用して、与えられた任意のpについて唯一の解uが存在するように、解空間を絞り込む。このアプローチを実装するには、uアドレスの前にパンクチャの数を近似計算する(ステップ200)。有効な解を求められるように、近似値を中心に十分な空間を与えて探索を実行する。既知の制約条件を中間変数に課して、有効な解を求める(ステップ202)。
以下に、第1のアプローチを適用するための好ましい手法を示す。システマティックビット(S)は決してパンクチャリングされない。式30は、P1ビットに対するパンクチャリングオペレーションで任意に与えられたアドレスuにおける「e」変数の状態を記述している。
e1は、P1に対する変数eである。同様に、
および
は、それぞれP1に対するeini、e-、およびe+である。u1は、アドレスuを決定する前のP1列のビットの個数である。n1は、P1列内のu1の現在値の前のパンクチャリングされたビットの個数である。
式31は、P2ビットに対するパンクチャリングオペレーションで任意に与えられたアドレスuにおける「e」変数の状態を記述している。
e2は、P2に対する変数eである。同様に、
および
は、それぞれP2に対するeini、e-、およびe+である。u2は、アドレスuを決定する前のP2列のビットの個数である。n2は、P2列内のu2の現在値の前のパンクチャリングされたビットの個数である。
与えられたpについて、式32を使用する。
u−p=n1+n2 式32
式33および34は、標準におけるレートマッチングアルゴリズムを調べることで真であることがわかっている。
式33および34は、標準におけるレートマッチングアルゴリズムを調べることで真であることがわかっている。
上記の一次不等式群は、3つの式と5つ未知数(u、e1、e2、n1、n2)で構成される。これらの方程式の解を得るには、n1およびn2の近似値を求める。この近似値を中心とする十分な空間範囲を探索する。この解は、式33および34の制約条件に基づいて決定される。
n1およびn2の近似値を得るには、式35により式32の中のuを置き換える。
式36が得られる。
γは、パンクチャリング比であり。これは、式37により決定される。
レートマッチングパラメータにより、奇数個のパンクチャが要求された場合を除き、P1およびP2ビットの標準分布パンクチャリングに従ってアルゴリズムを決定する。奇数個のパンクチャが要求された場合、P1はパンクチャを1つ余計にもらう。レートマッチングアルゴリズムではさらに、P2パンクチャなしで1つの行に高々2つのP1パンクチャを入れることができる。さらに、高々2つのP2パンクチャがP1パンクチャとともに発生することがある。したがって、式38および39が得られる。
n1−n2≦3 式38
n2−n1≦2 式39
式38、39、および36を使用して、式40および41が得られる。
n2−n1≦2 式39
式38、39、および36を使用して、式40および41が得られる。
これらの式を使用して、解を含む小さな部分空間を求める。
対応する書き込みアドレスuが決定される任意のpについて、そのアドレスの位置のビットはパンクチャされない(または物理チャネルマッピングバッファ内で終わることはない)。したがって、eの値はe-よりも大きくなければならず、式42が得られる。
この不等式はx=1または2の両方について(P1またはP2について)真なので、下付文字xを全般的に使用する。式30および31を使用して、式43を得る。
式43は、uがPxビットの場合にのみ真である。uがPxビットでない場合、式44が適用される。
有効な解かどうかを識別するために、式45および46を使用する。
その後、範囲検査を実行する。uがP1ビットである場合、式47を使用する。
uがP2ビットである場合、式48を使用する。
uがSビットである場合、式49を使用する。
第2のアプローチを以下に示すが、図25に示されているとおりである。uの位置に基づいて、レートマッチング入力ビット位置pを決定する。システマティック比(systematic ratio)を求める(ステップ204)。システマティック比は、P1およびP2の列に対するパンクチャ比に基づく。式50などにより、システマティックビットSbitsの個数を推定する(ステップ206)。
は、システマティックビットの推定数である。P1PRは、P1列のパンクチャリング比、P2PRは、P2列のパンクチャリング比である。
ビットの順序に応じて、4つのケースを仮定する(S、P1、P2は順方向、S、P2、P1は逆方向)。Sは、
の初期推定値である。これらのケースの値を表1にまとめた。
分析するビットの種類に基づき(列最上位)、表1の該当する4つの行を選択する。P2ビットについて説明するため、最後の4つの行(列最上位P2について)を選択する。このビットが順方向であれば、一番左の列が使用される。このビットが逆方向であれば、一番右の列が使用される。適切な4つの行およびその行の適切な3つの列を使用して、各行の出力インデックス(output index)を求める。順方向P2ビットについて説明するために、4つのケース(ケース1−S,S,S、ケース2−S,S,S+1、ケース3−S+1,S,S+1、ケース4−S+1,S+1,S+1)を使用する。
これら4つのケースを使用して、出力位置の4つの候補を計算する(ステップ208)。表2に示されている候補毎にパンクチャリングされたビットの個数を求める。表2はさらに、候補の出力ビット位置の計算結果も示している。
p1Pbitsは、パンクチャリングされたP1ビットの個数である。p2Pbitsは、パンクチャリングされたP2ビットの個数である。p1Pbits sin iは、初期P1ビットの個数である。p2Pbits sin iは、初期P2ビットの個数である。
実際の出力ビット位置に一致する第1の候補出力ビット位置は、S、P1、およびP2ビットの数を表す。この情報を使用して、入力ビット位置pを求める(ステップ210)。
「プル」レートマッチングについては、好ましいTDD/CDMA通信システムと関連して説明しているが、これは、TDD/CDMA、FDD/CDMA、およびTDSCDMAシステムとともにUE、基地局、またはノード−Bなどのさまざまなアプリケーションで使用することができる。
このプロセスの次のステップは、逆ビットスクランブリングである。ビットスクランブリングエンジンにより、第2インタリーバによって出力されたアドレスに対するビットスクランブリングしたアドレスが決定される。
逆ビットスクランブリングのプロセスは、図26の流れ図に説明されている。CCTrCH内のビットの位置kを使用して、スクランブル符号pkの対応するビットを決定する(ステップ400)。ビットhkは、pkとの排他的論理和を実行するなどしてスクランブルする(ステップ402)。
ビットスクランブリングは逆レートマッチングの前に実行することができるが、図27に示され、図28の流れ図で説明されているように、逆レートマッチングの後に実行するのが好ましい。この実施形態により、アドレスマッピングのすべてをビットの値を操作する前に実行することができる。逆レートマッチングの後に指定されたビットについて、逆第2インタリービングの後(逆レートマッチングの前)のアドレスを決定する(ステップ404)。逆第2インタリービングの後に指定ビットのアドレスを使用して、ビットのスクランブル相手であるpkを決定する(ステップ406)。指定ビットは、pkとの排他的論理和を実行するなどして決定されたpkを使用して、スクランブルする(ステップ408)。
「プル」ビットスクランブリングについては、好ましいTDD/CDMA通信システムと関連して説明しているが、これは、TDD/CDMAシステムのUE、基地局、またはノード−Bなどのさまざまなアプリケーションで使用することができる。
他のアプローチを採用すると、第1インタリーバのバッファリングを減らすことができ、これを「簡約第1インタリーババッファリング」と呼ぶ。図29は、「簡約第1インタリーババッファリング」のブロック図である。
図29に示されているように、第1インタリーバ212の出力はインタリーババッファに直接は送られない。物理層バッファリングはすべて、図29において、単一の共通メモリ220によって実行されるものとして示されている。1つまたは複数のフレームにトランスポートチャネルデータブロックが用意される。この属性は、TTIパラメータによって示される。TTIは、4つの可能な値10、20、40、および80msのうちの1つである。TTIが10であれば、データは1つのフレームに対するものであり、20であれば2つのフレーム、40であれば4つのフレーム、80であれば、8つのフレームであることを示す。TTIの第1のフレームに対するデータは、物理チャンネルプロセッサ218に直接送ることができる。TTIの他のフレームは、後で処理できるようにバッファリングされる。そのため、第1インタリーババッファリング全体が1フレーム分だけ減る。説明のため、TTIを10msとすると、その単一フレームは直接、物理チャネルバッファ内に格納され、第1インタリーババッファリングは不要である。TTIが80msであれば、データのフレームは8つではなく7つあればよい。
物理層の処理のため「簡約第1インタリーババッファリングを「プッシュ」アプローチに適用するのが好ましい。その結果、データは、第1のインタリーバ212から出力されると、物理チャネルマッピングバッファの対応するアドレスに書き込まれるが、他の物理層処理アプローチも使用できる。レートマッチングおよび第2インタリービングの後などの中間バッファリングが物理チャネル処理で使用される物理層処理アプローチを使用する場合でも、簡約第1インタリーババッファリングを使用できる。第1のフレームのデータは、直接、物理層処理に送られ、中間バッファに格納される。
図23に示されているように、すべてのフレームのビットは第1のMUX214に入力される。第1のMUX214は、物理チャネル処理のため、物理チャネル処理ブロック218により、第1のフレームのビットを第2のMUX216に送る。他のフレームのビットは、TTIが10msよりも大きい場合、第1のMUX214を介してメモリ220(第1インタリーババッファ)に送られる。第1のフレームのビットが、チップレート処理部に送られ、エアーインタフェイス上で伝送される。物理チャネル処理のため、第2のMUX216を介してメモリ230から後続のフレームのビットを取り出す。これらのオペレーションはすべて、物理チャネルコントローラ222により監視される。
図30Aおよび30Bは、10msのTTI(1フレーム)のトランスポートチャネルデータブックに対する「簡約第1インタリーババッファリング」データフローを示している。トランスポートチャネルビットは、直接、物理チャネルプロセッサ218に送られ、さらに、物理チャネルバッファに送られ、後続のチップレート処理が第1インタリーババッファを使用せずに実行される。図30Aに示されているように、フレームNは、直接、物理チャネル物理プロセッサ218に送られる。図30Bに示されているように、次のフレーム(Frame N+1)もまた、直接、物理チャネル物理プロセッサ218に送られる。
図31Aおよび31Bは、80msのTTIのトランスポートチャネルデータブックに対する「簡約第1インタリーババッファリング」データフローを示している。第1のフレーム(Frame N)のトランスポートチャネルデータは、物理層処理に送られ、物理チャネルバッファ(メモリ220)に格納される。他のフレーム(Frame N+1〜N+7)は、物理チャネルバッファに格納され、物理層チャネルをハイパスする。図31Bに示されているような次のフレームでは、(Frame N+1)が物理層処理に送られ、物理チャネルバッファに格納される。他のフレーム(Frame N+2〜N+7)は、次の6個のフレームで、同じ方法により順次処理される。チップレートプロセッサは、現在のフレームの背後にある1フレーム分のデータビットを物理チャネルバッファから読み取る。たとえば、物理層プロセッサが処理中で(Frame N+1)の場合、チップレートプロセッサはFrame Nを読み込む。TTIが20および40msであるデータに対に適用する処理アプローチは、上述の80msのアプローチと同じである。物理チャネルバッファリングの前に、バッファリングされているフレームの数が違うだけである。
30 UTRAN
32 無線ネットワークコントローラ(RNC)
34 ノード−B
36 基地局
38 ユーザ機器(UE)
40 コアネットワーク
78 読み取り/書き込みコントローラ
82 第1インタリーババッファ
84 物理チャネルバッファ
86 プッシュアドレス生成エンジン
88 レートマッチングエンジン
90 ビットスクランブリングエンジン
92 第2インタリービングエンジン
94 物理チャネルマッピングエンジン
96 無線フレームセグメンテーション計算エンジン
98 TrCH多重化(MUX)計算エンジン
100 物理チャネルセグメンテーション計算エンジン
32 無線ネットワークコントローラ(RNC)
34 ノード−B
36 基地局
38 ユーザ機器(UE)
40 コアネットワーク
78 読み取り/書き込みコントローラ
82 第1インタリーババッファ
84 物理チャネルバッファ
86 プッシュアドレス生成エンジン
88 レートマッチングエンジン
90 ビットスクランブリングエンジン
92 第2インタリービングエンジン
94 物理チャネルマッピングエンジン
96 無線フレームセグメンテーション計算エンジン
98 TrCH多重化(MUX)計算エンジン
100 物理チャネルセグメンテーション計算エンジン
Claims (4)
- 無線通信システムで使用する物理層処理のための方法であって、
第1インタリーバのアドレスに格納されたビットを有する第1インタリーババッファを備えることと、
前記第1インタリーバのアドレスを用いたレートマッチング、ビットスクランブリング、第2インタリービング、および物理チャネルマッピングの後に、前記ビットのアドレスに対応する前記ビットの物理チャネルアドレスを決定することと、
直接、前記第1インタリーババッファから前記ビットを読み込み、該ビットを該決定された物理チャネルアドレスを使用して物理チャネルバッファに書き込むことと、
前記物理チャネルバッファ内の前記ビットをエアーインタフェイスで送信することを含むことを特徴とする方法。 - 前記物理チャネルを決定することが、
前記第1インタリーバのアドレスを用いたレートマッチングの後に、前記ビットのアドレスに対応する前記ビットのレートマッチングアドレスを決定することと、
前記レートマッチングアドレスを用いた第2インタリービングの後に、前記ビットのアドレスに対応する前記ビットの第2インタリービングのアドレスを決定することと、
物理チャネルマッピングの後に、前記ビットのアドレスに対応する前記ビットの物理チャネルアドレスを決定することを含むことを特徴とする請求項1に記載の方法。 - 無線通信システムで使用する物理層処理のための方法であって、
物理チャネルアドレスにビットを格納することができる物理チャネルバッファを備えることと、
前記物理チャネルアドレスを用いた逆物理チャネルマッピング、逆第2インタリービング、逆ビットスクランブリング、および逆レートマッチングの後に、前記ビットのアドレスに対応する前記ビットの第1インタリーバアドレスを決定することと、
前記物理チャネルバッファのアドレスに関して、直接、前記決定された第1インタリーバアドレスの前記第1インタリーバのバッファからビットを読み込み、該ビットを前記物理チャネルバッファの前記アドレスに書き込むことを含むことを特徴とする方法。 - 前記決定することが、
前記物理チャネルバッファ内の前記アドレスに対応する逆物理チャネルマッピングアドレスを決定することと、
前記決定された逆物理チャネルマッピングアドレスに対応する逆第2インタリービングアドレスを決定することと、
前記決定された逆第2インタリービングアドレスに対応する逆レートマッチングアドレスを決定することを含むことを特徴とする請求項3に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28406201P | 2001-04-16 | 2001-04-16 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005275991A Division JP4377363B2 (ja) | 2001-04-16 | 2005-09-22 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009239964A true JP2009239964A (ja) | 2009-10-15 |
Family
ID=23088708
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002582503A Expired - Fee Related JP3828079B2 (ja) | 2001-04-16 | 2002-04-16 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2005275991A Expired - Fee Related JP4377363B2 (ja) | 2001-04-16 | 2005-09-22 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2006133038A Expired - Fee Related JP4246751B2 (ja) | 2001-04-16 | 2006-05-11 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2006133036A Pending JP2006262515A (ja) | 2001-04-16 | 2006-05-11 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2006133035A Expired - Fee Related JP4237198B2 (ja) | 2001-04-16 | 2006-05-11 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2006133037A Expired - Fee Related JP4237199B2 (ja) | 2001-04-16 | 2006-05-11 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2009165126A Withdrawn JP2009239964A (ja) | 2001-04-16 | 2009-07-13 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
Family Applications Before (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002582503A Expired - Fee Related JP3828079B2 (ja) | 2001-04-16 | 2002-04-16 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2005275991A Expired - Fee Related JP4377363B2 (ja) | 2001-04-16 | 2005-09-22 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2006133038A Expired - Fee Related JP4246751B2 (ja) | 2001-04-16 | 2006-05-11 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2006133036A Pending JP2006262515A (ja) | 2001-04-16 | 2006-05-11 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2006133035A Expired - Fee Related JP4237198B2 (ja) | 2001-04-16 | 2006-05-11 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
JP2006133037A Expired - Fee Related JP4237199B2 (ja) | 2001-04-16 | 2006-05-11 | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
Country Status (20)
Country | Link |
---|---|
US (3) | US7515564B2 (ja) |
EP (2) | EP1389369B1 (ja) |
JP (7) | JP3828079B2 (ja) |
KR (24) | KR200283804Y1 (ja) |
CN (5) | CN2631163Y (ja) |
AR (1) | AR033699A1 (ja) |
AT (1) | ATE469472T1 (ja) |
AU (1) | AU2002307323A1 (ja) |
BR (1) | BR0209086A (ja) |
CA (1) | CA2462880A1 (ja) |
DE (1) | DE60236506D1 (ja) |
DK (1) | DK1389369T3 (ja) |
ES (1) | ES2346516T3 (ja) |
HK (2) | HK1065184A1 (ja) |
IL (1) | IL158377A0 (ja) |
MX (1) | MXPA03009434A (ja) |
MY (1) | MY137240A (ja) |
NO (1) | NO20034603L (ja) |
TW (12) | TWI283117B (ja) |
WO (1) | WO2002084889A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487465A (zh) * | 2010-12-02 | 2012-06-06 | 中兴通讯股份有限公司 | 多住户单元的单板间同步通信的方法及多住户单元 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI283117B (en) | 2001-04-16 | 2007-06-21 | Interdigital Tech Corp | A device for rate matching bits in a code division multiple access wireless communication system |
GB2381170A (en) * | 2001-10-19 | 2003-04-23 | Ipwireless Inc | Method and arrangement for asynchronous processing of CCTrCH data |
EP1401108A1 (en) * | 2002-09-12 | 2004-03-24 | STMicroelectronics N.V. | Electronic device avoiding write access conflicts in interleaving, in particular optimized concurrent interleaving architecture for high throughput turbo-decoding |
EP1667348B1 (en) * | 2003-08-19 | 2017-07-26 | Panasonic Intellectual Property Corporation of America | Radio transmitting apparatus and radio transmitting method |
KR100678182B1 (ko) * | 2003-08-20 | 2007-02-02 | 삼성전자주식회사 | 비동기 광대역 부호분할 다중접속 시스템에서 상향링크 패킷 데이터 서비스 방법 및 장치 |
GB2408900B (en) * | 2003-12-05 | 2006-03-08 | Motorola Inc | A receiver for a wireless communication device |
EP1542369A1 (en) * | 2003-12-09 | 2005-06-15 | STMicroelectronics N.V. | Method and system for de-interleaving of data |
US7414971B2 (en) * | 2004-09-03 | 2008-08-19 | Analog Devices, Inc. | Method and apparatus for rate matching in a telecommunications system |
JP4821375B2 (ja) | 2005-03-29 | 2011-11-24 | パナソニック株式会社 | 送信装置および通信システム |
WO2007015455A1 (ja) * | 2005-08-01 | 2007-02-08 | Nec Corporation | Hs-pdschデコーダ及びそれを搭載した移動式無線通信装置 |
US7735075B2 (en) * | 2005-12-01 | 2010-06-08 | Samsung Electronics Co., Ltd. | System and method for a pseudo dynamic link library (DLL) linker for a monolithic image in a wireless device |
CN101064699B (zh) * | 2006-04-28 | 2010-09-01 | 上海宣普实业有限公司 | 时分双工同步码分多址系统中二次交织器的简便实现方法 |
KR100888505B1 (ko) * | 2007-02-26 | 2009-03-12 | 한국전자통신연구원 | 통신 시스템의 송신 장치 및 방법과, 수신 장치 및 방법 |
JP2008311869A (ja) * | 2007-06-13 | 2008-12-25 | Telefon Ab L M Ericsson | レートマッチング装置及びその方法、デレートマッチング装置及びその方法、通信装置、プログラム、記録媒体 |
WO2009118705A1 (en) | 2008-03-26 | 2009-10-01 | Koninklijke Philips Electronics N.V. | A method for communicating in mobile system |
KR101173555B1 (ko) | 2009-12-15 | 2012-08-13 | 한국전자통신연구원 | 데이터 디레이트 매처 및 방법 |
CN101827050B (zh) * | 2010-04-11 | 2012-11-28 | 哈尔滨工业大学(威海) | 一种新型cdma下行通信方法及系统 |
CN101980491B (zh) * | 2010-09-28 | 2014-06-18 | 电子科技大学 | 一种基于Turbo编码和BFSK调制的FFH通信系统的MAP解调译码方法 |
JP5952431B2 (ja) | 2013-01-29 | 2016-07-13 | 株式会社日本触媒 | 吸水性樹脂材料及びその製造方法 |
WO2015010732A1 (en) * | 2013-07-24 | 2015-01-29 | Telefonaktiebolaget L M Ericsson (Publ) | Improved rate matching based on reverse interleaving and reverse rate matching |
TW201731270A (zh) * | 2015-11-09 | 2017-09-01 | 新樂康公司 | 無線網路中使用者特定控制資訊之通訊 |
WO2018080569A1 (en) * | 2016-10-28 | 2018-05-03 | Intel Corporation | Channel coding schemes for 5g wearables |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6077540A (ja) | 1983-10-05 | 1985-05-02 | Fujitsu Ltd | デイジタル移動無線装置 |
JPH064708B2 (ja) | 1987-07-06 | 1994-01-19 | 松下電工株式会社 | 電気絶縁用積層板 |
US5204876A (en) | 1991-03-13 | 1993-04-20 | Motorola, Inc. | Method and apparatus for providing high data rate traffic channels in a spread spectrum communication system |
JP2768115B2 (ja) | 1992-03-13 | 1998-06-25 | 日本電気株式会社 | 基地局送受信装置 |
US5838733A (en) | 1993-12-23 | 1998-11-17 | Motorola, Inc. | Method and apparatus for mitigating signal distortion in a communication system |
JPH0863397A (ja) * | 1994-08-24 | 1996-03-08 | Hitachi Ltd | ディスクキャッシュ制御方法 |
JP2701761B2 (ja) | 1994-11-02 | 1998-01-21 | 日本電気株式会社 | 送信ビットレート判別方法及び装置 |
US5850393A (en) | 1995-11-09 | 1998-12-15 | Ntt Mobile Communications Network, Inc. | Transmitter receiver for mobile communication system |
KR100193846B1 (ko) * | 1996-10-02 | 1999-06-15 | 윤종용 | 인터리브 리드 어드레스 생성기 |
KR100248396B1 (ko) * | 1997-10-24 | 2000-03-15 | 정선종 | 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법 |
US6295287B1 (en) * | 1998-03-13 | 2001-09-25 | Agere System Guardian Corp. | Reverse-link interleaving for communication systems based on closed-form expressions |
US6920602B1 (en) * | 1998-03-31 | 2005-07-19 | Samsung Electronics Co., Ltd. | Turbo encoding/decoding device and method for processing frame data according to QoS |
US6643275B1 (en) * | 1998-05-15 | 2003-11-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Random access in a mobile telecommunications system |
KR100407342B1 (ko) * | 1998-05-30 | 2003-11-28 | 삼성전자주식회사 | 부호분할다중접속 통신시스템의 통신장치 및 방법 |
CN100338885C (zh) | 1998-06-05 | 2007-09-19 | 三星电子株式会社 | 用于速率匹配的发送机和方法 |
US7058077B1 (en) | 1998-08-17 | 2006-06-06 | Nortel Networks Limited | Flexible frame structure for a CDMA wireless network |
CN1148921C (zh) | 1998-08-17 | 2004-05-05 | 诺尔特网络有限公司 | 用于cdma无线网的传输方法及处理系统 |
JP3257984B2 (ja) * | 1998-10-30 | 2002-02-18 | 富士通株式会社 | インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ/デインタリーブシステム並びにインタリーブ/デインタリーブ装置並びにインタリーブ機能付きの送信装置,デインタリーブ機能付きの受信装置及びインタリーブ/デインタリーブ機能付きの送受信装置 |
US6456611B1 (en) * | 1998-12-04 | 2002-09-24 | Nortel Networks Limited | CDMA modem using common block architecture |
EP1650873B1 (en) | 1999-02-26 | 2011-05-11 | Fujitsu Ltd. | Turbo decoding apparatus and interleave-deinterleave apparatus |
CA2268853C (en) * | 1999-04-13 | 2011-08-02 | Wen Tong | Rate matching and channel interleaving for a communications system |
IL141800A0 (en) * | 1999-07-06 | 2002-03-10 | Samsung Electronics Co Ltd | Rate matching device and method for a data communication system |
JP3573023B2 (ja) | 1999-09-30 | 2004-10-06 | 富士写真光機株式会社 | 対物レンズ移動機構付き内視鏡 |
DE19948370A1 (de) | 1999-10-06 | 2001-06-21 | Infineon Technologies Ag | Einrichtung und Verfahren zur Verarbeitung eines digitalen Datensignals in einem CDMA-Funksender |
US6865169B1 (en) * | 1999-11-02 | 2005-03-08 | Ipwireless, Inc. | Cellular wireless internet access system using spread spectrum and internet protocol |
DE60042340D1 (de) * | 1999-11-29 | 2009-07-16 | Samsung Electronics Co Ltd | Als in einem cdma-kommunikationssystem |
EP1190496B1 (en) * | 2000-02-17 | 2004-10-27 | Samsung Electronics Co., Ltd. | Apparatus and method for assigning a common packet channel in a cdma communication system |
KR100430567B1 (ko) | 2000-10-11 | 2004-05-10 | 한국전자통신연구원 | 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템 |
US6930981B2 (en) * | 2000-12-06 | 2005-08-16 | Lucent Technologies Inc. | Method for data rate selection in a wireless communication system |
KR100468576B1 (ko) * | 2000-12-29 | 2005-01-31 | 엘지전자 주식회사 | 바이트 어드레싱 메모리를 이용한 더블유-씨디엠에이 웰시스템의 인터리버 장치 및 그 제어방법 |
US6961388B2 (en) * | 2001-02-01 | 2005-11-01 | Qualcomm, Incorporated | Coding scheme for a wireless communication system |
US6885654B2 (en) * | 2001-02-06 | 2005-04-26 | Interdigital Technology Corporation | Low complexity data detection using fast fourier transform of channel correlation matrix |
US6975868B2 (en) * | 2001-02-21 | 2005-12-13 | Qualcomm Incorporated | Method and apparatus for IS-95B reverse link supplemental code channel frame validation and fundamental code channel rate decision improvement |
JP4715008B2 (ja) | 2001-03-26 | 2011-07-06 | 株式会社デンソー | 信号処理装置 |
TWI283117B (en) * | 2001-04-16 | 2007-06-21 | Interdigital Tech Corp | A device for rate matching bits in a code division multiple access wireless communication system |
-
2002
- 2002-04-15 TW TW094127020A patent/TWI283117B/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204983U patent/TW545833U/zh not_active IP Right Cessation
- 2002-04-15 TW TW092127541A patent/TWI275260B/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204986U patent/TW560805U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204985U patent/TW595854U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091107660A patent/TWI260171B/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204981U patent/TW572534U/zh not_active IP Right Cessation
- 2002-04-15 TW TW096101967A patent/TW200803242A/zh unknown
- 2002-04-15 TW TW091204979U patent/TW575262U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204980U patent/TW565077U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204982U patent/TW560806U/zh not_active IP Right Cessation
- 2002-04-15 TW TW091204984U patent/TW572535U/zh not_active IP Right Cessation
- 2002-04-16 CN CNU02231184XU patent/CN2631163Y/zh not_active Expired - Lifetime
- 2002-04-16 BR BR0209086-4A patent/BR0209086A/pt not_active IP Right Cessation
- 2002-04-16 AU AU2002307323A patent/AU2002307323A1/en not_active Abandoned
- 2002-04-16 KR KR2020020012222U patent/KR200283804Y1/ko not_active IP Right Cessation
- 2002-04-16 KR KR2020020012224U patent/KR200283803Y1/ko not_active IP Right Cessation
- 2002-04-16 EP EP02762110A patent/EP1389369B1/en not_active Expired - Lifetime
- 2002-04-16 CN CN02231187U patent/CN2585495Y/zh not_active Expired - Lifetime
- 2002-04-16 CN CNB028082931A patent/CN1312854C/zh not_active Expired - Fee Related
- 2002-04-16 EP EP09174276A patent/EP2148451A3/en not_active Withdrawn
- 2002-04-16 CN CNA2007101026140A patent/CN101043251A/zh active Pending
- 2002-04-16 US US10/123,613 patent/US7515564B2/en not_active Expired - Fee Related
- 2002-04-16 DE DE60236506T patent/DE60236506D1/de not_active Expired - Lifetime
- 2002-04-16 ES ES02762110T patent/ES2346516T3/es not_active Expired - Lifetime
- 2002-04-16 KR KR2020020012223U patent/KR200283801Y1/ko not_active IP Right Cessation
- 2002-04-16 AT AT02762110T patent/ATE469472T1/de not_active IP Right Cessation
- 2002-04-16 KR KR20-2002-0012098U patent/KR200299226Y1/ko not_active IP Right Cessation
- 2002-04-16 WO PCT/US2002/011811 patent/WO2002084889A2/en active Application Filing
- 2002-04-16 IL IL15837702A patent/IL158377A0/xx unknown
- 2002-04-16 AR ARP020101374A patent/AR033699A1/es not_active Application Discontinuation
- 2002-04-16 JP JP2002582503A patent/JP3828079B2/ja not_active Expired - Fee Related
- 2002-04-16 KR KR2020020012225U patent/KR200283802Y1/ko not_active IP Right Cessation
- 2002-04-16 CA CA002462880A patent/CA2462880A1/en not_active Abandoned
- 2002-04-16 MY MYPI20021388A patent/MY137240A/en unknown
- 2002-04-16 KR KR2020020012097U patent/KR200283799Y1/ko not_active IP Right Cessation
- 2002-04-16 KR KR2020020012099U patent/KR200283805Y1/ko not_active IP Right Cessation
- 2002-04-16 KR KR2020020012100U patent/KR200283800Y1/ko not_active IP Right Cessation
- 2002-04-16 MX MXPA03009434A patent/MXPA03009434A/es active IP Right Grant
- 2002-04-16 DK DK02762110.1T patent/DK1389369T3/da active
- 2002-04-16 CN CN2006100588466A patent/CN1822511B/zh not_active Expired - Fee Related
-
2003
- 2003-07-18 KR KR1020030049379A patent/KR100898089B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049383A patent/KR100898086B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049380A patent/KR100898088B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049374A patent/KR100898085B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049376A patent/KR100898087B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049373A patent/KR100900516B1/ko not_active IP Right Cessation
- 2003-07-18 KR KR1020030049377A patent/KR100898090B1/ko not_active IP Right Cessation
- 2003-10-14 NO NO20034603A patent/NO20034603L/no not_active Application Discontinuation
- 2003-12-12 KR KR1020030090618A patent/KR100900925B1/ko not_active IP Right Cessation
-
2004
- 2004-09-20 HK HK04107103A patent/HK1065184A1/xx not_active IP Right Cessation
-
2005
- 2005-09-13 KR KR1020050085133A patent/KR20050095759A/ko not_active Application Discontinuation
- 2005-09-13 KR KR1020050085130A patent/KR20050096879A/ko not_active Application Discontinuation
- 2005-09-16 KR KR1020050086621A patent/KR20050096902A/ko not_active Application Discontinuation
- 2005-09-16 KR KR1020050086624A patent/KR20050097902A/ko not_active Application Discontinuation
- 2005-09-16 KR KR1020050086620A patent/KR20050096901A/ko not_active Application Discontinuation
- 2005-09-16 KR KR1020050086617A patent/KR20050096900A/ko not_active Application Discontinuation
- 2005-09-22 JP JP2005275991A patent/JP4377363B2/ja not_active Expired - Fee Related
- 2005-09-28 KR KR1020050090505A patent/KR20050100359A/ko not_active Application Discontinuation
- 2005-09-30 KR KR1020050091967A patent/KR20050101147A/ko not_active Application Discontinuation
-
2006
- 2006-05-11 JP JP2006133038A patent/JP4246751B2/ja not_active Expired - Fee Related
- 2006-05-11 JP JP2006133036A patent/JP2006262515A/ja active Pending
- 2006-05-11 JP JP2006133035A patent/JP4237198B2/ja not_active Expired - Fee Related
- 2006-05-11 JP JP2006133037A patent/JP4237199B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-22 HK HK07102030.1A patent/HK1094744A1/xx not_active IP Right Cessation
-
2009
- 2009-01-15 US US12/354,514 patent/US7697487B2/en not_active Expired - Fee Related
- 2009-07-13 JP JP2009165126A patent/JP2009239964A/ja not_active Withdrawn
-
2010
- 2010-04-12 US US12/758,447 patent/US7899016B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487465A (zh) * | 2010-12-02 | 2012-06-06 | 中兴通讯股份有限公司 | 多住户单元的单板间同步通信的方法及多住户单元 |
CN102487465B (zh) * | 2010-12-02 | 2014-12-10 | 中兴通讯股份有限公司 | 多住户单元的单板间同步通信的方法及多住户单元 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4246751B2 (ja) | 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090812 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090812 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110421 |