JP2006222999A - 符号分割多重アクセス方式を使用する無線通信システムのための物理層処理 - Google Patents

Abstract

【課題】従来のＵＴＲＡＮ処理とは違った、他のデータ処理方式を用意すること。
【解決手段】第１インタリーババッファ８２内のビットのアドレスから物理チャネルバッファ８４内のビットのアドレスマッピングを決定する。物理チャネルバッファ８４のアドレスは、レートマッチングエンジン８８において、レートマッチング、ビットスクランブリング、第２インタリービング、および物理チャネルマッピングの後のビットのアドレスに対応して決定される。これらのビットは、直接、第１インタリーババッファ８２から読み込まれ、決定された物理チャネルバッファ８４のアドレスを使用して物理チャネルバッファ８４に書き込まれる。
【選択図】図４

Description

本発明は、一般に、符号分割多重アクセス方式（ＣＤＭＡ）を使用する無線時分割双方向伝送（ＴＤＤ）通信システムに関する。特に、本発明は、このようなシステムの物理層におけるデータの処理に関する。

ＣＤＭＡ通信システムでは、通信は、チャネライゼーション符号（channelization code）により区別される、無線エアーインタフェイス（wireless air interface）を介して同じ周波数スペクトルで伝送される。スペクトルの利用をさらに高めるために、ＣＤＭＡ／ＴＤＤ通信システムでは、スペクトルを、１フレーム当たり１５個のタイムスロットなどの、タイムスロットの個数が固定されている繰り返しフレームに時分割する。ＴＤＤでは、各タイムスロットは、アップリンクまたはダウンリンクに対し排他的にしか使用されない。

伝送する前に、エアーインタフェイスを介した転送の対象となるデータを、Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ（ＵＭＴＳ）の地上無線アクセスネットワーク（ＵＴＲＡＮ）により処理する。簡略化した無線通信システムが図１に示されている。無線ユーザ（ユーザ機器；ＵＥ）３８₁〜３８_N（３８）は基地局３６₁〜３６_N（３６）と通信する。通常、ノード−Ｂ ３４₁〜３４_N（３４）が基地局３６のグループを制御する。無線ネットワークコントローラ（ＲＮＣ）３２₁〜３２_N（３２）がノード−Ｂ ３４のグループを制御する。ＲＮＣ ３２、ノード−Ｂ ３４およびその他の関連するコンポーネントはＵＴＲＡＮ３０の一部である。ＵＴＲＡＮ３０は、コアネットワーク４０を通じて他のユーザと通信する。

ＵＴＲＡＮ３０内でのデータ処理は、Ｔｈｉｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ（３ＧＰＰ）、ＵＭＴＳの地上無線アクセス（ＵＴＲＡ）ＴＤＤシステムなどにより標準化されている。ＵＴＲＡＮ３０では、エアーインタフェイスでの転送用のトランスポートチャネル（transport channel）を処理する。図２は、このＵＴＲＡＮ処理のブロック図である。

トランスポートブロックが到着し、エアーインタフェイスでトランスポートが行われる。トランスポートブロックは、集合（トランスポートブロック集合（transport block sets））単位で到着する。これらの集合は、指定された時間間隔（伝送時間間隔（ＴＴＩ））で受信される。３ＧＰＰ ＵＴＲＡ ＴＤＤについては、可能なＴＴＩ長は１０ミリ秒、２０ミリ秒、４０ミリ秒、および８０ミリ秒であり、これらはそれぞれ、１、２、４、および８個の無線フレームに対応する。

巡回冗長符号（ＣＲＣ）アタッチメントブロック（attachment block）４２により、ＣＲＣビットが各トランスポートブロックに付加される。受信機側の誤り検出にＣＲＣビットが使用される。ＣＲＣビット長は、上位の層から信号として送られる。

トランスポートブロック（ＴｒＢＫｓ）は、ＴｒＢＫ連結／符号ブロックセグメンテーションブロック（concatenation/code block segmentation block）４４によって順次連結される。連結ブロックのビットの数が符号ブロックの最大許容サイズを超える場合、連結されているブロックは複数のセグメントに分割される。符号ブロックのサイズは、畳み込み符号化（最大５０４ビット）、ターボ符号化（最大５１１４ビット）、または符号化なし（無制限）など、使用する誤り訂正符号化の種類に基づく。連結されているブロックは、サイズが等しい最も少ない数のセグメント（符号ブロック）に分割される。元の数の連結されているビットがセグメントの最小個数の偶数倍数でない場合、埋めビットを使用して、セグメントのサイズが等しくなるようにする。

チャネル符号化ブロック４６の誤り訂正で、畳み込み符号化、ターボ符号化、または符号化なしなどにより、符号ブロックを符号化する。符号化の後、符号ブロックは１つに連結される。連結されている符号ブロックをサイズが等しい最小個数のセグメント（フレーム）に分割できない場合、任意個数の追加ビットを連結することにより無線フレームイコライゼーション（Radio Frame equalization）が実行される。

第１インタリーバ（first interleaver）４８が、連結されているすべてのデータをインタリーブする。その後、無線フレームセグメンテーションブロック５０により、インタリーブされたデータが無線フレームにセグメント分割される。レートマッチングブロック（rate matching block）５２は、ビットをパンクチャリングする（punctures）、つまりビットを繰り返す。パンクチャリングおよび繰り返しにより、各物理チャネル（リソースユニット）上で送信されるデータはそのチャネルの最大ビットレートに等しくなる。各トランスポートチャネル（ＴｒＣＨ）のレートマッチング属性は、上位層により信号として送られる。

ＴｒＣＨ多重化ブロック５４は、トランスポートチャネル毎にフレームのデータを１つ受け取る。ＴｒＣＨ毎に受け取ったデータは、順次多重化され、複合トランスポートチャネル（ＣＣＴｒＣＨ）上に送り出される。ビットスクランブリングブロック（bit scrambling block）５６が、ＣＣＴｒＣＨビットをスクランブルする。

物理チャネルブロック５８により、スクランブルされたデータが物理チャネル上にマッピングされる。第２インタリーバ（second interleaver）６０は、スクランブルデータを無線フレーム全体にわたって、または各タイムスロットにわたってインタリーブする。上位層により、使用するインタリーブの種類が指示される。第２インタリービングの後、物理チャネルマッピングブロック６２によりエアーインタフェイス上で転送できるように、インタリーブされたデータが複数の物理チャネルにセグメント分割される。その後、物理チャネルデータが、基地局３６またはＵＥ３８などから送信される。ＵＥ３８または基地局３６などの受信機側では、同じプロセスを逆の順序で実行し、送信されたデータを復元する。

図２に示されているようにデータを処理するために、第１インタリーバ４８、レートマッチングブロック５２、トランスポートチャネル多重化ブロック６８、ビットスクランブリングブロック５６、および第２インタリーバ６０などの後に、さまざまなレベルのバッファリング（バッファ６４、６６、７０、７２）が必要である。このような広範なバッファリングは望ましくない。大量のメモリを使用し、特定用途向け集積回路（ＡＳＩＣ）のメモリ空間を追加して、このようなバッファリングに対応する必要がある。

したがって、他のデータ処理方式を用意することが望ましい。

本発明は、物理層処理で使用するさまざまな実施形態を含む。一実施形態では、第１インタリーババッファ内のビットのアドレスから物理チャネルバッファ内のビットのアドレスマッピングを決定する。物理チャネルバッファのアドレスは、レートマッチング、ビットスクランブリング、第２インタリービング、および物理チャネルマッピングの後のビットのアドレスに対応して決定される。これらのビットは、直接、第１インタリーババッファから読み込まれ、決定された物理チャネルバッファのアドレスを使用して物理チャネルバッファに書き込まれる。他の実施形態では、物理チャネルバッファ内のビットのアドレスから第１インタリーババッファ内のビットのアドレスマッピングを決定する。第１インタリーババッファのアドレスは、逆レートマッチング、逆ビットスクランブリング、逆第２インタリービング、および逆物理チャネルマッピングの後のビットのアドレスに対応して決定される。これらのビットは、直接、決定された第１インタリーババッファから読み込まれ、物理チャネルバッファのアドレスに書き込まれる。

好ましい実施形態は、３ＧＰＰ ＵＴＲＡ ＴＤＤ通信システムの好ましいアプリケーションの文脈において説明されているが、これらの実施形態は、符号分割多重アクセス２０００（ＣＤＭＡ２０００）、時分割同期符号分割多重アクセス（ＴＤＳＣＤＭＡ）、および周波数分割双方向符号分割多重アクセス（ＦＤＤ／ＣＤＭＡ）、およびアプリケーションなどの他の規格に適用することもできる。好ましい実施形態は、「プッシュ」、「プル」、および「簡約第１インタリーババッファリング」の３つの一般的なアプローチで説明されている。しかし、それぞれのアプローチに対するエンジンの実施形態は、他のアプローチまたは他のアプリケーションで使用できるように手直しすることができる。

物理チャネル処理に対するアプローチの１つは、図３の流れ図と図４のブロック図に示されているように「プッシュ」アプローチと呼ばれる。送信側で「プッシュ」アプローチをとった場合、第１インタリーブ出力バッファ８２から出力されたビットはマッピングされ（ステップ７４）、物理チャネルバッファ８４の１つのビットに書き込まれる（ステップ７６）。物理チャネルバッファ８４内のデータが、チップレート処理に送られ、エアーインタフェイス上で伝送される。説明のため、第１インタリーブバッファ８２の与えられた１ビットを、図４に示されているように、物理チャネルバッファ８４内のどの場所にもマッピングしない、１つの場所にマッピングする、または複数の場所にマッピングするのいずれかとする。ビットは、マッピングされた後、物理チャネルバッファ８４の対応する位置に挿入される。受信側では、物理チャネルバッファ８４からビットを読み込んで、第１インタリーブバッファ８２に書き込む。その結果、送信側の「プッシュ」アプローチが、受信側の「プッシュ」アプローチと逆の順序で実行される。以下では、「プッシュ」アプローチは主に、送信側から説明されている。受信側も、同様の逆の順序で実行される。

図４は、プッシュアプローチの一実施形態のブロック図である。第１インタリーババッファ８２内のビットについては、プッシュアドレス生成エンジン８６により、物理チャネルバッファ８４のリソースユニット内のその宛先アドレスが決定される。１回に、１フレーム分のビットが処理される。ＴＴＩが１０ミリ秒を超える場合、第１のフレームの後、他のフレームビットが順次取り出され、たとえば、フレーム１からフレーム２、フレーム３まで取り出される。これらのビットは、１度に１つずつ、または８ビット、１６ビット、または３２ビットなどのグループ単位で取り出すことができる。プッシュアドレス生成エンジン８６では、物理チャネルバッファ８４内の各ビットの書き込み先アドレスとして、アドレスを１つ、または複数を決定するか、または何も決定しない。プッシュアドレス生成エンジン８６は、標準化されている、または信号が発せられる制御パラメータを使用して、適切なアドレスを決定する。

プッシュアドレス生成エンジン８６は、制御信号を読み取り／書き込みコントローラ７８に送る。読み取り／書き込みコントローラ７８は、第１インタリーババッファ８２内の対応するアドレスから１ビットまたは複数のビットを読み込み、プッシュアドレス生成エンジン８６によって指示されたとおり１つまたは複数のアドレスに１つ／複数のビットを書き込む。これらのオペレーションはすべて、物理マッピングコントローラ１０４により制御され、これはさらに、制御パラメータを使用して、物理層処理オペレーションを監視する。

プッシュアドレス生成エンジン８６は、レートマッチングエンジン８８、ビットスクランブリングエンジン９０、第２インタリービングエンジン９２、および物理チャネルマッピングエンジン９４の４つの一次サブエンジンを備える。

他の３つのサブエンジンは、無線フレームセグメンテーション計算エンジン９６、ＴｒＣＨ多重化（ＭＵＸ）計算エンジン９８、および物理チャネルセグメンテーション計算エンジン１００の４つの一次エンジンに情報を供給する。これら３つのサブエンジンは、機能として物理層の処理中にビットの順序を変更することはしない。これらのエンジンは、実際にはビットにマークをつける。

無線フレームセグメンテーションエンジン９６は、各フレーム内で送信する第１インタリーババッファ８２のビットアドレスを決定する。ＴｒＣＨ ＭＵＸエンジン９８は、そのフレーム内のどれをどのＣＣＴｒＣＨに送信するかを決定する。物理チャネルセグメンテーションエンジン１００は、どのＣＣＴｒＣＨがどの物理チャネル（リソースユニット）で送信されるかを決定する。これら３つのエンジン９６、９８、１００は、情報を必要とするステップの直前に実行され機能するものとして図１に示されているが、実際には、それよりも前に実行することができ、場合によっては、一次エンジン８８、９０、９２、９４のどれかが動作する前に実行することができる。

４つの１次エンジン８８、９０、９２、９４は、送信側で図３に示されている順序で動作する。レートマッチングがまず最初に実行される。それに続いて、ビットスクランブリングが実行され、その後、第２インタリービングが実行される。最後に、物理チャネルマッピングが実行される。

レートマッチングでは、ビットのパンクチャリングおよび繰り返しが実行され、必要なチャネル数を減らすだけでなく、各チャネルが確実に完全に利用されるようにする。説明のため、チャネルにおいて第１インタリーババッファ内に１１０ビットがあるが、物理チャネルの割り当てのためそのチャネルは１００ビットを持つ必要があるとする。１０ビットのパンクチャリングが行われる。それとは対照的に、バッファ内でその同じチャネルに９０ビットしかない場合、１０ビットを繰り返すことが必要になるであろう。パンクチャリングと繰り返しのため、第１インタリーババッファのいくつかのビットがどのアドレスにも書き込まれないか、または１つのアドレスに書き込まれるか、または複数のアドレスに書き込まれる。

レートマッチングエンジン８８は、レートマッチングの後に第１インタリーババッファの各ビットが入るアドレスを決定するが、これについては図５を使用して説明する。レートマッチングは主に、ｅ−ｉｎｉ、ｅ−ｐｌｕｓ、およびｅ−ｍｉｎｕｓの３つの変数を使用する。ｅ−ｉｎｉはレートマッチングアルゴリズムで使用するｅに対する初期値である。ｅ−ｐｌｕｓはレートマッチングアルゴリズムで使用するｅに対する増分値である。ｅ−ｍｉｎｕｓはレートマッチングアルゴリズムで使用するｅに対する減分値である。

レートマッチングエンジン８８は、特定のチャネルが畳み込み符号化されているか、またはターボ符号化（ステップ１０６）されているかに応じて、ステップ１０８またはステップ１１０を選択する。この選択は、制御情報により信号化される。チャネルが非ターボ符号化された場合、ビットは１つの列として取り扱われる（ステップ１１０）。ターボ符号化では、各ビットに、３種類のシステマティック（Ｓ）、パリティ１（Ｐ１）、およびパリティ２（Ｐ２）のうちの１つをタグとして付ける。パンクチャリングは、システマティックビット上では実行されない。レートマッチングエンジンでは、これらの種類のビットをそれぞれ別々の列として取り扱う（ステップ１０８）。これらのビットを別々に取り扱うと、規格で説明されているように、明示的なビット分離とビット収集が必要なくなる。

プッシュアドレスマッピングの好ましいレートマッチングアルゴリズムは以下のとおりである（ステップ１１２）。

パラメータの定義：
ｅ_ini 現在のパンクチャリングと望んでいるパンクチャリングの比の間の初期誤差
ｅ_minus 変数ｅの減分値
ｅ_plus 変数ｅの増分値
Ｘ レートマッチング前のビット数（送信の観点から）
ｐ パンクチャリングまたは繰り返しの後のビットのマッピング先のアドレス
ｕ レートマッチング前のビットのアドレス（送信の観点から）
ｅ 「誤差」を標準で規定されているとおりに保持する一時変数
ｉ 列識別子（つまり、Ｓ、Ｐ１、またはＰ２）
ｆ さらにアドレスｐを解決し、ビットｕを該当する物理チャネルに書き込むプッシュ処理エンジンの残り部分を表す機能
パンクチャリングが実行される場合、以下のアルゴリズムが使用される。

e_i=e_ini,i
p =0
u =0
while u < X
e_i= e_i- e_minus,i
if e_i > 0 then -- 通常はパンクチャビットなし
関数f(u,p)を実行
u = u+1
p = p+1
else そうでなければパンクチャビットを実行する
u = u+1
e_i= e_i+ e_plus,i
end if
end while

繰り返しが実行される場合、以下のアルゴリズムが使用される。

e_i=e_ini,i
p =0
u =0
while u < X
e_i= e_i- e_minus,i
if e_i > 0 then -- 通常は繰り返しビットなし
関数f(u,p)を実行
u = u+1
p = p+1
else それでなければこれが繰り返しビットである
関数f(u,p)を実行
p = p+1
e_i= e_i+ e_plus,i
end if
end while

「プッシュ」レートマッチングについては、好ましいＴＤＤ／ＣＤＭＡ通信システムと関連して説明しているが、これは、ＴＤＤ／ＣＤＭＡ、ＦＤＤ／ＣＤＭＡ、およびＴＤＳＣＤＭＡシステムとともにＵＥ、基地局、またはノード−Ｂなどのさまざまなアプリケーションで使用することができる。

このプロセスの次のステップはビットスクランブリングである。ビットスクランブリングでは、ＤＣバイアスをなくすようにビットの順序が変更される。ビットスクランブリングエンジンにより、レートマッチングエンジンによって出力されたアドレスに対するビットスクランブリングしたアドレスが決定される。

ビットスクランブリングでは、スクランブル符号を使用してビットのスクランブルが行われる。ビットのスクランブリングは、ＤＣバイアスの除去に使用される。ビットスクランブリングに先立つビットは、ｈ₁、ｈ₂、ｈ₃、．．．、ｈ_sなどで表される。Ｓは、ＣＣＴｒＣＨ内のビットの個数であり、そうでない場合はスクランブリングブロックと呼ばれる。Ｓ個のビットのビットのうちｋ番目のビットは、式１と２で定められている。

ｐ_kは、スクランブル符号のｋ番目のビットである。ｇ_iはｇのｉ番目のビットである。

ビットスクランブリングのプロセスは、図６の流れ図に説明されている。ＣＣＴｒＣＨ内のビットの位置ｋを使用して、スクランブル符号ｐ_kの対応するビットを決定する（ステップ３００）。ビットｈ_kは、ｐ_kとの排他的論理和を実行するなどしてスクランブルする（ステップ３０２）。

図７に示されているように、図８の流れ図で説明している他の実施形態では、ビットスクランブリングエンジン９０は、他のエンジン８８、９２、９４（レートマッチング、第２インタリービング、および物理チャネルマッピング）の後に配置される。この実施形態により、アドレスマッピングのすべてをビットの値を操作する前に実行することができる。ビットスクランブリングエンジンは、レートマッチングの後に指定されたビットのアドレスを決定する（ステップ３０４）。レートマッチングの後に指定ビットのアドレスを使用して、ビットをスクランブルするｐ_kを決定する（ステップ３０６）。決定されたｐ_kを使用して排他的論理和を実行するなどして、指定のビットがスクランブルされる（ステップ３０８）。

「プッシュ」ビットスクランブリングについては、好ましいＴＤＤ／ＣＤＭＡ通信システムと関連して説明しているが、これは、好ましくはＴＤＤ／ＣＤＭＡシステムのＵＥ、基地局、またはノード−Ｂなどのさまざまなアプリケーションで使用することができる。

第２インタリーバエンジン９２は、レートマッチングが後にビットをインタリーブするために使用される。最初、第２インタリーバエンジン９２は、ＣＣＴｒＣＨ全体で、あるいはＣＣＴｒＣＨの単一タイムスロットで第２インタリーブを実行するかどうかを知る必要がある。この情報は、上位層から信号化される。第２インタリービングでは、ビットは、３０個を超える列など行毎に読み込まれる。配列内に読み込まれた後、列の置換が実行される。これらのビットは、その後、置換された列から読み出される。

第２インタリービングは、図９と１０で説明されている。第２インタリービングの前（ビットスクランブリングの後）のビットのアドレスｕを使用して、第２インタリービングの後のアドレスｐを決定する。配列の知られている数の列、たとえば３０個の列を使用して、配列内のビットの列および行を決定する（ステップ１１４）。図１０を説明するために、ビットスクランブリングの後のアドレス５８のビットを分析する。アドレスを除算して、切り捨てを行うことで、ビットの行が求められる（行１：５８／３０＝１．．．余り２９）。列は、この除算の余りから求められる。この説明図では、列は、余りから１引いて列２８と決定される（２９−１）。知られている列の順列置換を使用して、ビットに対する新しい列を決定する（ステップ１１６）。この説明図では、列２８は列１１に置換される。ＣＣＴｒＣＨまたはＣＣＴｒｃＨタイムスロット内のビットの個数および列のオフセットにより、第２インタリービングの後のビットのアドレスｐが決定される（ステップ１１８）。この説明図では、列１１の前の７つの列は３ビットを含み、４つの列は２ビットを含む。そのため、ビットは第２インタリービングの後のアドレス３０のところにある。

「プッシュ」第２インタリービングについては、好ましいＴＤＤ／ＣＤＭＡ通信システムと関連して説明しているが、これは、ＴＤＤ／ＣＤＭＡ、ＦＤＤ／ＣＤＭＡ、およびＴＤＳＣＤＭＡシステムとともにＵＥ、基地局、またはノード−Ｂなどのさまざまなアプリケーションで使用することができる。

第２インタリービングの後、各ＣＣＴｒＣＨのビットは、物理チャネル／リソースユニットにマッピングされる。物理チャネルのマッピングについては、図１１を使用して説明する。物理チャネルのマッピングでは、４つの異なるケースについて異なるマッピングアプローチを使用している。第１のケースでは、タイムスロットはＣＣＴｒＣＨに対し１つのリソースユニットしか持たない。第２のケースでは、ダウンリンクのため複数のリソースユニットがタイムスロット内で使用される。第３のケースでは、複数のリソースユニットがアップリンクで使用され、第１のリソースユニット内のデータの拡散係数は第２のリソースユニットの拡散係数以上である。第４のケースでは、複数のリソースユニットがアップリンクで使用され、第１のリソースユニットの拡散係数は第２のリソースユニットの拡散係数よりも小さい。アップリンクでは、タイムスロット内でＣＣＴｒＣＨに対してリソースユニットを２つしか使用できない。物理チャネルマッピングエンジン１００は、入力ビットのアドレスｕを４つのカテゴリのうちの１つに分類する（ステップ１２０）。

第１のケース（タイムスロット内に単一のリソースユニットがある）では、ビットは順次リソースユニットに割り当てられる。したがって、第２インタリービングの後のビットのアドレスｕは、リソースユニット内のアドレスｐに直接対応する（ステップ１２２）。

第２のケース（複数のリソースユニットに対するダウンリンク）では、ビットは各リソースユニットに順に割り当てられる。第１のビットをリソースユニット１に割り当て、第２のビットをリソースユニット２に割り当て、というように、最後のリソースユニットに到達するまでこの操作を繰り返す。最後のリソースユニットに到達すると、次のビットがリソースユニット１に割り当てられる。

各リソースユニットに割り当てる操作は、モジュロ計数（modulo counting）とみなすことができる。図１２の説明では、リソースユニットが３つある。リソースユニットを埋める操作は、モジュロ３（modulo 3）計数である。一般に、Ｎ個のリソースユニットがある場合、それらのリソースユニットはモジュロＮ計数を用いて埋められる。

奇数リソースユニットは、左から右へ埋められ、偶数リソースユニットは、右から左へ逆の順序で埋められる。図１２に示されているように、リソースユニット１および３は、左から右へ埋められ、リソースユニット２は右から左へ埋められる。

ビットは、リソースユニットのうちの１つが埋められるまでこのようにして埋められる。この点を切り換え点（スイッチ点；switch point）と呼ぶ。切り換え点では、埋められたリソースユニットの個数だけモジュラス（modulus）の数が減らされる。図１２を説明図として使用すると、リソースユニット１はビット６８１で埋められる。残りのリソースユニットが埋められた後、リソースユニット２および３は、ビット６８４（切り換え点）から始めて、モジュロ２計数を用いて埋められる。

物理チャネルマッピングエンジンはビットを、切り換え点の前で順方向(Ｆ)、切り換え点の前で逆方向(Ｒ)、切り換え点の後で順方向(Ｆ)、切り換え点の後で逆方向(Ｒ)の４つのカテゴリのうちの１つに分類する（ステップ１２４）。順方向では、ビットは左から右に向かって埋められ、逆方向では、ビットは右から左に向かって埋められる。ビットのアドレスは、そのカテゴリに基づいて決定される（ステップ１２６）

切り換え点は、最も短いリソースユニットの長さを求め、その長さにリソースユニットの個数を掛けて求められる。図１２では、第１のリソースユニットは２２８ビット長である。切り換え点は、２２８×３個つまり６８４個のリソースユニットである。切り換え点が決定された後、ビットが順方向(Ｆ)であるか、逆方向(Ｒ)であるかが決定される。切り換え点の前のビットについては、ビットアドレスをそのモジュラスの数で除算した余りでアドレスが決まる。アドレス６８２を使用して説明すると、モジュラス３で６８２を除算すると、２２７余り１が得られるということである。リソースユニットには０から２ではなく１から３までの番号が振られているので、余りに１が加えられ、ビットはリソースユニット２に入ることになる。分類に関しては、奇数リソースユニット内のビットは順方向であり、偶数リソースユニット内のビットは逆方向である。

切り換え点の後、同様のアプローチを使用する。切り換え点をビットアドレスから引き、その結果を新しいモジュラスで除算した余りを使用して、ビットのリソースユニットを求める。

ビットを分類した後、４つの公式のうちの１つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式３を使用する。

ｐ＝Ｓｔａｒｔ＋ｕ／ｍｏｄ 式３

Ｓｔａｒｔは、ビット０などのそのリソースユニット内の第１のアドレスである。ｕは、物理チャネルマッピングの後のビットのアドレスである。ｐは、決定されたリソースユニットのアドレスである。ｍｏｄは、切り換え点の前のモジュラスの数であり、例では３である。

切り換え点の前で逆方向については、式４を使用する。

ｐ＝Ｅｎｄ−ｕ／ｍｏｄ 式４

Ｅｎｄはそのリソースユニット内の最後のアドレスである。

切り換え点の後で順方向については、式５を使用する。

ｐ＝Ｓｔａｒｔ＋ＳＰ／ｍｏｄ＋（ｕ−ＳＰ）／ｍｏｄ_sp 式５

ＳＰは、切り換え点であり、ｍｏｄ_spは切り換え点の後のモジュラスである。

切り換え点の後で逆方向については、式６を使用する。

ｐ＝Ｅｎｄ−ＳＰ／ｍｏｄ−（ｕ−ＳＰ）／ｍｏｄ_sp−１ 式６

ケース３（第１のリソースユニットに第２のリソースユニットよりも高い拡散係数が含まれるアップリンク）では、２つのリソースユニットの拡散係数に基づくモジュラスを使用してビットが埋められる。式７を使ってモジュラスを求める。

ｍｏｄ＝１＋ｍａｘ（（ＳＦ１，ＳＦ２）／ｍｉｎ（ＳＦ１，ＳＦ２）） 式７

ＳＦ１は、リソースユニット１の拡散係数、ＳＦ２は、リソースユニット２の拡散係数である。

図１３を使用して説明するために、リソースユニット１の拡散係数を１６、リソースユニット１の拡散係数を４とする。その結果、リソースユニットは、モジュロ５計数を用いて埋められる。そこで、リソースユニット１はビット０とビット５、リソースユニット２はビット１〜４を持つ。リソースユニット１が埋められた後、残りのビットが順次リソースユニット２内に埋められる。リソースユニット１が埋められる位置が切り換え点である。リソースユニット１は常に、左から右に埋められ、リソースユニット２はそれと逆に埋められる。

物理チャネルマッピングエンジンはビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で逆方向の３つのカテゴリのうちの１つに分類する（ステップ１２８）。ビットのアドレスは、そのカテゴリに基づいて決定される（ステップ１３０）。

切り換え点は、式８に従って第１のリソースユニットの長さから導かれる。

ＳＰ＝ｍｏｄ＊（第１のリソースユニットの長さ） 式８

切り換え点が決定された後、ビットが順方向であるか、逆方向であるかが決定される。切り換え点の前のビットについては、ビットアドレスをそのモジュラスで除算した余りがあれば、そのビットは第２のリソースユニット内にある。ビット４について説明するため、モジュラス５で４を除算すると、４余り１が得られる。図１０に示されているように、ビット４は予想通りリソースユニット２内にある。余りがない場合、ビットは第１のリソースユニット内にある。切り換え点の後では、すべてのビットは第２のリソースユニット内にある。

ビットを分類した後、３つの公式のうちの１つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式９を使用する。

ｐ＝Ｓｔａｒｔ＋ｕ／ｍｏｄ 式９

切り換え点の前で逆方向については、式１０を使用する。

ｐ＝Ｅｎｄ−（（ｍｏｄ−１）＊（ｕ／ｍｏｄ）−ＢＮ％ｍｏｄ 式１０

ＢＮ％ｍｏｄは、ｍｏｄに対する値を法（modulo）とするビット数である。ｍｏｄ＝５について示すと、ＢＮ％ｍｏｄはｍｏｄ₅（ビット数）である。

切り換え点の後で逆方向については、式１１を使用する。

ｐ＝Ｅｎｄ−ｍｏｄ＊ＳＰ／（ｍｏｄ＋１）−（ｕ−ＳＰ） 式１１

ケース４（第１のリソースユニットに第２のリソースユニットよりも低い拡散係数が含まれるアップリンク）では、２つのリソースユニットの拡散係数に基づくモジュラスを使用してビットが埋められる。式７も使ってモジュラスを求める。

図１４を使用して説明するために、リソースユニット２の拡散係数を１６、リソースユニット１の拡散係数を４とする。その結果、リソースユニットは、モジュロ５計数を用いて埋められる。そこで、リソースユニット１はビット０〜３、リソースユニット２はビット４を持つ。リソースユニット１が埋められた後、残りのビットが順次リソースユニット２内に埋められる。リソースユニット１が埋められる位置が切り換え点である。リソースユニット１は常に、左から右に埋められ、リソースユニット２はそれと逆に埋められる。

物理チャネルマッピングエンジンはビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で逆方向の３つのカテゴリのうちの１つに分類する（ステップ１３２）。ビットのアドレスは、そのカテゴリに基づいて決定される（ステップ１３４）。

切り換え点は、式１２に従って第１のリソースユニットの長さから導かれる。

ＳＰ＝ｍｏｄ＊（第１のリソースユニットの長さ）／（ｍｏｄ−１） 式１２

切り換え点が決定された後、ビットが順方向であるか、逆方向であるかが決定される。切り換え点の前のビットについては、ビットアドレスに１を足してそれをそのモジュラスで除算した余りがあれば、そのビットは第１のリソースユニット内にある。そうでない場合、第２のリソースユニット内にある。切り換え点の後では、すべてのビットは第２のリソースユニット内にある。

ビットを分類した後、３つの公式のうちの１つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式１３を使用する。

ｐ＝Ｓｔａｒｔ＋（（ｍｏｄ−１）＊（ｕ／ｍｏｄ））＋ＢＮ％ｍｏｄ 式１３

切り換え点の前で逆方向については、式１４を使用する。

ｐ＝Ｅｎｄ−ｕ／ｍｏｄ 式１４

切り換え点の後で逆方向については、式１５を使用する。

ｐ＝Ｅｎｄ−ＳＰ／（ｍｏｄ＋１）−（ｕ−ＳＰ） 式１５

この４つのケースについてこれらの式を使用し、物理チャネルマッピングエンジン９４により、物理チャネルマッピングの前に、特定のアドレスｕについてリソースユニットのアドレスｐを決定する。

「プッシュ」チャネルマッピングについては、好ましいＴＤＤ／ＣＤＭＡ通信システムと関連して説明しているが、これは、好ましくはＴＤＤ／ＣＤＭＡシステムのＵＥ、基地局、またはノード−Ｂなどのさまざまなアプリケーションで使用することができる。

図１５に示されているように、物理チャネル処理のもう１つのアプローチを「プル」アプローチと呼ぶ。送信側で「プル」アプローチをとった場合、物理チャネルバッファ１４６に入力される各ビットは第１インタリーババッファ１４４の１つまたは複数のビットにマッピングされる（ステップ１３６）。説明のため、物理チャネルバッファ１４６内のアドレスが第１インタリーババッファ１４４内のアドレスにマッピングされている。ビットは、マッピングされた後、第１インタリーババッファ１４４内の対応するロケーションも読み込むことにより、物理チャネルバッファ１４６内に挿入される（ステップ１３８）。物理チャネルバッファ１４６内のデータが、チップレート処理部に送られ、エアーインタフェイス上で伝送される。受信側では、物理チャネルバッファ１４６からビットを読み込んで、第１インタリーブバッファ１４４に書き込む。その結果、受信側の「プル」アプローチは送信側と逆になる。以下では、「プル」アプローチは主に、送信側から説明されている。受信側も、類似の逆の順序で実行される。

図１６は、「プル」アプローチの一実施形態のブロック図である。プルアドレスエンジン１４８では、物理チャネルバッファ１４６に書き込むビットを決定する。「プル」アプローチの利点は、リソースユニットを必要に応じて埋めることができるため、複数のタイムスロットにわたって物理チャネルデータをバッファリングする必要がないという点である。説明のため、フレームの第１のタイムスロット内でリソースユニットを１つだけ送信する場合、「プル」アプローチでは、そのリソースユニットに対する「ビットのみを選択して「プル」することができる。その結果、プルアプローチを使用することで、単一のタイムスロットのみにバッファリングする物理チャネルを減らすことができる。

「プル」アプローチでは、これらのビットは、１度に１つずつ、または８ビット、１６ビット、または３２ビットなどのグループ単位で取り出すことができる。これらのビットは、リソースユニットの第１のビットから最後のビットまで順に取り出すのが好ましいが、他の順序でビットを取り出すことができる。プルアドレス生成エンジン１４８では、第１インタリーババッファ１４４内からビットを読み込むアドレスを決定する。プルアドレス生成エンジン１４８は、標準化されている、または信号が発せされる制御パラメータを使用して、適切なアドレスを決定する。

プルアドレス生成エンジン１４８は、制御信号を読み取り／書き込みコントローラ１４０に送る。読み取り／書き込みコントローラ１４０は、第１インタリーババッファ１４４内の決定されたアドレスから１ビットを読み込み、そのビットを物理チャネルバッファ１４６に書き込む。これらのオペレーションは、物理マッピングコントローラ１６６により制御され、これはさらに、制御パラメータを使用して、物理層処理オペレーションを監視する。

「プッシュ」アプローチと同様に、プルアドレス生成エンジン１４８は、レートマッチングエンジン１５０、ビットスクランブリングエンジン１５２、第２インタリービングエンジン１５４、および物理チャンネルマッピングエンジン１５６の４つの一次サブエンジンを備える。

また、他の３つのサブエンジンは、無線フレームセグメンテーション計算エンジン１５８、ＴｒＣＨ多重化（ＭＵＸ）計算エンジン１５８、および物理チャネルセグメンテーション計算エンジン１６２の４つの一次エンジンに情報を供給する。

「プッシュ」アプローチとは対照的に、４つの１次エンジン１５０、１５２、１５４、１５６は、送信側で図１６に示されている順序で動作する。物理チャネル逆マッピングが最初に実行される。その後、逆第２インタリービングが実行され、さらに逆ビットスクランブリングが続く。最後に、逆レートマッチングが実行される。

物理チャネルマッピングエンジン１５６では、逆物理チャネルマッピングを実行する。リソースユニット内の各ビットアドレスについて、次チャネルマッピングの前の対応するアドレスが決定される。

物理チャネルのマッピングでは、４つ異なるケースについて異なるマッピングアプローチを使用している。物理チャネルのマッピングについては、図１７を使用して説明する。第１のケースでは、タイムスロットはＣＣＴｒＣＨに対し１つのリソースユニットしか持たない。第２のケースでは、ダウンリンクのため複数のリソースユニットがタイムスロット内で使用される。第３のケースでは、複数のリソースユニットがアップリンクで使用され、第１のリソースユニット内のデータの拡散係数は第２のリソースユニットの拡散係数以上である。第４のケースでは、複数のリソースユニットがアップリンクで使用され、第１のリソースユニットの拡散係数は第２のリソースユニットの拡散係数よりも小さい。

物理マッピングエンジン１５６では、それぞれのリソースユニットのビットアドレスに適用されるケースを決定する（ステップ１６８）。第１のケース（タイムスロット内に単一のリソースユニットがある）では、ビットは順次リソースユニットに割り当てられる。したがって、リソースユニット内のビットのアドレスｐは、物理チャネルマッピングの前にアドレスｕに直接対応する（ステップ１７０）。第２のケース（複数のリソースユニットのダウンリンク）の場合。物理チャネルマッピングエンジン１５６はビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で順方向、切り換え点の後で逆方向の４つのカテゴリのうちの１つに分類する（ステップ１７２）。順方向では、ビットは左から右に向かって埋められ、逆方向では、ビットは右から左に向かって埋められる。ビットのアドレスは、そのカテゴリに基づいて決定される（ステップ１７４）。

奇数リソースユニットの切り換え点は、最短のリソースユニットの長さである。図１８の例を使用すると、切り換え点は２２８（最短のリソースユニットの長さ）である。偶数リソースユニットでは、切り換え点は、最短のリソースユニット数の長さを差し引いたリソースユニット内の最後のアドレスである。切り換え点が決定された後、そのリソースユニットに基づいて、ビットが順方向であるか、逆方向であるかが決定される。奇数リソースユニットは順方向であり、偶数リソースユニットは逆方向である。

ビットを分類した後、４つの公式のうちの１つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式１６を使用する。

ｕ＝ｐ＊ｍｏｄ＋ｒｕ％ｍｏｄ 式１６

ｕは、マップされた逆物理チャネルとしてのビットのアドレスである。ｐは、リソースユニットのアドレスである。ｍｏｄは、切り換え点の前の計数するモジュラスである。ｒｕ％ｍｏｄは、ｍｏｄの値を法（modulo）とするリソースユニットのビット数である。

切り換え点の前で逆方向については、式１７を使用する。

ｕ＝Ｅｎｄ−ｐ＊ｍｏｄ＋１ 式１７

Ｅｎｄはそのリソースユニット内の最後のアドレスである。

切り換え点の後で順方向については、式１８を使用する。

ｕ＝ＳＰ＊ｍｏｄ＋（ｐ−ＳＰ）＊（ｍｏｄ_sp） 式１８

ＳＰは、切り換え点であり、ｍｏｄ_spは切り換え点の後のモジュラスである。

切り換え点の後で逆方向については、式１９を使用する。

ｕ＝ＳＰ＊ｍｏｄ−（Ｅｎｄ−ＳＰ−ｐ）＊（ｍｏｄ_sp−１）＋ＲＵ−２ 式１９

ＲＵは、ビットのリソースユニット数である。

ケース３（第１のリソースユニットに第２リソースユニットよりも高い拡散係数が含まれるアップリンク）では、前述のように、２つのリソースユニットの拡散係数に基づくモジュラスを使用してビットが埋められる。

物理チャネルマッピングエンジン１５６はビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で逆方向の３つのカテゴリのうちの１つに分類する（ステップ１７６）。ビットのアドレスは、そのカテゴリに基づいて決定される（ステップ１７８）。

ケース３の物理チャネルマッピングには、順方向切り換え点（ＳＰＦ）と逆方向切り換え点（ＳＰＲ）の２つの切り換え点を使用する。順方向切り換え点は、図１９の２２８などのその長さに等しい、第１リソースユニットの切り換え点である。逆切り換え点は、式２０によって決定される、第２リソースユニットの切り換え点である。

ＳＰＲ＝Ｅｎｄ−（ｍｏｄ−１）＊ＳＰＦ 式２０

Ｅｎｄはリソースユニット２内の最後のアドレスである。

ビットを分類した後、３つの公式のうちの１つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式２１を使用する。

ｕ＝ｍｏｄ＊ｐ 式２１

切り換え点の前で逆方向については、式２２を使用する。

ｕ＝ｍｏｄ＊ＩＮＴ（（ＬＰ２−ｒｕＰＯＳ）／（ｍｏｄ−１）＋ＭＯＤ（ＬＰ２−ｒｕＰＯＳ，（ｍｏｄ−１））＋１ 式２２

ＩＮＴは整数演算子である。ＭＯＤは剰余演算子である。ＬＰ２はリソースユニット２内の最後の位置である。ｒｕＰＯＳは、リソースユニット内のビットのビット位置番号である。

切り換え点の後で逆方向については、式２３を使用する。

ｕ＝ｍｏｄ＋ＳＰＦ＋ＳＰＲ−ｐ−１ 式２３

ケース４（第１のリソースユニットに第２リソースユニットよりも低い拡散係数が含まれるアップリンク）では、前述のように、２つのリソースユニットの拡散係数に基づくモジュラスを使用してビットも埋められる。

物理チャネルマッピングエンジン１５６はビットを、切り換え点の前で順方向、切り換え点の前で逆方向、切り換え点の後で逆方向の３つのカテゴリのうちの１つに分類する（ステップ１８０）。ビットのアドレスは、そのカテゴリに基づいて決定される（ステップ１８２）。

ケース４の物理チャネルマッピングには逆切り換え点（ＳＰＲ）だけが使用される。逆切り換え点は、式２４により決定される、第２リソースユニットの切り換え点である。

ＳＰＲ＝Ｅｎｄ−（リソースユニット１の長さ）／（ｍｏｄ−１） 式２４

Ｅｎｄはリソースユニット２内の最後のアドレスである。

ビットを分類した後、３つの公式のうちの１つを使用してそのアドレスを決定する。切り換え点の前で順方向については、式２５を使用する。

ｕ＝ｍｏｄ＊ＩＮＴ（ｐ／（ｍｏｄ−１））＋ｒｕＰＯＳ％（ｍｏｄ−１） 式２５

ｒｕＰＯＳ％（ｍｏｄ−１）は、（ｍｏｄ−１）の値を法とするリソースユニット内のビット位置である。

切り換え点の前で逆方向については、式２６を使用する。

ｕ＝ｍｏｄ＊（ＬＰ２−ｐ）＋（ｍｏｄ−１） 式２６

切り換え点の後で逆方向については、式２７を使用する。

ｕ＝ｍｏｄ＊（ＬＰ２−ＳＰＲ＋１）＋（ＬＰ２−ｐ）％ｍｏｄＭｉｎｕｓ１ 式27

この４つのケースについてこれらの式を使用し、物理チャネルマッピングエンジン１５６により、特定の第２インタリーバのビットアドレスｕについてリソースユニットのアドレスｐを決定する。

「プル」物理チャネルマッピングについては、好ましいＴＤＤ／ＣＤＭＡ通信システムと関連して説明しているが、これは、ＴＤＤ／ＣＤＭＡシステムのＵＥ、基地局、またはノード−Ｂなどのさまざまなアプリケーションで使用することができる。

第２インタリービングエンジン１５４は、物理チャネルマッピングの後にビットを逆インタリーブするために使用される。最初、第２インタリービングエンジン１５４は、ＣＣＴｒＣＨ全体にわたって実行されるか、あるいはＣＣＴｒＣＨの単一タイムスロットについて実行されるかを知る必要がある。この情報は、上位層から信号化される。

第２インタリービングは、図２１で説明されている。物理チャネルマッピングの後のビットの特定のアドレスｐを使用して、逆第２インタリービングの後のアドレスｕを決定する。ＣＣＴｒＣＨまたはＣＣＴｒｃＨタイムスロット内のビットの総数および列のオフセットを使用して、各列内のビットの数が決定される。アドレスｐを使用して、順序を入れ替えた配列内のビットの列および行を決定する（ステップ１８４）。図２２の例の使用を説明するために、物理チャネルバッファ内のアドレスｐ＝６１のビットを分析する。ビットの総数と列のオフセットを使用すると、列０には５個のビット、他の列には４個のビットのあることがわかる。列の毎に知られているビットの個数を使用して、ビットに対する列および行を決定する（列１２、行１）。

知られている列の順列置換を使用して、非オフセット列を決定する（ステップ１８６）。上の説明では、オフセット列１２は非オフセット列１に対応する。非オフセット配列内のビットの列と行を使用して、ビットのアドレスを決定する（ステップ１８８）。前記の説明では、ビットのアドレスはアドレス６である。

「プル」第２インタリービングについては、好ましいＴＤＤ／ＣＤＭＡ通信システムと関連して説明しているが、これは、ＴＤＤ／ＣＤＭＡ、ＦＤＤ／ＣＤＭＡ、およびＴＤＳＣＤＭＡシステムとともにＵＥ、基地局、またはノード−Ｂなどのさまざまなアプリケーションで使用することができる。

前述のように、レートマッチングでは、ビットのパンクチャリングおよび繰り返しが実行され、必要なチャネル数を減らすだけでなく、各チャンネルが確実に完全に利用されるようにする。レートマッチングエンジン１５０は、逆レートマッチングの後に第１インタリーババッファの各ビットが入るアドレスを決定する。レートマッチングは主に、ｅ−ｉｎｉ、ｅ−ｐｌｕｓ、およびｅ−ｍｉｎｕｓの３つの変数を使用する。ｅ−ｉｎｉは、レートマッチングアルゴリズムで使用するｅに対する初期値である。ｅ−ｐｌｕｓは、レートマッチングアルゴリズムで使用するｅに対する増分値である。ｅ−ｍｉｎｕｓは、レートマッチングアルゴリズムで使用するｅに対する減分値である。

レートマッチングについては、図２３〜２５の流れ図で説明されている。レートマッチングエンジン１５０により、特定のチャネルに対するデータが、畳み込み符号化など、非ターボ符号化されているか、あるいはターボ符号化されているかを判別する。チャネルが非ターボ符号化された場合、ビットは１つの列として取り扱われる。

ターボ符号化では、システマティック（Ｓ）、パリティ１（Ｐ１）、およびパリティ２（Ｐ２）の３種類のビットのうちの１つを使用する。パンクチャリングは、システマティックビット上では実行されない。レートマッチングエンジン１５０では、これらの種類のビットをそれぞれ別々の列として取り扱う（ステップ１９０）。これらのビットを別の列として取り扱うことで、規格で説明されているように、明示的なビット分離とビット収集が必要なくなる。この機能は、それぞれの列を別々に扱うことにより処理される。

ターボ符号化パンクチャリング（ステップ１９２）が必要な場合を除き、これらの列のアドレス計算は、パンクチャリングについては式２８により、また繰り返しについては式２８により実行され、きちんと機能する（ステップ１９４）。

ｕは、第１インタリーババッファ内のビットの計算で求めたアドレスである。ｐは、逆レートマッチングの前のビットのアドレスである。

ターボ符号化列のパンクチャリングは、これと異なる取り扱いがなされる。図２４および２５に示されているように、２つの一般的なアプローチを使用して、これらのビットに対するアドレスを求めることができる。図２４に示されているような第１のアプローチでは、Ｓ、Ｐ１、およびＰ２の列は独立に取り扱われる。そのため、大きな一次不定方程式系が得られる。主にアドレスｕおよびｐを整数値に制限する特定の制約条件を未知の変数に課して、これらの方程式群を解くことができるができる（ステップ１９８）。これらの制約条件を使用して、与えられた任意のｐについて唯一の解ｕが存在するように、解空間を絞り込む。このアプローチを実装するには、ｕアドレスの前にパンクチャの数を近似計算する（ステップ２００）。有効な解を求められるように、近似値を中心に十分な空間を与えて探索を実行する。既知の制約条件を中間変数に課して、有効な解を求める（ステップ２０２）。

以下に、第１のアプローチを適用するための好ましい手法を示す。システマティックビット（Ｓ）は決してパンクチャリングされない。式３０は、Ｐ１ビットに対するパンクチャリングオペレーションで任意に与えられたアドレスｕにおける「ｅ」変数の状態を記述している。

ｅ₁は、Ｐ１に対する変数ｅである。同様に、

および

は、それぞれＰ１に対するｅⁱⁿⁱ、ｅ^-、およびｅ⁺である。ｕ₁は、アドレスｕを決定する前のＰ１列のビットの個数である。ｎ₁は、Ｐ１列内のｕ₁の現在値の前のパンクチャリングされたビットの個数である。

式３１は、Ｐ２ビットに対するパンクチャリングオペレーションで任意に与えられたアドレスｕにおける「ｅ」変数の状態を記述している。

ｅ₂は、Ｐ２に対する変数ｅである。同様に、

および

は、それぞれＰ２に対するｅⁱⁿⁱ、ｅ^-、およびｅ⁺である。ｕ₂は、アドレスｕを決定する前のＰ２列のビットの個数である。ｎ₂は、Ｐ２列内のｕ₂の現在値の前のパンクチャリングされたビットの個数である。

与えられたｐについて、式３２を使用する。

ｕ−ｐ＝ｎ₁＋ｎ₂ 式３２

式３３および３４は、標準におけるレートマッチングアルゴリズムを調べることで真であることがわかっている。

上記の一次不等式群は、３つの式と５つ未知数（ｕ、ｅ₁、ｅ₂、ｎ₁、ｎ₂）で構成される。これらの方程式の解を得るには、ｎ₁およびｎ₂の近似値を求める。この近似値を中心とする十分な空間範囲を探索する。この解は、式３３および３４の制約条件に基づいて決定される。

ｎ₁およびｎ₂の近似値を得るには、式３５により式３２の中のｕを置き換える。

式３６が得られる。

γは、パンクチャリング比であり。これは、式３７により決定される。

レートマッチングパラメータにより、奇数個のパンクチャが要求された場合を除き、Ｐ１およびＰ２ビットの標準分布パンクチャリングに従ってアルゴリズムを決定する。奇数個のパンクチャが要求された場合、Ｐ１はパンクチャを１つ余計にもらう。レートマッチングアルゴリズムではさらに、Ｐ２パンクチャなしで１つの行に高々２つのＰ１パンクチャを入れることができる。さらに、高々２つのＰ２パンクチャがＰ１パンクチャとともに発生することがある。したがって、式３８および３９が得られる。

ｎ₁−ｎ₂≦３ 式３８

ｎ₂−ｎ₁≦２ 式３９

式３８、３９、および３６を使用して、式４０および４１が得られる。

これらの式を使用して、解を含む小さな部分空間を求める。

対応する書き込みアドレスｕが決定される任意のｐについて、そのアドレスの位置のビットはパンクチャされない（または物理チャネルマッピングバッファ内で終わることはない）。したがって、ｅの値はｅ^-よりも大きくなければならず、式４２が得られる。

この不等式はｘ＝１または２の両方について（Ｐ１またはＰ２について）真なので、下付文字ｘを全般的に使用する。式３０および３１を使用して、式４３を得る。

式４３は、ｕがＰ_xビットの場合にのみ真である。ｕがＰ_xビットでない場合、式４４が適用される。

有効な解かどうかを識別するために、式４５および４６を使用する。

その後、範囲検査を実行する。ｕがＰ１ビットである場合、式４７を使用する。

ｕがＰ２ビットである場合、式４８を使用する。

ｕがＳビットである場合、式４９を使用する。

第２のアプローチを以下に示すが、図２５に示されているとおりである。ｕの位置に基づいて、レートマッチング入力ビット位置ｐを決定する。システマティック比（systematic ratio）を求める（ステップ２０４）。システマティック比は、Ｐ１およびＰ２の列に対するパンクチャ比に基づく。式５０などにより、システマティックビットＳ_bitsの個数を推定する（ステップ２０６）。

は、システマティックビットの推定数である。Ｐ１_PRは、Ｐ１列のパンクチャリング比、Ｐ２_PRは、Ｐ２列のパンクチャリング比である。

ビットの順序に応じて、４つのケースを仮定する（Ｓ、Ｐ１、Ｐ２は順方向、Ｓ、Ｐ２、Ｐ１は逆方向）。Ｓは、

の初期推定値である。これらのケースの値を以下の表１にまとめた。

分析するビットの種類に基づき（列最上位）、表１の該当する４つの行を選択する。Ｐ２ビットについて説明するため、最後の４つの行（列最上位Ｐ２について）を選択する。このビットが順方向であれば、一番左の列が使用される。このビットが逆方向であれば、一番右の列が使用される。適切な４つの行およびその行の適切な３つの列を使用して、各行の出力インデックス（output index）を求める。順方向Ｐ２ビットについて説明するために、４つのケース（ケース１−Ｓ，Ｓ，Ｓ、ケース２−Ｓ，Ｓ，Ｓ＋１、ケース３−Ｓ＋１，Ｓ，Ｓ＋１、ケース４−Ｓ＋１，Ｓ＋１，Ｓ＋１）を使用する。

これら４つのケースを使用して、出力位置の４つの候補を計算する（ステップ２０８）。表２に示されている候補毎にパンクチャリングされたビットの個数を求める。以下の表２はさらに、候補の出力ビット位置の計算結果も示している。

ｐ１_Pbitsは、パンクチャリングされたＰ１ビットの個数である。ｐ２_Pbitsは、パンクチャリングされたＰ２ビットの個数である。ｐ１_{Pbits sin i}は、初期Ｐ１ビットの個数である。ｐ２_{Pbits sin i}は、初期Ｐ２ビットの個数である。

実際の出力ビット位置に一致する第１の候補出力ビット位置は、Ｓ、Ｐ１、およびＰ２ビットの数を表す。この情報を使用して、入力ビット位置ｐを求める（ステップ２１０）。

「プル」レートマッチングについては、好ましいＴＤＤ／ＣＤＭＡ通信システムと関連して説明しているが、これは、ＴＤＤ／ＣＤＭＡ、ＦＤＤ／ＣＤＭＡ、およびＴＤＳＣＤＭＡシステムとともにＵＥ、基地局、またはノード−Ｂなどのさまざまなアプリケーションで使用することができる。

このプロセスの次のステップは、逆ビットスクランブリングである。ビットスクランブリングエンジンにより、第２インタリーバによって出力されたアドレスに対するビットスクランブリングしたアドレスが決定される。

逆ビットスクランブリングのプロセスは、図２６の流れ図に説明されている。ＣＣＴｒＣＨ内のビットの位置ｋを使用して、スクランブル符号ｐ_kの対応するビットを決定する（ステップ４００）。ビットｈ_kは、ｐｋとの排他的論理和を実行するなどしてスクランブルする（ステップ４０２）。

ビットスクランブリングは逆レートマッチングの前に実行することができるが、図２７に示され、図２８の流れ図で説明されているように、逆レートマッチングの後に実行するのが好ましい。この実施形態により、アドレスマッピングのすべてをビットの値を操作する前に実行することができる。逆レートマッチングの後に指定されたビットについて、逆第２インタリービングの後（逆レートマッチングの前）のアドレスを決定する（ステップ４０４）。逆第２インタリービングの後に指定ビットのアドレスを使用して、ビットのスクランブル相手であるｐ_kを決定する（ステップ４０６）。指定ビットは、ｐ_kとの排他的論理和を実行するなどして決定されたｐ_kを使用して、スクランブルする（ステップ４０８）。

「プル」ビットスクランブリングについては、好ましいＴＤＤ／ＣＤＭＡ通信システムと関連して説明しているが、これは、ＴＤＤ／ＣＤＭＡシステムのＵＥ、基地局、またはノード−Ｂなどのさまざまなアプリケーションで使用することができる。

他のアプローチを採用すると、第１インタリーバのバッファリングを減らすことができ、これを「簡約第１インタリーババッファリング」と呼ぶ。図２９は、「簡約第１インタリーババッファリング」のブロック図である。

図２９に示されているように、第１インタリーバ２１２の出力はインタリーババッファに直接は送られない。物理層バッファリングはすべて、図２９において、単一の共通メモリ２２０によって実行されるものとして示されている。１つまたは複数のフレームにトランスポートチャネルデータブロックが用意される。この属性は、ＴＴＩパラメータによって示される。ＴＴＩは、４つの可能な値１０、２０、４０、および８０ｍｓのうちの１つである。ＴＴＩが１０であれば、データは１つのフレームに対するものであり、２０であれば２つのフレーム、４０であれば４つのフレーム、８０であれば、８つのフレームであることを示す。ＴＴＩの第１のフレームに対するデータは、物理チャンネルプロセッサ２１８に直接送ることができる。ＴＴＩの他のフレームは、後で処理できるようにバッファリングされる。そのため、第１インタリーババッファリング全体が１フレーム分だけ減る。説明のため、ＴＴＩを１０ｍｓとすると、その単一フレームは直接、物理チャネルバッファ内に格納され、第１インタリーババッファリングは不要である。ＴＴＩが８０ｍｓであれば、データのフレームは８つではなく７つあればよい。

物理層の処理のため「簡約第１インタリーババッファリングを「プッシュ」アプローチに適用するのが好ましい。その結果、データは、第１のインタリーバ２１２から出力されると、物理チャネルマッピングバッファの対応するアドレスに書き込まれるが、他の物理層処理アプローチも使用できる。レートマッチングおよび第２インタリービングの後などの中間バッファリングが物理チャネル処理で使用される物理層処理アプローチを使用する場合でも、簡約第１インタリーババッファリングを使用できる。第１のフレームのデータは、直接、物理層処理に送られ、中間バッファに格納される。

図２３に示されているように、すべてのフレームのビットは第１のＭＵＸ２１４に入力される。第１のＭＵＸ２１４は、物理チャネル処理のため、物理チャネル処理ブロック２１８により、第１のフレームのビットを第２のＭＵＸ２１６に送る。他のフレームのビットは、ＴＴＩが１０ｍｓよりも大きい場合、第１のＭＵＸ２１４を介してメモリ２２０（第１インタリーババッファ）に送られる。第１のフレームのビットが、チップレート処理部に送られ、エアーインタフェイス上で伝送される。物理チャネル処理のため、第２のＭＵＸ２１６を介してメモリ２３０から後続のフレームのビットを取り出す。これらのオペレーションはすべて、物理チャネルコントローラ２２２により監視される。

図３０および図３１は、１０ｍｓのＴＴＩ（１フレーム）のトランスポートチャネルデータブックに対する「簡約第１インタリーババッファリング」データフローを示している。トランスポートチャネルビットは、直接、物理チャネルプロセッサ２１８に送られ、さらに、物理チャネルバッファに送られ、後続のチップレート処理が第１インタリーババッファを使用せずに実行される。図３０に示されているように、フレームＮは、直接、物理チャネル物理プロセッサ２１８に送られる。図３１に示されているように、次のフレーム（Ｆｒａｍｅ Ｎ＋１）もまた、直接、物理チャネル物理プロセッサ２１８に送られる。

図３２および図３３は、８０ｍｓのＴＴＩのトランスポートチャネルデータブックに対する「簡約第１インタリーババッファリング」データフローを示している。第１のフレーム（Ｆｒａｍｅ Ｎ）のトランスポートチャネルデータは、物理層処理に送られ、物理チャネルバッファ（メモリ２２０）に格納される。他のフレーム（Ｆｒａｍｅ Ｎ＋１〜Ｎ＋７）は、物理チャネルバッファに格納され、物理層チャネルをハイパスする。図３３に示されているような次のフレームでは、（Ｆｒａｍｅ Ｎ＋１）が物理層処理に送られ、物理チャネルバッファに格納される。他のフレーム（Ｆｒａｍｅ Ｎ＋２〜Ｎ＋７）は、次の６個のフレームで、同じ方法により順次処理される。チップレートプロセッサは、現在のフレームの背後にある１フレーム分のデータビットを物理チャネルバッファから読み取る。たとえば、物理層プロセッサが処理中で（Ｆｒａｍｅ Ｎ＋１）の場合、チップレートプロセッサはＦｒａｍｅ Ｎを読み込む。ＴＴＩが２０および４０ｍｓであるデータに対に適用する処理アプローチは、上述の８０ｍｓのアプローチと同じである。物理チャネルバッファリングの前に、バッファリングされているフレームの数が違うだけである。

無線ＴＤＤ／ＣＤＭＡ通信システムの図である。 物理層処理の図である。 「プッシュ」アプローチの流れ図である。 「プッシュ」アプローチの一実施形態の簡略化した図である。 「プッシュ」レートマッチングの流れ図である。 「プッシュ」ビットスクランブリングの流れ図である。 「プッシュ」アプローチの他の実施形態の簡略化した図である。 「プッシュ」ビットスクランブリングの他の実施形態の流れ図である。 「プッシュ」第２インタリービングの流れ図である。 「プッシュ」第２インタリービングの一例である。 「プッシュ」物理チャネルマッピングの流れ図である。 ケース２の「プッシュ」物理チャネルマッピングの一例を表す説明図である。 ケース３の「プッシュ」物理チャネルマッピングの一例を表す説明図である。 ケース４の「プッシュ」物理チャネルマッピングの一例を表す説明図である。 「プル」アプローチの流れ図である。 「プル」アプローチの一実施形態の簡略化した図である。 「プル」逆物理チャネルマッピングの流れ図である。 ケース２の「プル」逆物理チャネルマッピングの一例を表す説明図である。 ケース３の「プル」逆物理チャネルマッピングの一例を表す説明図である。 ケース４の「プル」逆物理チャネルマッピングの一例を表す説明図である。 「プル」逆第２インタリービングの流れ図である。 「プル」逆第２インタリービングの一例を表す説明図である。 「プル」逆レートマッチングの流れ図である。 パンクチャリングされたターボ符号列（punctured turbo code sequences）の「プル」逆レートマッチングの２つのアプローチのうちの１つの流れ図である。 パンクチャリングされたターボ符号列（punctured turbo code sequences）の「プル」逆レートマッチングの２つのアプローチのうちの１つの流れ図である。 「プル」逆ビットスクランブリングの一実施形態の流れ図である。 「プル」アプローチの他の実施形態の簡略化した図である。 「プル」ビットスクランブリングの他の実施形態の流れ図である。 「簡約第１インタリーババッファリング（reduced first interleaver buffering）」の図である。 １０ミリ秒のＴＴＩに対する「簡約第１インタリーババッファリング」の一例を表すブロック図である。 １０ミリ秒のＴＴＩに対する「簡約第１インタリーババッファリング」の一例を表すブロック図である。 ８０ミリ秒のＴＴＩに対する「簡約第１インタリーババッファリング」の一例を表すブロック図である。 ８０ミリ秒のＴＴＩに対する「簡約第１インタリーババッファリング」の一例を表すブロック図である。

符号の説明

７８ 読み取り／書き込みコントローラ
８２ 第１インタリーババッファ
８４ 物理チャネルバッファ
８６ プッシュアドレス生成エンジン
８８ レートマッチングエンジン
９０ ビットスクランブリングエンジン
９２ 第２インタリービングエンジン
９４ 物理チャネルマッピングエンジン
９６ 無線フレームセグメンテーション計算エンジン
９８ ＴｒＣＨ多重化（ＭＵＸ）計算エンジン
１００ 物理チャネルセグメンテーション計算エンジン
１０４ 物理マッピングコントローラ

Claims (42)

1. 無線通信システムで使用するレートマッチングの後のビットのアドレスを決定する方法であって、
   前記ビットをターボ符号化または非ターボ符号化されているものとして分類することと、
   前記ビットがターボ符号化と分類された場合、前記ビットをシステマティック、パリティ１、およびパリティ２の列として取り扱うことと、
   前記ビットが非ターボ符号化と分類された場合、前記ビットを単一の列として取り扱うことと、
   別々のアルゴリズムを使用して、前記システマティック、パリティ１、パリティ２、および単一の列の各タイプについて前記アドレスを決定すること
   を含むことを特徴とする方法。
2. それぞれ別々のアルゴリズムは、変数ｅ−ｉｎｉ、ｅ−ｐｌｕｓ、およびｅ−ｍｉｎｕｓを使用することを特徴とする請求項１に記載の方法。
3. レートマッチングの後のビットのアドレスを決定する際に使用するユーザ機器であって、
   前記ビットをターボ符号化または非ターボ符号化されているものとして分類する手段と、
   前記ビットがターボ符号化と分類された場合、前記ビットをシステマティック、パリティ１、およびパリティ２の列として取り扱う手段と、
   前記ビットが非ターボ符号化と分類された場合、前記ビットを単一の列として取り扱う手段と、
   別のアルゴリズムを使用して、前記システマティック、パリティ１、パリティ２、および単一の列の各タイプについて前記アドレスを決定する手段と
   を備えることを特徴とするユーザ機器。
4. それぞれ別々のアルゴリズムは、変数ｅ−ｉｎｉ、ｅ−ｐｌｕｓ、およびｅ−ｍｉｎｕｓを使用することを特徴とする請求項３に記載のユーザ機器。
5. 前記レートマッチングが、受信された通信のビットに対して実行されることを特徴とする請求項３に記載のユーザ機器。
6. 前記レートマッチングが、送信されるべき通信のビットに対して実行されることを特徴とする請求項３に記載のユーザ機器。
7. レートマッチングの後のビットのアドレスを決定する際に使用するユーザ機器であって、
   前記ビットをターボ符号化または非ターボ符号化されているものとして分類し、前記ビットがターボ符号化と分類された場合、前記ビットをシステマティック、パリティ１、およびパリティ２の列として取り扱い、前記ビットが非ターボ符号化と分類された場合、前記ビットを単一の列として取り扱い、別々のアルゴリズムを使用して、前記システマティック、パリティ１、パリティ２、および単一の列の各タイプについて前記アドレスを決定するレートマッチングエンジンを備えることを特徴とするユーザ機器。
8. それぞれ別々のアルゴリズムは、変数ｅ−ｉｎｉ、ｅ−ｐｌｕｓ、およびｅ−ｍｉｎｕｓを使用することを特徴とする請求項７に記載のユーザ機器。
9. 前記レートマッチングが、受信された通信のビットに対して実行されることを特徴とする請求項７に記載のユーザ機器。
10. 前記レートマッチングが、送信されるべき通信のビットに対して実行されることを特徴とする請求項７に記載のユーザ機器。
11. レートマッチングの後のビットのアドレスを決定する際に使用する基地局であって、
    前記ビットをターボ符号化または非ターボ符号化されているものとして分類する手段と、
    前記ビットがターボ符号化と分類された場合、前記ビットをシステマティック、パリティ１、およびパリティ２の列として取り扱う手段と、
    前記ビットが非ターボ符号化と分類された場合、前記ビットを単一の列として取り扱う手段と、
    別のアルゴリズムを使用して、前記システマティック、パリティ１、パリティ２、および単一の列の各タイプについて前記アドレスを決定する手段と
    を備えることを特徴とする基地局。
12. それぞれ別々のアルゴリズムは、変数ｅ−ｉｎｉ、ｅ−ｐｌｕｓ、およびｅ−ｍｉｎｕｓを使用することを特徴とする請求項１１に記載の基地局。
13. 前記レートマッチングが、受信された通信のビットに対して実行されることを特徴とする請求項１１に記載の基地局。
14. 前記レートマッチングが、送信されるべき通信のビットに対して実行されることを特徴とする請求項１１に記載の基地局。
15. レートマッチングの後のビットのアドレスを決定する際に使用する基地局であって、
    前記ビットをターボ符号化または非ターボ符号化されているものとして分類し、前記ビットがターボ符号化と分類された場合、前記ビットをシステマティック、パリティ１、およびパリティ２の列として取り扱い、前記ビットが非ターボ符号化と分類された場合、前記ビットを単一の列として取り扱い、別々のアルゴリズムを使用して、前記システマティック、パリティ１、パリティ２、および単一の列の各タイプについて前記アドレスを決定するレートマッチングエンジンを備えることを特徴とする基地局。
16. それぞれ別々のアルゴリズムは、変数ｅ−ｉｎｉ、ｅ−ｐｌｕｓ、およびｅ−ｍｉｎｕｓを使用することを特徴とする請求項１５に記載の基地局。
17. 前記レートマッチングが、受信された通信のビットに対して実行されることを特徴とする請求項１５に記載の基地局。
18. 無線通信システムで使用するレートマッチングの前のビットのアドレスを決定する方法であって、
    前記ビットをターボ符号化または非ターボ符号化されているものとして分類することと、
    前記ビットが非ターボ符号化と分類された場合、前記ビットを１つの列として取り扱い、前記ビットのアドレスを決定することと、
    前記ビットがターボ符号化と分類された場合、前記ビットを単一列として取り扱い、前記システマティック、パリティ１、およびパリティ２の列の情報を使用して、前記ビットの前記アドレスを決定すること
    を含むことを特徴とする方法。
19. ターボ符号化と分類された前記ビットのアドレスを決定することが、
    前記複数のビットのうちの１ビットの前に、前記１ビットのアドレスの前に、パンクチャの数を近似することと、
    前記近似された数を中心とする空間を探索することと、
    前記知られている制約条件および中間値を使用して前記探索空間により前記１ビットのアドレスを決定すること
    を含むことを特徴とする請求項１８に記載の方法。
20. ターボ符号化と分類された前記ビットのアドレスを決定することが、
    前記ビットのうちの１ビットについて、前記パリティ１およびパリティ２の列のパンクチャ比を使用してシステマティック比を推定することと、
    前記推定されたシステマティック比を使用して複数の前記システマティック比候補を生成することと、
    各候補のレートマッチングアドレスの後の少なくとも１つを決定することと、
    前記複数の候補のうちから一致する候補を決定し、前記一致する候補の前記アドレスがレートマッチングの後の前記１ビットのアドレスと一致することと、
    前記一致する候補を使用して、システマティック、パリティ１、およびパリティ２のビットの数を決定することと、
    前記決定された数のシステマティック、パリティ１、およびパリティ２のビットを使用して、前記１ビットの前記アドレスを決定すること
    を含むことを特徴とする請求項１８に記載の方法。
21. 前記候補の数が３であることを特徴とする請求項２０に記載の方法。
22. 各候補のレートマッチングの後の決定されたアドレスの数が４であることを特徴とする請求項２１に記載の方法。
23. レートマッチングの前のビットのアドレスを決定するためのユーザ機器であって、
    前記ビットをターボ符号化または非ターボ符号化されているものとして分類する手段と、
    前記ビットが非ターボ符号化と分類された場合、前記ビットを１つの列として取り扱い、前記ビットのアドレスを決定するための手段と、
    前記ビットがターボ符号化と分類された場合、前記ビットを単一列として取り扱い、前記システマティック、パリティ１、およびパリティ２の列の情報を使用して、前記ビットの前記アドレスを決定する手段と
    を備えることを特徴とするユーザ機器。
24. ターボ符号化と分類された前記ビットのアドレスを決定する前記手段が、
    前記複数のビットのうちの１ビットの前に、また前記１ビットのアドレスの前に、パンクチャの数を近似する手段と、
    前記近似された数を中心とする空間を探索する手段と、
    前記知られている制約条件および中間値を使用して前記探索空間により前記１ビットのアドレスを決定する手段と
    を備えることを特徴とする請求項２３に記載のユーザ機器。
25. ターボ符号化と分類された前記ビットのアドレスを決定する前記手段が、
    前記ビットのうちの１ビットについて、前記パリティ１およびパリティ２の列のパンクチャ比を使用してシステマティック比を推定する手段と、
    前記推定されたシステマティック比を使用して複数の前記システマティック比候補を生成する手段と、
    各候補のレートマッチングアドレスの後の少なくとも１つを決定する手段と、
    前記複数の候補のうちから一致する候補を決定し、前記一致する候補の前記アドレスがレートマッチングの後の前記１ビットのアドレスと一致するような手段と、
    前記一致する候補を使用して、システマティック、パリティ１、およびパリティ２のビットの数を決定する手段と、
    前記決定された数のシステマティック、パリティ１、およびパリティ２のビットを使用して、前記１ビットの前記アドレスを決定する手段と
    を備えることを特徴とする請求項２３に記載のユーザ機器。
26. 前記候補の数が３であることを特徴とする請求項２５に記載のユーザ機器。
27. 各候補のレートマッチングの後の決定されたアドレスの数が４であることを特徴とする請求項２６に記載のユーザ機器。
28. レートマッチングの前のビットのアドレスを決定するためのユーザ機器であって、
    前記ビットをターボ符号化または非ターボ符号化されているものとして分類し、前記ビットが非ターボ符号化と分類された場合、前記ビットを１つの列として取り扱って、前記ビットのアドレスを決定し、前記ビットがターボ符号化と分類された場合、前記ビットを単一の列として取り扱い、前記システマティック、パリティ１、およびパリティ２の列の情報を使用して、前記ビットの前記アドレスを決定するレートマッチングエンジンを備えることを特徴とするユーザ機器。
29. ターボ符号化と分類された前記ビットのアドレスを前記決定することが、
    前記複数のビットのうちの１ビットの前に、前記１ビットのアドレスの前に、パンクチャの数を近似することと、
    前記近似された数を中心とする空間を探索することと、
    前記知られている制約条件および中間値を使用して前記探索空間により前記１ビットのアドレスを決定することを含むことを特徴とする請求項２８に記載のユーザ機器。
30. ターボ符号化と分類された前記ビットのアドレスを前記決定することが、
    前記ビットのうちの１ビットについて、前記パリティ１およびパリティ２の列のパンクチャ比を使用してシステマティック比を推定することと、
    前記推定されたシステマティック比を使用して複数の前記システマティック比候補を生成することと、
    各候補のレートマッチングアドレスの後の少なくとも１つを決定することと、
    前記複数の候補のうちから一致する候補を決定し、前記一致する候補の前記アドレスがレートマッチングの後の前記１ビットのアドレスと一致することと、
    前記一致する候補を使用して、システマティック、パリティ１、およびパリティ２のビットの数を決定することと、
    前記決定された数のシステマティック、パリティ１、およびパリティ２のビットを使用して、前記１ビットの前記アドレスを決定すること
    を含むことを特徴とする請求項２８に記載のユーザ機器。
31. 前記候補の数が３であることを特徴とする請求項３０に記載のユーザ機器。
32. 各候補のレートマッチングの後の決定されたアドレスの数が４であることを特徴とする請求項３１に記載のユーザ機器。
33. レートマッチングの前のビットのアドレスを決定するための基地局であって、
    前記ビットをターボ符号化または非ターボ符号化されているものとして分類する手段と、
    前記ビットが非ターボ符号化と分類された場合、前記ビットを１つの列として取り扱い、前記ビットのアドレスを決定するための手段と、
    前記ビットがターボ符号化と分類された場合、前記ビットを単一列として取り扱い、前記システマティック、パリティ１、およびパリティ２の列の情報を使用して、前記ビットの前記アドレスを決定する手段と
    を備えることを特徴とする基地局。
34. ターボ符号化と分類された前記ビットのアドレスを決定する前記手段が、
    前記複数のビットのうちの１ビットの前に、また前記１ビットのアドレスの前に、パンクチャの数を近似する手段と、
    前記近似された数を中心とする空間を探索する手段と、
    前記知られている制約条件および中間値を使用して前記探索空間により前記１ビットのアドレスを決定する手段と
    を備えることを特徴とする請求項３３に記載の基地局。
35. ターボ符号化と分類された前記ビットのアドレスを決定する前記手段が、
    前記ビットのうちの１ビットについて、前記パリティ１およびパリティ２の列のパンクチャ比を使用してシステマティック比を推定する手段と、
    前記推定されたシステマティック比を使用して複数の前記システマティック比候補を生成する手段と、
    各候補のレートマッチングアドレスの後の少なくとも１つを決定する手段と、
    前記複数の候補のうちから一致する候補を決定し、前記一致する候補の前記アドレスがレートマッチングの後の前記１ビットのアドレスと一致するような手段と、
    前記一致する候補を使用して、システマティック、パリティ１、およびパリティ２のビットの数を決定する手段と、
    前記決定された数のシステマティック、パリティ１、およびパリティ２のビットを使用して、前記１ビットの前記アドレスを決定する手段と
    を備えることを特徴とする請求項３３に記載の基地局。
36. 候補の前記個数が３であることを特徴とする請求項３５に記載の基地局。
37. 各候補のレートマッチングの後の決定されたアドレスの個数が４であることを特徴とする請求項３６に記載の基地局。
38. レートマッチングの前のビットのアドレスを決定するための基地局であって、
    前記ビットをターボ符号化または非ターボ符号化されているものとして分類し、前記ビットが非ターボ符号化と分類された場合、前記ビットを１つの列として取り扱って、前記ビットのアドレスを決定し、前記ビットがターボ符号化と分類された場合、前記ビットを単一の列として取り扱い、前記システマティック、パリティ１、およびパリティ２の列の情報を使用して、前記ビットの前記アドレスを決定するレートマッチングエンジンを備えることを特徴とする基地局。
39. ターボ符号化と分類された前記ビットのアドレスを前記決定することが、
    前記複数のビットのうちの１ビットの前に、前記１ビットのアドレスの前に、パンクチャの数を近似することと、
    前記近似された数を中心とする空間を探索することと、
    前記知られている制約条件および中間値を使用して前記探索空間により前記１ビットのアドレスを決定すること
    を含むことを特徴とする請求項３８に記載の基地局。
40. ターボ符号化と分類された前記ビットのアドレスを前記決定することが、
    前記ビットのうちの１ビットについて、前記パリティ１およびパリティ２の列のパンクチャ比を使用してシステマティック比を推定することと、
    前記推定されたシステマティック比を使用して複数の前記システマティック比候補を生成することと、
    各候補のレートマッチングアドレスの後の少なくとも１つを決定することと、
    前記複数の候補のうちから一致する候補を決定し、前記一致する候補の前記アドレスがレートマッチングの後の前記１ビットのアドレスと一致することと、
    前記一致する候補を使用して、システマティック、パリティ１、およびパリティ２のビットの数を決定することと、
    前記決定された数のシステマティック、パリティ１、およびパリティ２のビットを使用して、前記１ビットの前記アドレスを決定すること
    を含むことを特徴とする請求項３８に記載の基地局。
41. 前記候補の数が３であることを特徴とする請求項４０に記載の基地局。
42. 各候補のレートマッチングの後の決定されたアドレスの数が４であることを特徴とする請求項４１に記載の基地局。

Images