KR20040004076A - 액티브 매트릭스 기판 및 그 제조 방법 그리고 이를이용한 표시 장치 - Google Patents

액티브 매트릭스 기판 및 그 제조 방법 그리고 이를이용한 표시 장치 Download PDF

Info

Publication number
KR20040004076A
KR20040004076A KR1020030043308A KR20030043308A KR20040004076A KR 20040004076 A KR20040004076 A KR 20040004076A KR 1020030043308 A KR1020030043308 A KR 1020030043308A KR 20030043308 A KR20030043308 A KR 20030043308A KR 20040004076 A KR20040004076 A KR 20040004076A
Authority
KR
South Korea
Prior art keywords
insulating layer
organic insulating
substrate
active matrix
pixel electrode
Prior art date
Application number
KR1020030043308A
Other languages
English (en)
Other versions
KR100560353B1 (ko
Inventor
오오바도모후미
가와하따겐
Original Assignee
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알프스 덴키 가부시키가이샤 filed Critical 알프스 덴키 가부시키가이샤
Publication of KR20040004076A publication Critical patent/KR20040004076A/ko
Application granted granted Critical
Publication of KR100560353B1 publication Critical patent/KR100560353B1/ko

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(과제) 본 발명은 액정 표시 장치 등에 사용하기에 적합한 액티브 매트릭스 기판 및 그 제조 방법 그리고 이를 이용한 표시 장치에 관한 것으로, 화소 전극간의 전류 리크를 방지할 수 있도록 하는 것을 목적으로 한다.
(해결 수단) 주사선, 신호선 (12) 및 이들 교차부 근방에 형성되는 스위칭 소자 (30) 가 형성된 기판 (1) 위에 유기 절연층 (9) 을 형성하고, 이 유기 절연층 (9) 위에, 콘택트 홀 (16) 을 통해 스위칭 소자 (30) 에 도통되는 화소 전극 (10) 을 형성한다. 그리고, 화소 전극 (10) 이 형성되어 있지 않은 영역의 유기 절연층 (9) 의 표층부를 일부 제거하여, 인접하는 화소 전극 (10) 사이의 영역에 표면 저항이 높은 유기 절연층 (9) 의 하지 부분을 노출시키고, 유기 절연층 (9) 표면을 통한 화소 전극 (10) 간의 전류 리크를 방지한다.

Description

액티브 매트릭스 기판 및 그 제조 방법 그리고 이를 이용한 표시 장치 {ACTIVE MATRIX SUBSTRATE, PRODUCTION METHOD FOR THE SAME, AND DISPLAY USING THE SAME}
본 발명은 액정 표시 장치 등에 사용하기에 적합한 액티브 매트릭스 기판 및 그 제조 방법 그리고 이를 이용한 표시 장치에 관한 것이다.
최근, 표시 디바이스 분야에서는 높은 표시 품질이 얻어지는 액티브 매트릭스형 표시 장치가 널리 사용되고 있다. 이 액티브 매트릭스형 표시 장치는 기판 위에 매트릭스 형상으로 배치된 다수의 화소 전극 하나하나에 스위칭 소자를 설치한 것으로, 확실한 스위칭에 의해 대형화, 고정세화 등의 특성을 쉽게 얻을 수 있다.
이러한 표시 장치에서는 추가로 화소 영역을 될 수 있는 한 크게 하여 표시의 밝기를 향상시키는 것이 요망되고 있다. 그래서, 액티브 매트릭스 기판 전체면에 후막의 절연막을 형성하고, 이 절연막 위에 화소 전극을 형성한 것이 실용화되었다. 이렇게 절연막 위에 화소 전극을 형성하는 구조에서는 절연막 하층에 배치된 주사선이나 신호선 등과 상층에 배치된 화소 전극 사이에서 전기적인 단락을 발생시키는 경우가 없기 때문에, 이들 배선에 오버랩시키도록 넓은 면적으로 화소 전극을 형성시킬 수 있게 된다. 그럼으로써, 박막 트랜지스터 (Thin Film Trangistor, 이하 TFT 라고 함) 등의 스위칭 소자나 주사선, 신호선이 형성된 영역 이외를 모두 화소 영역으로 할 수 있어 개구율을 향상시킬 수 있다. 또한, 액정 표시 장치에 사용하는 경우, 후막의 절연막에 의해 TFT 나 주사선, 신호선부의 단차 구조가 평탄화되기 때문에, 상기 단차부에서 발생된 액정 분자의 배향 흐트러짐으로 인한 표시 불량을 없앨 수 있다는 이점도 있다.
이러한 절연막으로는 지금까지 CVD 로 형성한 규소계의 무기 절연막이 사용되고 있었으나, CVD 에 의해 후막을 형성하면 막형성 시간이 너무 많이 걸릴 뿐만 아니라, 규소계의 절연막은 유전율이 높아 화소 전극과의 사이에 큰 기생 용량이 발생된다. 그래서, 유전율이 작고, 인쇄나 스핀 코팅 등에 의해 단시간에 비교적 균일하게 막을 형성할 수 있고, 비용적으로도 유리한 유기계의 절연막이 널리 채용되고 있다.
그런데, 상기 기술한 바와 같이 화소 전극을 절연막 위에 형성한 구조에서는 TFT 소스 전극과 화소 전극의 접속은 절연막을 막두께 방향으로 관통하는 콘택트 홀을 통해 행해진다.
이 콘택트 홀은 에칭에 의해 형성되지만, 이 때 소스 전극 표면에 에칭 잔사나 자연 산화막이 존재하면 콘택트 저항이 악화되어 표시 불량의 발생이나 신뢰성의 저하를 초래한다. 그래서, 플라스마 클리닝 (또는 역(逆)스퍼터) 등을 실시하여 이러한 소스 전극 표면의 에칭 잔사나 자연 산화막 등을 제거한 후, 화소 전극을 형성하고 있다.
그러나, 플라스마 클리닝을 실시하였을 때에, 플라스마 손상에 의해 유기 막 표면이 탄화되고, 유기 막 표면에 변질층이 형성되는 경우가 있다. 이 변질층은 탄화에 의해 표면 저항이 작아져 있으므로, 유기 막 표면의 절연성을 열화시키고, 화소 전극간에 개재하는 낮은 저항의 변질층에 의해 화소 전극간에 리크 전류가 발생될 우려가 있다. 그래서, 이러한 기판을 사용하여 표시 장치를 구성한 경우에 그 표시의 콘트라스트를 저하시킬 우려가 있다.
도 12 는 투과형 액정 표시 장치에서의 화소 전극간의 리크 전류와 콘트라스트의 관계를 나타내고 있고, 도 13 은 플라스마 클리닝의 전력과 유기 막의 표면 저항 및 콘택트 저항과의 관계를 나타내고 있다. 도 12 에 나타내는 바와 같이, 콘트라스트는 리크 전류가 10－12A 를 초과한 단계에서 서서히 내려가기 시작하여 10－10A 를 초과하면 급격히 떨어짐을 알 수 있다. 따라서, 표시를 안정시키기 위해서는 리크 전류를 10－12A 이하로 억제하는 것이 바람직하다. 이 경우, 플라스마 클리닝의 전력을 100W 이하로 억제하는 것이 바람직하다고 생각되지만 (도 13(a) 참조), 반대로 플라스마 클리닝의 전력을 100W 이하로 억제하면 화소 전극과 소스 전극의 콘택트 저항이 102Ω㎝ 이상이 되어 도 13(b) 에 나타내는 바와 같이 양호한 접속을 얻을 수 없게 될 우려가 있다.
이러한 문제를 회피하기 위해, 예컨대 유기 절연막 위에 보호막을 형성한 후, 플라스마 클리닝을 실시하는 방법이 있다. 그러나, 이 경우 보호막의 형성과 패터닝 공정이 늘어나기 때문에 생산성 저하나 비용 증가를 초래한다.
또한, 유기 절연막을 잘 손상시키지 않는 특수한 가스를 사용하여 드라이 에칭을 실시하거나, 열화가 적은 특수한 유기 재료에 의해 플라스마 클리닝을 실시하는 방법도 생각해 볼 수 있지만, 이렇게 열화가 적은 특수한 재료나 프로세스 조건이 선정, 선택됨으로써 프로세스의 자유도가 작아져 생산성이나 신뢰성을 해칠 우려가 있다.
본 발명은 상기 기술한 과제를 감안하여 창안된 것으로, 화소 전극간의 전류 리크를 방지할 수 있도록 한 액티브 매트릭스 기판 및 이것을 사용한 표시 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 프로세스의 자유도를 해치지 않고 화소 전극간의 전류 리크를 방지할 수 있도록 한 액티브 매트릭스 기판의 제조 방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 제 1 실시 형태에 관한 표시 장치의 개략 구성을 나타내는 단면도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 2 는 본 발명에 관한 표시 장치의 개략 구성을 나타내는 상면에서 본 도면이다.
도 3 은 본 발명의 제 1 실시 형태에 관한 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 4 는 본 발명의 제 1 실시 형태에 관한 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 5 는 본 발명의 제 1 실시 형태에 관한 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 6 은 본 발명의 제 1 실시 형태에 관한 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 7 은 본 발명의 제 1 실시 형태에 관한 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 8 은 본 발명의 제 2 실시 형태에 관한 표시 장치의 개략 구성을 나타내는 단면도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 9 는 본 발명의 제 2 실시 형태에 관한 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 10 은 본 발명의 제 2 실시 형태에 관한 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 11 은 본 발명의 제 2 실시 형태에 관한 액티브 매트릭스 기판의 제조 방법을 나타내는 공정도이고, (a), (b) 는 각각 도 2 의 Ia-Ia' 단면, Ib-Ib' 단면을 나타내는 도면이다.
도 12 는 투과형 액정 표시 장치에서의 화소 전극간의 리크 전류와 콘트라스트의 관계를 나타내는 도면이다.
도 13 은 플라스마 클리닝에 의한 기판의 전기 특성에 대한 영향을 나타내는 도면이고, (a) 는 플라스마 클리닝의 전력과 화소 전극이 형성되는 유기 절연층 표면의 표면 저항과의 관계를 나타내는 도면이고, (b) 는 플라스마 클리닝의 전력과 화소 전극 / 소스 전극간의 콘택트 저항과의 관계를 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 기판6: 드레인 전극
7: 소스 전극9: 유기 절연층
10: 화소 전극12: 신호선
15: 주사선16: 콘택트 홀
30: TFT (스위칭 소자)50: TFT 어레이 기판 (액티브 매트릭스 기판)
60: 대향 기판62: 대향 전극
70: 액정층 (광 변조층)101: 화소 영역
102: 소자 영역103: 배선 영역
G: 오목부
상기 목적을 달성하기 위해, 본 발명의 액티브 매트릭스 기판은 기판과, 상기 기판 위에 형성된 주사선과, 상기 기판 위에 상기 주사선과 교차하도록 형성된 신호선과, 상기 주사선과 상기 신호선의 교차부 근방에 형성된 스위칭 소자와, 상기 기판 위에 상기 주사선과 신호선과 스위칭 소자를 피복하도록 형성되고, 상기 스위칭 소자에 통하는 콘택트 홀을 갖는 유기 절연층과, 상기 유기 절연층 위에 형성되어 상기 콘택트 홀을 통해 상기 스위칭 소자에 전기적으로 접속되는 화소 전극을 구비하고, 상기 유기 절연층의 상기 화소 전극이 형성되어 있지 않은 영역에, 상기 유기 절연층의 표층부를 일부 제거하여 이루어지는 오목부가 형성된 것을 특징으로 한다.
본 구성에 따르면 화소 전극 주위에 표면 저항이 높은 유기 절연층의 하지(下地) 부분을 노출시킨 오목부를 형성하고 있으므로, 이러한 고저항 영역에 의해 인접하는 화소 전극끼리를 표면 전도에 관해 양호한 절연 상태로 할 수 있다. 그럼으로써, 유기 절연층을 통한 화소 전극간의 전류 리크를 방지할 수 있다.
이 때, 상기 오목부의 표면 저항이 1 ×1013Ω이상인 것이 바람직하다. 본 구성에 따르면 액티브 매트릭스 기판을 투과형 액정 표시 장치에 적용한 경우, 표시의 콘트라스트를 300 이상으로 할 수 있다.
또한, 본 발명의 액티브 매트릭스 기판은 기판과, 상기 기판 위에 형성된 주사선과, 상기 기판 위에 상기 주사선과 교차하도록 형성된 신호선과, 상기 주사선과 상기 신호선의 교차부 근방에 형성된 스위칭 소자와, 상기 기판 위에 상기 주사선과 신호선과 스위칭 소자를 피복하도록 형성되고, 상기 스위칭 소자에 통하는 콘택트 홀을 갖는 유기 절연층과, 상기 유기 절연층 위에 형성되어 상기 콘택트 홀을 통해 상기 스위칭 소자에 전기적으로 접속되는 화소 전극을 구비하고, 상기 유기 절연층은 상기 화소 전극이 형성되는 화소 영역을 포함하는 영역에 아일랜드 형상으로 형성되고, 인접하는 아일랜드 형상의 유기 절연층은 서로 연결되지 않는 것을 특징으로 한다.
본 구성에서는 화소 전극간의 유기 절연층은 막두께 방향으로 완전히 제거된 구성으로 되어 있기 때문에, 유기 절연층을 통한 화소 전극간의 전류 누설을 완전히 방지할 수 있다.
본 발명의 표시 장치는 상기 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판의 화소 전극에 대향하여 형성된 대향 전극을 갖는 대향 기판과, 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 유지되는 광 변조층을 구비한 것을 특징으로 한다.
본 구성에서는 화소 전극간의 전류 리크를 방지할 수 있도록 한 상기 액티브 매트릭스 기판을 사용하기 때문에, 콘트라스트가 높은 고품위의 표시를 얻을 수 있다.
또한, 본 발명의 액티브 매트릭스 기판의 제조 방법은 기판 위에 주사선을 형성하는 공정과, 상기 기판 위에 상기 주사선에 교차하는 신호선을 상기 주사선과 전기적으로 절연시켜 형성하는 공정과, 상기 주사선 및 상기 신호선의 교차부 근방에 스위칭 소자를 형성하는 공정과, 상기 기판 위에 상기 주사선과 상기 신호선과 상기 스위칭 소자를 피복하는 유기 절연층을 형성하는 공정과, 상기 유기 절연층을 두께 방향으로 관통하여 상기 스위칭 소자에 통하는 콘택트 홀을 형성하는 공정과, 상기 유기 절연층 위에, 상기 콘택트 홀을 통해 상기 스위칭 소자와 전기적으로 접속하는 화소 전극을 형성하는 공정과, 상기 유기 절연층의 상기 화소 전극이 형성되어 있지 않은 영역을 드라이 에칭에 의해 두께 방향으로 제거하는 공정을 구비한 것을 특징으로 한다.
본 제조 방법에 따르면 드라이 에칭에 의해, 화소 전극간에 개재하는 유기 절연층이 표층부측에서 막두께 방향으로 일부 제거되기 때문에, 화소 전극간의 영역에는 유기 절연층의 하지 부분이 노출된 표면 저항이 높은 영역이 형성된다. 그리고, 이러한 표면 저항이 높은 영역에 의해 인접하는 화소 전극끼리는 표면 전도에 관해 양호한 절연 상태가 되어 유기 절연층 표면에 전해지는 화소 전극간의 전류 리크가 방지된다.
이 때, 상기 드라이 에칭에 불소 (F), 산소 (O), 염소 (Cl) 중 적어도 하나를 함유하는 반응 가스를 사용하는 것이 바람직하다. 그럼으로써, 유기 절연층을 손상시키지 않고 표층부의 변질층을 완전히 제거할 수 있다.
상기 드라이 에칭을 상기 화소 전극을 마스크로 하여 실시해도 된다. 그럼으로써, 드라이 에칭용 마스크를 필요로 하지 않아 제조 공정을 간략하게 할 수 있다. 또한 상기 화소 전극을 패턴 형성하였을 때에 상기 화소 전극 위에 적층된 레지스트를 상기 드라이에칭의 마스크로 사용해도 된다. 그럼으로써, 드라이 에칭에 따른 화소 전극의 손상을 억제할 수 있다.
또 상기 드라이에칭의 에칭량이 5㎚ 이상인 것이 바람직하다. 그럼으로써, 표면 저항이 높은 유기 절연층 (9) 의 하지 부분을 확실히 노출시킬 수 있다.
또한, 본 발명의 액티브 매트릭스 기판의 제조 방법은 기판 위에 주사선을 형성하는 공정과, 상기 기판 위에 상기 주사선에 교차하는 신호선을 상기 주사선과 전기적으로 절연시켜 형성하는 공정과, 상기 주사선 및 상기 신호선의 교차부 근방에 스위칭 소자를 형성하는 공정과, 상기 기판 위에, 상기 주사선과 상기 신호선과 상기 스위칭 소자를 피복하는 유기 절연층을 형성하는 공정과, 화소 영역 주위의 상기 유기 절연층을 두께 방향으로 제거하고, 인접하는 유기 절연층이 연결되지 않도록 아일랜드 형상으로 구획됨과 동시에 상기 유기 절연층을 두께 방향으로 관통하여 상기 스위칭 소자에 통하는 콘택트 홀을 형성하는 공정과, 상기 화소 영역에 형성된 상기 유기 절연층 위에 상기 콘택트 홀을 통해 상기 스위칭 소자와 전기적으로 접속하는 회소 전극을 형성하는 공정을 구비한 것을 특징으로 한다.
본 제조 방법에 따르면 아일랜드 형상으로 형성된 유기 절연층 위에 각각 화소 전극을 형성하고 있으므로, 유기 절연막을 통한 화소 전극간의 전류 리크를 완전히 방지할 수 있다.
또한, 상기 콘택트 홀을 형성하는 공정과 상기 화소 전극을 형성하는 공정사이에, 플라스마 클리닝에 의해 콘택트 홀을 청정하게 하는 공정을 추가로 구비해도 된다.
본 제조 방법에 따르면 이러한 플라스마 클리닝에 의해 콘택트 홀을 형성하는 공정에 있어서 스위칭 소자 위에 부착된 잔사물이나 자연 산화막 등을 제거할 수 있고, 그 후에 형성되는 화소 전극과 스위칭 소자의 콘택트 저항을 저감시킬 수 있다. 또 플라스마 클리닝에 의해 유기 절연층의 표층부에 저항이 작은 변질층이 형성되지만, 이러한 변질층 중, 화소 전극이 형성되어 있지 않은 영역에 위치하는 변질층은 그 후에 실시되는 드라이 에칭의 공정에서 제거되고, 화소 전극간에 유기 절연층의 하지 부분이 노출된 표면 저항이 높은 영역이 형성된다. 따라서, 유기 절연층의 표층부에 전해지는 화소 전극간의 전류 리크가 발생될 우려는 없다. 또한, 드라이 에칭이 실시되는 것이 화소 전극 형성후이므로, 이러한 드라이 에칭에 의해, 플라스마 클리닝에 의해 청정해진 콘택트 홀 내부가 다시 오염되는 경우는 없다.
[발명의 실시 형태]
제 1 실시 형태
[액티브 매트릭스 기판 및 이를 이용한 표시 장치]
도 1, 도 2 는 각각 본 발명의 표시 장치의 일례인 액정 표시 장치의 구성을 설명하기 위한 단면도 및 평면도이다. 또 도 1(a) 및 도 3(a) ∼ 도 7(a) 는 각각 도 2 의 Ia-Ia' 단면도를 나타내고, 도 1(b) 및 도 3(b) ∼ 도7(b) 는 각각 도 2 의 Ib-Ib' 단면도를 나타내고 있다. 또한 각 구성 요소의 막두께나 치수의 비율 등은 적절히 다르게 되어 있다.
도 1, 도 2 에 나타내는 바와 같이, 본 실시 형태의 액정 표시 장치는 액티브 매트릭스 기판 (50) 과, 대향 기판 (60) 과, 기판 (50,60) 사이에 유지되는 광 변조층으로서의 액정층 (70) 을 구비하여 구성되어 있다.
액티브 매트릭스 기판 (50) 은 유리나 플라스틱 등으로 이루어지는 기판 본체 (1) 위에, 각각 행 방향, 열 방향으로 각각 복수의 주사선 (15), 신호선 (12) 이 전기적으로 절연되어 형성되고, 각 주사선 (15), 신호선 (12) 의 교차부 근방에, 스위칭 소자로서 게이트 전극 (2), 드레인 전극 (6), 소스 전극 (7) 을 갖는 TFT (30) 가 형성되어 있다. 이하에서는 기판 (1) 위에서, 화소 전극 (10) 이 형성되는 영역, 스위칭 소자 (30) 가 형성되는 영역, 주사선 (15) 및 신호선 (12) 이 형성되는 영역을 각각 화소 영역 (101), 소자 영역 (102), 배선 영역 (103) 이라고 부른다.
본 실시 형태의 TFT (30) 는 역(逆) 스태거형의 구조를 갖고, 본체가 되는 기판 (1) 의 최하층부로부터 차례로 게이트 전극 (2), 게이트 절연막 (3), 반도체층 (4,5), 드레인 전극 (6) 및 소스 전극 (7) 이 형성되어 있다. 즉, 주사선 (15) 의 일부가 연장 돌출되어 게이트 전극 (2) 이 형성되고, 이것을 덮은 게이트 절연층 (3) 위에 게이트 전극 (2) 을 평면에서 봤을 때 걸치듯이 아일랜드 형상의 반도체층 (4) 이 형성되고, 이 반도체층 (4) 의 양단측의 일방에 반도체층 (5) 을 통해 드레인 전극 (6) 이, 타방에 반도체층 (5) 을 통해 소스 전극 (7) 이 형성되어 있다.
기판 (1) 에는 유리 이외에, 폴리염화비닐, 폴리에스테르, 폴리에틸렌테레프탈레이트 등의 합성 수지류나 천연 수지 등의 투명한 절연 기판을 사용할 수 있다. 게이트 전극 (2) 은 알루미늄 (Al), 몰리브덴 (Mo), 텅스텐 (W), 탄탈 (Ta), 티탄 (Ti), 구리 (Cu), 크롬 (Cr) 등의 금속 또는 이들 금속을 1 종류 이상 함유한 Mo-W 등의 합금으로 이루어지고, 도 2 에 나타내는 바와 같이, 행 방향으로 배치되는 주사선 (15) 과 일체로 형성되어 있다.
게이트 절연층 (3) 은 산화 규소 (SiOx) 나 질화 규소 (SiNy) 등의 규소계 절연막으로 이루어지고, 주사선 (15) 및 게이트 전극 (2) 을 덮도록 기판 (1) 전체면에 형성되어 있다.
반도체층 (4) 은 불순물 도핑이 행해지지 않는 어모퍼스 규소 (a-Si) 등으로 이루어지는 i 형 반도체층이고, 게이트 절연층 (3) 을 통해 게이트 전극 (2) 과 대향하는 영역이 채널 영역으로 구성된다.
드레인 전극 (6) 및 소스 전극 (7) 은 Al, Mo, W, Ta, Ti, Cu, Cr 등의 금속 및 이들 금속을 1 종류 이상 함유한 합금으로 이루어지고, i 형 반도체층 (4) 위에 채널 영역을 사이에 두도록 대향하여 형성되어 있다. 드레인 전극 (6) 은 열 방향으로 배치되는 신호선 (12) 과 일체로 형성되어 있다. 또 i 형 반도체층 (4) 과 드레인 전극 (6) 및 소스 전극 (7) 사이에서 양호한 오믹 접촉을 얻기 위해, i 형 반도체층 (4) 과 각 전극 (6,7) 사이에는 인 (P) 등의 V 족 원소를 고농도로 도핑한 n 형 반도체층 (5) 이 형성되어 있다.
또한, 기판 (1) 위에는 절연층 (8,9) 이 적층되고, 또한 이 절연층 (9) 위에 화소 전극 (10) 이 형성되어 있다.
화소 전극 (10) 은 유기 절연층 (9) 위에 매트릭스 형상으로 복수개 형성되고, 주사선 (15) 과 신호선 (12) 에 의해 구획된 영역에 대응시켜 하나씩 형성되어 있다. 그리고, 이 화소 전극 (10) 은 상기 영역내에서 TFT (30) 가 형성된 우각부의 영역 (소자 영역 (102)) 을 제외하고, 그 단변(端邊)이 절연층 (8,9) 하층에 배치된 주사선 (15) 및 신호선 (12) 을 따르도록 배치되어 있고, TFT (30) 및 주사선 (15), 신호선 (12) 을 제외하고 기판 (1) 의 거의 모든 영역을 화소 영역 (101) 으로 하도록 되어 있다.
이들 화소 전극 (10) 에는 주석 도핑 산화 인듐 (ITO) 이나 아연 도핑 산화 인듐 (IZO) 등의 광투과성을 갖는 도전막을 사용할 수 있다. 또한 반사형 표시 장치에 사용하는 경우에는 알루미늄 (Al) 등의 광반사성이 높은 도전막을 사용해도 된다.
기판 (1) 위에 형성된 절연층은 질화 규소 (SiNy) 등의 규소계 절연막으로 이루어지는 무기 절연층 (8) 과, 아크릴계 수지, 폴리이미드계 수지, 벤조시클로부텐 폴리머 (BCB) 등으로 이루어지는 유기 절연층 (9) 의 2층 구조로 되어 있고, TFT (30) 의 보호 기능을 강화하도록 되어 있다. 또한, 유기 절연층 (9) 에는 1 ×1013Ω이상의 높은 표면 저항을 나타내는 부재가 사용되어 화소 전극 (10) 간의 리크 전류를 방지하도록 되어 있다. 또한, 유기 절연층 (9) 은 기판 (1) 위에비교적 두껍게 적층되고, 화소 전극 (10) 과 TFT (30) 및 배선 (15,12) 과의 절연을 확실하게 하여 화소 전극 (10) 과의 사이에 큰 기생 용량이 발생되는 것을 방지함과 동시에, 후막의 유기 절연층 (9) 에 의해 TFT (30) 나 배선 (15,12) 에 의해 형성된 기판 (1) 의 단차 구조가 평탄화되도록 되어 있다. 또, 유기 절연층 (9) 에 감광성 아크릴 수지가 바람직하게 사용되고, 그럼으로써 후술하는 [액티브 매트릭스 기판의 제조 방법] 의 란에서 설명하는 바와 같이, 콘택트 홀을 형성할 때의 공정을 간략하게 할 수 있다.
또한 소스 전극 (7) 의 상방에는 절연층 (8,9) 을 막두께 방향으로 관통하는 콘택트 홀 (16) 이 형성되어 있고, 이 콘택트 홀 (16) 에 형성된 도전부 (10a) 를 통해 절연층 (9) 위에 형성된 화소 전극 (10) 과, 절연층 (8) 하층에 배치된 소스 전극 (7) 이 전기적으로 접속되어 있다.
또한 소자 영역 (102) 이나 배선 영역 (103) 등의 유기 절연층 (9) 의 비화소 영역에는 표층부를 일부 제거하여 형성된 오목부 (G) 가 형성되고, 유기 절연층 (9) 의 하지 부분이 노출된 상태로 되어 있다. 이 오목부 (G) 의 표면은 유기 절연층 (9) 의 하지 부분과 동일한 1 ×1013Ω의 높은 표면 저항을 나타내기 때문에, 인접하는 화소 전극 (10) 간은 표면 전도에 관해 양호한 절연 상태로 되어 있다.
그리고, 이렇게 구성된 기판 (1) 위에는 추가로 화소 전극 (10) 및 유기 절연층 (9) 을 덮도록 러빙 등의 소정의 배향 처리가 실시된 폴리이미드 등으로 이루어지는 배향막 (51) 이 형성되어 있다.
한편, 대향 기판 (60) 은 유리나 플라스틱 등으로 이루어지는 투광성 기판 본체 (61) 위에, 적어도 표시 영역에 대응하도록 ITO 나 IZO 등의 투명한 대향 전극 (62; 공통 전극) 이 형성되고, 또한 기판 (61) 의 적어도 표시 영역에 대응하는 위치에 소정 배향 처리가 실시된 폴리이미드 등으로 이루어지는 배향막 (63) 이 형성되어 있다.
그리고, 상기 기술한 바와 같이 구성된 기판 (50,60) 은 기판 주변부에 직사각형 틀 형상으로 도포된 열경화성 실링재 (도시 생략) 에 의해 접착되고, 기판 (50,60) 사이에 배치되는 스페이서 부재 (도시 생략) 에 의해 일정하게 이간된 상태로 유지됨과 동시에, 기판 (50,60) 및 실링재에 의해 밀폐된 공간에 액정 (70) 이 봉입되어 있다.
따라서, 본 실시 형태의 액티브 매트릭스 기판에 따르면 유기 절연층 (9) 표면의 화소 전극이 형성되어 있지 않은 소자 영역 (102), 배선 영역 (103) 에, 표면 저항이 높은 유기 절연층 (9) 의 하지 부분이 노출된 오목부가 형성되어 있으므로, 이러한 고저항 영역에 의해 인접하는 화소 전극 (10) 끼리는 표면 전도에 관해 양호한 절연 상태가 되어 화소 전극 (10) 간의 전류 리크가 방지된다.
또한, 이러한 화소 전극 (10) 간의 전류 리크를 방지한 액티브 매트릭스 기판을 사용하여 표시 장치를 구성함으로써, 고품위의 표시를 얻을 수 있다. 특히, 이러한 액티브 매트릭스 기판 (50) 을 투과형 액정 표시 장치에 사용한 경우,오목부 (G) 의 표면 저항은 1 ×1013Ω으로 되어 있으므로, 표시의 콘트라스트를 300 이상으로 할 수 있다 (도 12 참조).
또 화소 전극 (10) 아래에 형성되어 있는 유기 절연층 (9) 의 최상층 부분은 후술하는 액티브 매트릭스 기판의 제조 방법에 적용되는 플라스마 처리에 의해 낮은 저항으로 된 변질층 (14) 으로 되어 있다.
[액티브 매트릭스 기판의 제조 방법]
다음에, 본 발명의 액티브 매트릭스 기판 (50) 의 제조 방법의 일례로서 TFT 어레이 기판을 제조하는 방법에 대해 도 3 ∼ 도 7 을 참조하여 설명한다.
먼저, 유리나 플라스틱 등의 기판 (1) 위에 공지된 수법에 의해 도 3(a), 도 3(b) 에 나타내는 TFT (30) 및 주사선 (15), 신호선 (12) 을 형성한다. 이러한 TFT (30) 의 제조 방법으로는 예컨대 먼저 기판 (1) 위에 스퍼터에 의해 Al, Mo, W, Ta, Ti, Cu, Cr 등의 금속 또는 이들을 함유하는 합금을 막형성하고, 포토리소그래피 공정 및 에칭 공정에 의해 게이트 전극 (2) 및 주사선 (15) 을 패턴 형성한다. 다음에 그 위에 플라스마 CVD 나 스퍼터 등에 의해 SiOx나 SiNy등의 규소계 절연막으로 이루어지는 게이트 절연층 (3) 을 형성한다. 그리고, 대기에 노출시키지 않고 a-Si 등으로 이루어지는 i 형 반도체층 (4) 및 n 형 반도체층 (5) 을 형성하고, 포토리소그래피 공정 및 에칭 공정에 의해 반도체층 (4,5) 을 아일랜드 형상으로 패턴 형성한다. 다음에, 그 위에 스퍼터에 의해 Al, Mo, W, Ta, Ti, Cu, Cr 등의 금속 또는 이들을 함유하는 합금을 막형성하고, 에칭에 의해 드레인 전극 (6), 소스 전극 (7), 신호선 (12) 을 패턴 형성한다. 다음에, 이 드레인 전극 (6) 및 소스 전극 (7) 을 마스크로 하여 n 형 반도체층 (5) 을 에칭하고 분리한다.
다음에, 이들 TFT (30), 주사선 (15), 신호선 (12) 을 덮도록 플라스마 CVD 에 의해 기판 (1) 위에 질화 규소 (SiNx) 로 이루어지는 무기 절연층 (8) 을 형성하고, 계속하여 아크릴계 수지, 폴리이미드계 수지, 또는 BCB 등으로 이루어지는 유기 절연층 (9) 을 스핀 코팅에 의해 도포하고, TFT (30) 및 배선 (15,12) 에 의한 단차 구조를 될 수 있는 한 평탄화한다. 그리고, 소스 전극 (7) 상방의 유기 절연층 (9) 에 관통 구멍을 형성한다. 이 때, 유기 절연층 (9) 으로서 감광성 수지를 사용한 경우에는 유기 절연층 (9) 을 노광, 현상함으로써 유기 절연층 (9) 에 관통 구멍이 형성되므로 공정을 간략하게 할 수 있다. 또한 비감광성 수지를 사용한 경우에는 드라이 에칭 등에 의해 관통 구멍을 형성한다.
다음에, 유기 절연층 (9) 을 마스크로 하여 SF6, O2, Ar 을 사용한 반응 가스에 의해 드라이 에칭하여 상기 관통 구멍 저면의 무기 절연층 (8) 을 제거하고, 유기 절연층 (9) 표면에서 소스 전극 (7) 으로 통하는 콘택트 홀 (16) 을 형성한다 (도 4(a), 도 4(b) 참조).
이 때, 노출된 소스 전극 (7) 표면은 에칭 잔사나 자연 산화막 (13) 등에 의해 오염되어 있기 때문에 콘택트 홀 (16) 내를 청정하게 하기 위한 표면 처리가 필요해진다. 구체적으로는 절연층 (8,9) 을 마스크로 하여 Ar 가스를 이용한 플라스마 클리닝 (역 스퍼터) 을 실시하여 소스 전극 (7) 위의 에칭 잔사나 자연 산화막 (13) 등의 오염물을 제거한다 (도 5(a), 도 5(b) 참조). 또 이 플라스마 클리닝에 의해 유기 절연층 (9) 의 표면이 부분적으로 탄화되고, 저항이 작은 변질층 (14) 이 형성된다.
다음에, 콘택트 홀 (16) 의 내면을 포함하는 절연층 (8,9) 위에, 스퍼터에 의해 도전막을 형성하고, 에칭에 의해 복수의 화소 전극 (10) 을 매트릭스 형상으로 패턴 형성한다 (도 6(a), 도 6(b) 참조). 또 액티브 매트릭스 기판을 투과형 표시 장치에 사용하는 경우에는 이러한 도전막으로서 ITO, IZO 등의 광투과성이 높은 도전막을 형성하고, 반사형 표시 장치에 사용하는 경우에는 Al 등의 광반사성이 높은 도전막을 형성한다.
다음에, 화소 전극 (10) 이 형성되어 있지 않은 유기 절연층 (9) 표면의 절연성을 회복시키기 위해 유기 절연층 (9) 의 표층부를 개질 또는 제거하기 위한 표면 처리를 행한다. 이는 상기 플라스마 클리닝 공정에서, 유기 절연층 (9) 표면에 형성된 낮은 저항의 변질층 (14) 에 의해 인접하는 화소 전극 (10) 간에 전류 리크를 발생시킬 우려가 있기 때문이다.
구체적으로는 화소 전극 (10) 을 마스크로 하는 드라이 에칭에 의해 유기 절연층 (9) 의 표층부를 일부 제거하고, 유기 절연층 (9) 표면의 화소 전극 (10) 이 형성되어 있지 않은 영역 (즉, 소자 영역 (102) 과 배선 영역 (103)) 에, 표면 저항이 높은 유기 절연층 (9) 의 하지 부분이 노출된 영역 (오목부 (G)) 을 형성한다 (도 7(a), 도 7(b) 참조). 이렇게 변질층을 제거하는 방법에 따르면 다른 프로세스와의 정합성을 취할 필요도 없어 종래와 같이 프로세스의 자유도를 해치는 경우는 없다. 또한 화소 전극 (10) 자체를 마스크로 하여 드라이 에칭한 경우, 에칭용 마스크를 새로 형성할 필요가 없어 제조 공정을 간략하게 할 수 있다. 이 때, 화소 전극 (10) 을 손상시키지 않도록 하기 위해, 반응 가스로서 O2, SF6, CF4, Cl2, HCl, BCl3등, 불소 (F), 산소 (O), 염소 (Cl) 중 하나 이상을 함유하는 반응 가스를 이용하여 실시한다. 이러한 반응 가스는 ITO 등의 에칭률이 작기 때문에, 이러한 가스를 이용함으로써 화소 전극 (10) 을 최대한 적게 손상시키면서 유기 절연층 (9) 만을 중심으로 에칭할 수 있다.
또한, 화소 전극 (10) 위에 보호막을 형성한 후, 이 보호막을 마스크로 하여 상기 드라이 에칭을 실시하도록 해도 된다. 그럼으로써, 화소 전극 (10) 의 손상을 확실히 방지할 수 있다. 상기 보호막으로는 화소 전극 (10) 을 패턴 형성할 때에 화소 전극 (10) 위에 적층된 레지스트를 사용할 수 있다. 이러한 레지스트를 화소 전극 (10) 형성후에 박리하지 않고 재이용함으로써, 보호막을 새로 형성할 필요가 없어 제조 공정을 간략하게 할 수 있다. 특히 Al 이나 Cr 등의 금속은 Cl2, HCl, BCl3등의 가스에 의해 에칭되기 쉬우므로, Cl 을 함유하는 반응 가스를 이용하여 드라이 에칭하는 경우에는 화소 전극 (10) 을 레지스트 등의 보호막에 의해 마스킹하는 것이 바람직하다. 또 플라스마 클리닝의 조건에 따라 달라지기도 하지만, 변질층 (14) 의 층두께는 대략 5㎚ 정도이므로, 드라이 에칭의 에칭량은 5㎚ ∼ 20㎚ 정도로 하는 것이 바람직하다. 그럼으로써, 표면 저항이높은 유기 절연층 (9) 의 하지 부분이 확실히 노출된다.
마지막으로, 인쇄나 스핀 코팅에 의해 기판 (1) 전체면에 폴리이미드 등으로 이루어지는 배향막 (51) 을 형성하고, 러빙 등의 소정의 배향 처리를 한다 (도 1 참조).
이상과 같이 하여 TFT 어레이 기판 (50) 이 제조된다.
따라서, 상기 액티브 매트릭스 기판의 제조 방법에 따르면 드라이 에칭에 의해 소자 영역 (102) 이나 배선 영역 (103) 등의 화소 전극 (10) 이 형성되어 있지 않은 영역의 유기 절연층 (9) 의 표층부를 제거하고 있기 때문에, 인접하는 화소 전극 (10) 사이에는 유기 절연층 (9) 의 하지 부분이 노출된 표면 저항이 높은 오목부 (G) 가 형성된다. 그럼으로써, 인접하는 화소 전극 (10) 끼리는 표면 전도에 관해 양호한 절연 상태가 되어 화소 전극 (10) 간의 전류 리크가 방지된다.
이 때, 드라이 에칭을 불소 (F), 산소 (O), 염소 (Cl) 중 하나 이상을 함유하는 반응 가스를 이용하여 실시하고 있기 때문에, 화소 전극 (10) 을 최대한 적게 손상시키면서 유기 절연층 (9) 을 에칭할 수 있다.
또 상기 기술한 바와 같이, 본 실시 형태의 액티브 매트릭스 기판에서는 본체가 되는 기판 (1) 에 절연성 기판을 사용하고 있지만, 그 이외에도 스테인리스 등의 도전 기판에 절연막을 형성하고, 이 절연막 위에 상기 TFT (30) 나 각종 배선 (15,12) 등을 형성해도 된다.
또한 TFT (30) 및 배선 (15,12) 과 화소 전극 (10) 을 절연하는 절연층은 상기 기술한 바와 같은 무기 절연층 (8) 및 유기 절연층 (9) 으로 이루어지는 2층 구조의 것에 한정되지 않고, 유기 절연층 (9) 뿐이어도 된다.
또한, 유기 절연층 (9) 은 벌크의 저항을 1 ×1013Ω이상으로 하는 대신에, 소정 표면 처리에 의해 오목부 (G) 가 형성되는 표층부의 저항만 1 ×1013Ω이상으로 되도록 해도 된다.
또한, 상기 광 변조층 (70) 으로는 액정 이외에 분산매 중에 착색 대전 입자를 분산시킨 것을 사용할 수도 있고, 그럼으로써 표시 장치를 전기 영동 표시 장치로 할 수도 있다. 또한, 표시 장치는 투과형, 반사형 또는 반투과 반사형의 어느 형태여도 된다.
제 2 실시 형태
[액티브 매트릭스 기판 및 이를 이용한 표시 장치]
도 8 은 본 발명에 관한 액티브 매트릭스 기판의 구성을 설명하기 위한 단면도이다. 또 도 8(a) ∼ 도 11(a) 는 각각 도 2 의 Ia-Ia' 단면도를 나타내고, 도 8(b) ∼ 도 11(b) 는 각각 도 2 의 Ib-Ib' 단면을 나타내고 있다. 또한, 각 구성 요소의 막두께나 치수의 비율 등은 적절히 다르게 하였다. 또한 상기 제 1 실시 형태와 동일한 구성에 대해서는 동일한 부호를 붙이고 그 설명을 일부 생략함과 동시에 도 2 를 참조하여 설명한다.
도 8 에 나타내는 바와 같이, 본 실시 형태의 표시 장치는 도 1 에 나타내는 상기 제 1 실시 형태의 것과 동일하게, 액티브 매트릭스 기판 (50') 과, 이것에 대향 배치되는 대향 기판 (60) 사이에 광 변조층으로서의 액정층 (70) 이 유지된 구조로 되어 있다. 액티브 매트릭스 기판 (50') 은 상기 제 1 실시 형태의 것과 동일하게, 기판 본체 (1) 위에 행 방향으로 복수 배치된 주사선 (15) 과 열 방향으로 복수 배치된 신호선 (12) 을 구비하고, 각 주사선 (15) 과 신호선 (12) 의 교차부 근방에 스위칭 소자로서의 TFT (30) 를 구비하고 있다. 또한 기판 (1) 위에는 무기 절연층 (8), 유기 절연층 (9) 으로 이루어지는 2층 구조의 절연층이 적층되고, 또한 이 유기 절연층 (9) 위에 화소 전극 (10) 이 형성되어 있다.
본 실시 형태의 액티브 매트릭스 기판 (50') 에서는 화소 전극 (10) 사이의 유기 절연층 (9) 에 오목부 (G) 가 형성되는 대신에, 화소 전극 (10) 사이의 유기 절연층 (9) 이 막두께 방향으로 완전히 제거되어 있는 점만 상기 제 1 실시 형태와 다르다. 그리고, 이들 이외의 액티브 매트릭스 기판 (50') 의 구성 및 이것을 이용한 표시 장치의 구성에 대해서는 상기 제 1 실시 형태와 동일하므로 그 설명을 생략한다.
요컨대, 유기 절연층 (9) 은 배선 영역 (103) 을 제외한 영역 (즉, 화소 영역 (101) 과 소자 영역 (102) 을 포함하는 영역) 에 아일랜드 형상으로 형성되고, 그 이외의 영역의 유기 절연층 (9) 은 완전히 제거된 구조로 되어 있다. 따라서, 유기 절연층 (9) 은 주사선 (15) 및 신호선 (12) 에 의해 구획되는 직사각형의 영역에, 서로 연결되지 않고 바둑판 모양으로 복수개 배치되고, 배향막 (51) 을 통해 서로 격리된 구성으로 된다. 그리고, 이 바둑판 모양으로 형성된 각 유기 절연층 (9) 위에 화소 전극 (10) 이 하나씩 형성되고, 콘택트 홀 (16) 을 통해 무기 절연층 (8) 의 하층에 배치된 소스 전극 (7) 과 전기적으로 접속되어 있다.
따라서, 본 실시 형태의 액티브 매트릭스 기판에 따르면 인접하여 배치되는 화소 전극 (10) 끼리를 표면 전도에 관해 거의 완전하게 절연할 수 있다. 그럼으로써, 유기 절연층 (9) 을 통한 화소 전극 (10) 간의 전류 리크를 완전히 방지할 수 있다.
또 상기 기술한 바와 같이, 본 실시 형태의 액티브 매트릭스 기판에서는 아일랜드 형상으로 형성되는 유기 절연층 (9) 의 형성 영역을 화소 영역 (101) 과 소자 영역 (102) 으로 하였으나, 인접하는 유기 절연층 (9) 끼리가 서로 격리된 상태에서, 상기 형성 영역을 배선 영역 (103) 에 일부 오버랩시키는 것도 물론 가능하다.
[액티브 매트릭스 기판의 제조 방법]
본 실시 형태의 액티브 매트릭스 기판의 제조 방법에서는 TFT (30) 의 제조 공정까지 상기 제 1 실시 형태의 액티브 매트릭스 기판의 제조 방법과 동일하므로, 여기서는 그 이후에 진행되는 공정에 대해서만 도 9 ∼ 도 11 을 참조하여 설명한다.
본 제조 방법에서는 TFT (30), 주사선 (15), 신호선 (12) 이 형성된 도 3 에 나타내는 기판 (1) 위에 플라스마 CVD 에 의해 질화 규소 (SiNx) 로 이루어지는 무기 절연층 (8) 을 형성한다.
다음에, 아크릴계 수지, 폴리이미드계 수지, 또는 BCB 등으로 이루어지는 유기 절연층 (9) 을 스핀 코팅에 의해 도포하여 TFT (30) 및 배선 (15,12) 에 의한단차 구조를 될 수 있는 한 평탄화한다. 그리고, 소스 전극 (7) 상방의 유기 절연층 (9) 에 관통 구멍을 형성함과 동시에, 배선 영역 (103; 즉 화소 영역 (101) 과 소자 영역 (102) 을 제외한 영역) 의 유기 절연층 (9) 을 제거한다. 그럼으로써, 주사선 (15) 및 신호선 (12) 에 의해 구획된 개개의 영역에 직사각 형상의 유기 절연층 (9) 이 서로 연결되지 않고 하나씩 형성되고, 기판 (1) 위에는 이렇게 형성된 복수의 유기 절연층 (9) 이 바둑판 모양으로 배치된다.
그리고, 유기 절연층 (9) 을 마스크로 하여 SF6, O2, Ar 을 이용한 반응 가스에 의해 드라이 에칭을 실시하고, 소스 전극 상방에 형성된 관통 구멍 저면의 무기 절연층 (8) 을 제거하여 콘택트 홀 (16) 을 형성한다 (도 9(a), 도 9(b) 참조).
다음에, 절연층 (8,9) 을 마스크로 하여 Ar 가스를 이용한 플라스마 클리닝 (역 스퍼터) 에 의해 콘택트 홀 (16) 내를 청정하게 하고, 소스 전극 (7) 위의 에칭 잔사나 자연 산화막 (13) 등의 오염물을 제거한다 (도 10(a), 도 10(b) 참조).
다음에, 콘택트 홀 (16) 의 저면을 포함하는 절연층 (8,9) 위에 스퍼터에 의해 도전막을 형성하고, 에칭에 의해 바둑판 모양으로 형성된 개개의 유기 절연층 (9) 위에 하나씩 화소 전극 (10) 을 패턴 형성한다 (도 11(a), 도 11(b) 참조). 또 유기 절연층 (9) 위에는 플라스마 손상에 의해 변질층 (14) 이 형성되어 있지만, 개개의 유기 절연층 (9) 은 서로 격리된 상태로 되어 있기 때문에, 이러한 변질층 (14) 은 화소 전극 (10) 간의 표면 전도에 기여하지 않는다.
마지막으로, 인쇄나 스핀 코팅에 의해 기판 (1) 전체면에 폴리이미드 등으로이루어지는 배향막 (51) 을 형성하고, 러빙 등의 소정의 배향 처리를 실시한다 (도 1 참조).
이상과 같이 하여 액티브 매트릭스 기판 (50) 이 제조된다.
따라서, 상기 액티브 매트릭스 기판의 제조 방법에 따르면 각 화소 전극 (10) 간의 유기 절연층 (9) 을 막두께 방향으로 완전히 제거함으로써, 인접하는 유기 절연층 (9) 끼리를 서로 격리할 수 있다. 그럼으로써, 각 유기 절연층 (9) 위에 형성된 각 화소 전극 (10) 끼리를 표면 전도에 관해 완전히 절연할 수 있다.
또 본 발명은 상기 기술한 실시 형태에 한정되는 것은 아니며, 본 발명의 취지를 벗어나지 않는 범위에서 다양하게 변형시켜 실시할 수 있다.
예컨대 상기 TFT (30) 는 역 스태거형의 구조에 한정되지 않고, 스태거형 TFT 일 수도 있다. 또한, 스위칭 소자는 TFT 에 한정되지 않고, 메탈층의 사이에 절연층을 끼워 이루어지는 MIM (Metal Insulator Metal) 구조의 다이오드일 수도 있다.
또한, 화소 전극 (10) 의 형상은 도 2 에 나타내는 바와 같은 형상에 한정되지 않고, 예컨대 본 액티브 매트릭스 기판을 반사형 표시 장치에 사용하는 경우에는 화소 전극 (10) 의 형성 영역을 소자 영역 (102) 및 배선 영역 (103) 까지 넓혀 주사선 (15) 및 신호선 (12) 에 의해 구획되는 직사각형 형상으로 할 수 있다. 요컨대 반사형 표시 장치에서는 화소 전극 (10) 의 이면측의 구조물에 의해 표시가 영향을 받는 일은 없기 때문에, 소자 영역 (102) 과 화소 영역 (101) 을 완전히 오버랩시킴과 동시에 화소 영역 (101) 을 배선 영역 (103) 에 일부 오버랩시켜 화소영역 (101) 을 될 수 있는 한 크게 함으로써 개구율을 높여 반사 휘도를 최대한 높일 수 있다.
[실시예]
본 발명자들은 본 발명의 효과를 실증하기 위해 본 발명에 관한 제조 방법에 의해 실제로 액티브 매트릭스 기판을 제작하였다. 이하, 그 결과에 대해 설명한다.
본 실시예의 액티브 매트릭스 기판은 상기 제 1 실시 형태의 구성을 기본으로 하고, 유기 절연층으로서 1013Ω의 표면 저항을 갖는 감광성 아크릴 수지를 사용하고, 화소 전극으로서 Al 반사판을 사용하였다.
또한, 본 실시예에서는 화소 전극과 소스 전극 사이에서 양호한 접촉 저항 (10－2Ω㎝ 정도) 이 얻어지도록 플라스마 클리닝의 전력을 200W 정도로 설정하였다. 그 결과, 유기 절연층의 표층부는 변질되고, 표면 저항이 109Ω∼ 1011Ω로 저하되었다.
다음에, 화소 전극을 그대로 마스크로 하고, 반응 가스로서 Ar 가스 300sccm 과 SF6가스 3sccm 의 혼합 가스를 이용하고, 압력을 50mtorr, 전력을 50W 로 한 조건에서 플라스마 처리 (드라이 에칭) 를 하였다. 그 결과, Al 과 아크릴 수지의 에칭률의 선택비는 1 : 100 이상이 되고, Al 을 거의 손상시키지 않고 아크릴 수지만을 제거할 수 있어 표면 저항이 높은 유기 절연층의 하지 부분을 노출시킬 수 있었다.
이상, 상세히 설명한 바와 같이 본 발명에 따르면 화소 전극 주위에 표면 저항이 높은 유기 절연층의 하지 부분을 노출시킨 오목부를 형성하였으므로, 이러한 고저항 영역에 의해 인접하는 화소 전극끼리를 표면 전도에 관해 양호한 절연 상태로 할 수 있다. 그럼으로써, 유기 절연층을 통한 화소 전극간의 전류 리크를 방지할 수 있다. 또한, 이러한 액티브 매트릭스 기판을 표시 장치로 사용함으로써 고품위의 표시를 얻을 수 있다.

Claims (13)

  1. 기판과, 상기 기판 위에 형성된 주사선과, 상기 기판 위에 상기 주사선과 교차하도록 형성된 신호선과, 상기 주사선과 상기 신호선의 교차부 근방에 형성된 스위칭 소자와, 상기 기판 위에 상기 주사선과 신호선과 스위칭 소자를 피복하도록 형성되고, 상기 스위칭 소자에 통하는 콘택트 홀을 갖는 유기 절연층과, 상기 유기 절연층 위에 형성되어 상기 콘택트 홀을 통해 상기 스위칭 소자에 전기적으로 접속되는 화소 전극을 구비하고,
    상기 유기 절연층의 상기 화소 전극이 형성되어 있지 않은 영역에, 상기 유기 절연층의 표층부를 일부 제거하여 이루어지는 오목부가 형성된 것을 특징으로 하는 액티브 매트릭스 기판.
  2. 제 1 항에 있어서, 상기 오목부의 표면 저항이 1 ×1013Ω이상인 것을 특징으로 하는 액티브 매트릭스 기판.
  3. 기판과, 상기 기판 위에 형성된 주사선과, 상기 기판 위에 상기 주사선과 교차하도록 형성된 신호선과, 상기 주사선과 상기 신호선의 교차부 근방에 형성된 스위칭 소자와, 상기 기판 위에 상기 주사선과 신호선과 스위칭 소자를 피복하도록 형성되고, 상기 스위칭 소자에 통하는 콘택트 홀을 갖는 유기 절연층과, 상기 유기절연층 위에 형성되어 상기 콘택트 홀을 통해 상기 스위칭 소자에 전기적으로 접속되는 화소 전극을 구비하고,
    상기 유기 절연층은 상기 화소 전극이 형성되는 화소 영역을 포함하는 영역에 아일랜드 형상으로 형성되고, 인접하는 아일랜드 형상의 유기 절연층은 서로 연결되지 않는 것을 특징으로 하는 액티브 매트릭스 기판.
  4. 제 1 항에 기재된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판의 화소 전극에 대향하여 형성된 대향 전극을 갖는 대향 기판과, 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 유지되는 광 변조층을 구비한 것을 특징으로 하는 표시 장치.
  5. 기판 위에 주사선을 형성하는 공정과, 상기 기판 위에 상기 주사선에 교차하는 신호선을 상기 주사선과 전기적으로 절연시켜 형성하는 공정과, 상기 주사선 및 상기 신호선의 교차부 근방에 스위칭 소자를 형성하는 공정과, 상기 기판 위에 상기 주사선과 상기 신호선과 상기 스위칭 소자를 피복하는 유기 절연층을 형성하는 공정과, 상기 유기 절연층을 두께 방향으로 관통하여 상기 스위칭 소자에 통하는 콘택트 홀을 형성하는 공정과, 상기 유기 절연층 위에, 상기 콘택트 홀을 통해 상기 스위칭 소자와 전기적으로 접속하는 화소 전극을 형성하는 공정과, 상기 유기 절연층의 상기 화소 전극이 형성되어 있지 않은 영역을 드라이 에칭에 의해 두께 방향으로 제거하는 공정을 구비한 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  6. 제 5 항에 있어서, 상기 드라이 에칭이, 불소 (F), 산소 (O), 염소 (Cl) 중 적어도 하나를 함유하는 반응 가스를 사용한 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  7. 제 5 항에 있어서, 상기 드라이 에칭은 상기 화소 전극을 마스크로 하여 실시되는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  8. 제 5 항에 있어서, 상기 드라이 에칭은 상기 화소 전극을 패턴 형성할 때에 상기 화소 전극 위에 적층된 레지스트를 마스크로 하여 실시되는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  9. 제 5 항에 있어서, 상기 드라이에칭의 에칭량이 5㎚ 이상인 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  10. 기판 위에 주사선을 형성하는 공정과, 상기 기판 위에 상기 주사선에 교차하는 신호선을 상기 주사선과 전기적으로 절연시켜 형성하는 공정과, 상기 주사선 및 상기 신호선의 교차부 근방에 스위칭 소자를 형성하는 공정과, 상기 기판 위에, 상기 주사선과 상기 신호선과 상기 스위칭 소자를 피복하는 유기 절연층을 형성하는공정과, 화소 영역 주위의 상기 유기 절연층을 두께 방향으로 제거하고, 인접하는 유기 절연층이 연결되지 않도록 아일랜드 형상으로 구획됨과 동시에 상기 유기 절연층을 두께 방향으로 관통하여 상기 스위칭 소자에 통하는 콘택트 홀을 형성하는 공정과, 상기 화소 영역에 형성된 상기 유기 절연층 위에 상기 콘택트 홀을 통해 상기 스위칭 소자와 전기적으로 접속하는 화소 전극을 형성하는 공정을 구비한 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  11. 제 5 항에 있어서, 상기 콘택트 홀을 형성하는 공정과 상기 화소 전극을 형성하는 공정 사이에, 플라스마 클리닝에 의해 콘택트 홀을 청정하게 하는 공정을 추가로 구비한 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  12. 제 10 항에 있어서, 상기 콘택트 홀을 형성하는 공정과 상기 화소 전극을 형성하는 공정 사이에, 플라스마 클리닝에 의해 콘택트 홀을 청정하게 하는 공정을 추가로 구비한 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  13. 제 3 항에 기재된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판의 화소 전극에 대향하여 형성된 대향 전극을 갖는 대향 기판과, 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 유지되는 광 변조층을 구비한 것을 특징으로 하는 표시 장치.
KR20030043308A 2002-07-05 2003-06-30 액티브 매트릭스 기판 및 그 제조 방법 그리고 이를이용한 표시 장치 KR100560353B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00197997 2002-07-05
JP2002197997A JP4115761B2 (ja) 2002-07-05 2002-07-05 アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置

Publications (2)

Publication Number Publication Date
KR20040004076A true KR20040004076A (ko) 2004-01-13
KR100560353B1 KR100560353B1 (ko) 2006-03-14

Family

ID=31705581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030043308A KR100560353B1 (ko) 2002-07-05 2003-06-30 액티브 매트릭스 기판 및 그 제조 방법 그리고 이를이용한 표시 장치

Country Status (3)

Country Link
JP (1) JP4115761B2 (ko)
KR (1) KR100560353B1 (ko)
TW (1) TW594346B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570420B2 (ja) * 2004-08-23 2010-10-27 三菱電機株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
KR101112547B1 (ko) 2005-01-18 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
JP4774006B2 (ja) * 2007-03-08 2011-09-14 株式会社アルバック エッチング方法
JP2011237671A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 液晶表示装置
KR101233348B1 (ko) * 2010-06-09 2013-02-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
WO2013183255A1 (ja) * 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
DE112013007836B3 (de) * 2012-07-20 2023-06-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JPWO2015016149A1 (ja) * 2013-07-29 2017-03-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6186077B2 (ja) * 2014-04-16 2017-08-23 シャープ株式会社 液晶表示パネルおよびその製造方法
JP6255334B2 (ja) * 2014-12-19 2017-12-27 エルジー ディスプレイ カンパニー リミテッド フリンジフィールドスイッチング構造を有する薄膜トランジスタの製造方法
KR102328678B1 (ko) * 2015-02-09 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법

Also Published As

Publication number Publication date
TW594346B (en) 2004-06-21
TW200407642A (en) 2004-05-16
KR100560353B1 (ko) 2006-03-14
JP4115761B2 (ja) 2008-07-09
JP2004038047A (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP4211855B2 (ja) 液晶表示装置及びその製造方法
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2005078790A1 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US6636279B2 (en) Display device and method of manufacturing the same
JPH1010583A (ja) アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
KR100560353B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법 그리고 이를이용한 표시 장치
KR20030082374A (ko) 액정 표시 장치 및 그 제조 방법
US6842199B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
KR101015459B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법 및 표시장치
US6559920B1 (en) Liquid crystal display device and method of manufacturing the same
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100729783B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP3169322B2 (ja) アクティブマトリクス基板およびその製造方法
KR100482343B1 (ko) 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법
JP3982730B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR100333272B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치
KR20050055384A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110217

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee