KR20030074285A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20030074285A
KR20030074285A KR10-2003-0014229A KR20030014229A KR20030074285A KR 20030074285 A KR20030074285 A KR 20030074285A KR 20030014229 A KR20030014229 A KR 20030014229A KR 20030074285 A KR20030074285 A KR 20030074285A
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrates
pair
light
layer
Prior art date
Application number
KR10-2003-0014229A
Other languages
English (en)
Other versions
KR100961931B1 (ko
Inventor
아라오다츠야
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030074285A publication Critical patent/KR20030074285A/ko
Application granted granted Critical
Publication of KR100961931B1 publication Critical patent/KR100961931B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1396—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the liquid crystal being selectively controlled between a twisted state and a non-twisted state, e.g. TN-LC cell

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

한쌍의 기판사이에 액정층을 배치하고, 그 한쌍의 기판 중 하나에 TFT와 개구부가 형성되어 있는 차광층을 포함하는 화소 영역을 제공하고, 상기 TFT를 구성하는 반도체층을 상기 차광층에 중첩시킨 상태로 개구부의 일측을 따라 형성시키고, 액정층을 투과하는 광이 개구부의 일측에 대해 수직으로 편광되는 광으로서 입사되게 액정 분자의 배향을 제어하게 되어 있다. 액정층은 특히 TN모드 액정으로 이루어져 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 스위칭 소자로서 박막 트랜지스터(이하, TFT라 함)를 사용하는 액정 표시 장치에 관한 것으로, 특히 화소에 배치된 TFT의 차광 방법에 관한 것이다.
일반적으로, 액정 표시 장치는 TFT들이 실장된 TFT 어레이 기판과, 그 TFT 어레이 기판에 대향하게 배치된 대향 기판과, 그 TFT 어레이 기판과 대향 기판사이에 위치된 액정층과, 그 액정층에 대향하는 TFT 어레이 기판 측에 설치된 편광판과, 상기 액정층에 대향하는 대향 기판 측에 설치된 편광판을 구비하고 있다.
이러한 액정 표시 장치에 따르면 대향 기판측으로부터 입사되는 조명광이 액정층을 투과할 때 그 조명광의 투과율이 화소 전극으로부터의 신호에 따른 액정 모듈의 배향 변화에 따라 변화하여 목적 화상을 표시하는데 필요한 강도를 갖는 광이 출사된다.
액정 표시 장치로 입사된 조명광이 TFT의 채널 형성 영역에 입사되면 광전효과에 의해 도전율이 증가하게 되어 리크(leak) 전류(광 리크 전류로 호칭)가 발생하게 되고, 그 결과 TFT의 오동작이 유발된다. 일반적으로, 채널 형성 영역으로의 광의 입사를 방지할 수 있도록 액티브 매트릭스 액정 표시 장치의 경우에는 Cr(크롬) 또는 Al(알루미늄) 등의 금속 재료, 수지 재료 등으로 된 차광층을 TFT 어레이 기판에 대향하는 대향 전극측에 형성하고 있다.
액정층을 투과하는 광의 대부분은 대향 기판측 또는 TFT 어레이 기판측에 제공된 차광층에 의해 채널 형성 영역으로의 입사가 방지된다. 그러나, 일부 투과광은 TFT 어레이 기판의 계면 등에서 반사하는 반사광(복귀광)으로 되어 TFT 어레이 기판으로 다시 입사되고, 그 결과 채널 형성 영역으로 입사하게 되어 광 리크 전류를 발생시킨다. 광 리크 전류에 따라 축적 용량 등의 변화량이 변화하여 화소 전극에 인가되는 전압이 변화하게 되면, 그에 따라 액정의 광투과율이 변화하게 된다. 이 때문에 콘트라스트 비가 감소하고, 표시 화상의 색 불균일성 또는 표시 오류가 발생하는 문제점이 있다. 특히, 중간 계조 표시의 경우는 광 투과성이 인가 전압의 변화에 상당히 영향을 받게 되어 있는 영역을 사용하고 있다. 이 때문에 TFT에서의 광 리크 전류에 기인하는 표시 실패가 보다 두두러지게 된다.
상기 한 문제점을 해결할 수 있도록 본 발명은 특히 중간 계조 표시에 있어서의 채널 형성 영역 주위에 존재하는 반사광의 양을 감소시켜 광 리크 전류에 기인하는 표시 실패의 위험을 감소시키는 것이다.
본 발명의 액정 표시 장치에 따르면, 한쌍의 기판사이에 액정층을 배치하고,상기 한쌍의 기판 중 하나에 TFT와 개구부가 형성된 차광층을 포함하는 화소 영역을 제공하고, 상기 TFT를 구성하는 반도체층을 상기 차광층에 중첩시킨 상태로 개구부의 일측을 따라 형성시키고, 액정층을 투과하는 광이 중간 계조 표시 시 상기 반도체층이 제공되어 있는 개구부의 일측에 대해 p-편광된 광으로서 입사되게 액정 분자의 배향을 제어하게 되어 있다. 액정층은 바람직하게 TN모드 액정으로 이루어져 있다.
또한, 본 발명의 또 다른 구조에 따르면 한쌍의 기판사이에 TN모드 액정층을 배치하고, 상기 한쌍의 기판 중 하나는 복수의 TFT가 배열되어 있고 복수의 TFT와 개구부가 형성된 차광층을 포함하는 화소 영역이 제공된 TFT 어레이 기판이고, 상기 복수의 TFT의 각각을 구성하는 반도체층을 상기 차광층에 중첩시킨 상태로 개구부의 일측을 따른 영역에만 형성시키고, 상기 TFT 어레이 기판에 입사되는 광이 중간 계조 표시 시 상기 반도체막이 제공되어 있는 개구부의 일측에 대해 p-편광된 광으로서 입사되게 액정 분자의 배향을 제어하게 되어 있다.
도 1은 유리에 입사되는 광의 입사각과 반사율간의 관계를 도시한 것으로, 도 1에 도시된 바와 같이 일반적으로 입사광과 입사면에 대한 법선을 포함하는 평면에서 진동하는 광(p-편광)의 반사율은 입사광과 입사면에 대한 법선을 포함하는 평면에 대해 수직을 이루는 평면에서 진동하는 광(s-편광)의 반사율보다 작게 되어 있다. 도 2는 산화규소를 주성분으로 포함하는 기판과 진공간의 계면에 입사하는 광의 반사율과 투과율을 도시하고 있다. 이와 유사하게, 산화규소를 주성분으로 포함하고 굴절율 n = 1.46을 갖는 기판상에서 반사하는 광의 경우에도 도 2에 도시된바와 같이 p-편광의 반사율은 s-편광의 반사율보다 작게 되어 있다.
따라서, TFT에 입사되는 반사광이 주로 p-편광을 포함하는 광이면 주로 s-편광을 포함하는 광에 비해 반사광의 양을 감소시킬 수 있다. 그 결과, TFT에 입사되는 광의 양을 감소시킬 수 있다.
상기한 바와 같이, 본 발명의 액정 표시 장치에 따르면 중간 계조 표시 시 액정층을 투과한 후 TFT 어레이 기판에 입사되는 광을 행방향(또는 열방향)으로 선형 편광된 광으로 변환시키고, 화소 TFT들을 행방향(또는 열방향)으로 진행하는 광성분들의 진행 방향으로 배열시키고 있다. 이에 따라, TFT 어레이 기판의 반사면에 입사되는 광은 주로 p-편광을 포함하는 광으로 변환되어 반사광의 양를 최소화시키게 된다.
도 1은 입사각 θ에 대한 p-편광과 s-편광의 반사율 R을 도시하는 도면,
도 2는 산화규소와 진공간의 계면에 입사되는 광의 입사각 θ에 대한 반사율과 투과율을 도시하는 도면,
도 3은 액정 표시 장치의 일부 단면도,
도 4는 액정 표시 장치의 화소부의 일부 확대 상면도,
도 5는 상기 액정 표시 장치의 일부 단면도,
도 6은 TFT 어레이 기판상에 형성된 TFT의 단면도,
도 7은 상기 액정 표시 장치의 일부 단면도,
도 8은 상기 액정 표시 장치 전체의 상면도,
도 9는 상기 액정 표시 장치 전체의 상면도,
도 10(A) 내지 도 10(D)는 본 발명의 표시 장치가 적용되는 전자 기기의 예를 도시하는 도면,
도 11(A) 내지 도 11(C)는 러빙 처리 방향을 도시하는 개략도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
301: 반도체층302: 게이트 전극
305: 차광층306: 화소 전극
401: 화소 TFT402: 기판
403: 하지막404: 게이트 절연막
405: LDD 영역406: 소스(드레인) 영역
407: 층간 절연막409: 배선
410: 기판412: 대향 전극
413: 액정 재료415a, 415b: 배향막
본 발명의 일 실시 형태를 도 4 및 도 5를 참조하여 설명한다.
도 4는 액정 표시 장치의 화소부의 일부를 확대한 상면도이다. 도 4에 있어서 각 화소 TFT와 관련하여 반도체층(301)이 활성층으로서 작용하며, 게이트 전극(302)과 반도체층(301)이 서로 중첩되어 있는 영역이 채널 형성 영역으로서 작용한다.
본 발명의 액정 표시 장치에 있어서 화소 TFT의 채널 형성 영역은 도 4에 도시된 바와 같이 행방향으로 접속되어 있는 영역들 중 하나와 교차하는 부분을 제외한 영역(선 A-A', 선 B-B', 선 C-C', 선 D-D'로 둘러싸인 영역) 아래에서 복수의 개구부들이 매트릭스 형태로 형성되어 있는 차광층(305)에서 열방향으로 접속되어있는 영역들 중 하나에 배치되어 있다.
반도체층(301), 화소 전극(306), 게이트 전극(302)의 형상은 도 4에 도시된 형상과 다르게 하는 것도 가능하다.
도 5는 도 4의 선 E-E'에 따른 단면도이다. 도 5에서, 배향막(415b)에 대해 러빙 처리가 실시되고, 이에 따라 TFT 어레이 기판에 가장 근접한 액정층내의 액정 분자들이 열방향으로 배향되어 화소 TFT들이 중간 계조 표시 시 도 4에 도시된 바와 같이 배열되어 있는 TFT 어레이 기판에 입사되는 광을 열방향으로 편광된 광으로 변화시키게 된다. 이에 따라, TFT 어레이 기판에 입사된 광의 편광 방향을 제어하면 TFT 어레이 기판과의 계면상에서 반사되는 광의 열방향 광성분이 p-편광의 광성분으로 변환될 수 있다.
도 5에 있어서 화소 TFT(401)는 톱 게이트형이다. 그러나, 도 4에 도시된 바와 같이 행방향으로 접속되어 있는 영역들 중 하나와 교차하는 부분을 제외한 영역(선 A-A', 선 B-B', 선 C-C', 선 D-D'로 둘러싸인 영역) 아래에서 차광층(305)에서 열방향으로 접속되어 있는 영역들 중 하나에 채널부가 배치되어 있다면 보톰 게이트형을 사용하는 것도 가능하다.
이하, 도 5에 도시된 바와 같은 액정 표시 장치를 제조하는 방법을 설명한다.
바람직한 광투과성 및 절연성을 가지고 있는 기판(402)상에 그 기판(402)으로부터 반도체층(301)로의 불순물의 확산을 방지하는 하지막(403)을 형성한다. 하지막(403)으로서는 바람직한 광투과성과 절연성을 가지고 있는 산화규소막, 질화규소막등이 사용된다. 또한, 반드시 단층으로 구성할 필요는 없고, 2개 이상의 층들의 적층막을 사용하는 것도 가능하다.
하지막(403)상에는 화소 TFT(401), 신호 구동 회로용의 N채널 TFT, 신호 구동 회로용의 P채널 TFT를 다음과 같이 형성한다.
하지막(403)상에 비정질 규소막을 형성한 후 고상 성장법 또는 레이저 결정화법을 이용하여 결정화시킴으로써 결정질 규소막을 형성한다. 이 결정질 규소막을 패터닝하여 바람직한 형상을 갖는 반도체층(301)을 형성한다. 비정질 규소막의 형성 시 또는 그 막의 결정화 후, 반도체층(301)에 문턱값을 제어하기 위한 불순물을 첨가한다.
반도체막(301)상에 게이트 절연막(404)로 되는 산화규소막을 형성하고, 그 상부에 게이트 전극(302)으로 되는 도전막을 형성한다. 이 산화규소막 외에 질화규소막 등의 절연성을 갖는 막을 절연막으로서 사용한다. 도전막용으로는 텅스텐 또는 몰리브덴 등의 금속 재료, 질화탄탈 등의 금속 화합물, 비저항을 낮추도록 불순물이 첨가된 규소막 등을 사용한다. 게이트 절연막(404)은 반드시 단층으로 구성할 필요는 없고 다른 금속 재료들, 다른 금속 화합물들, 다른 규소막들을 적층하여 형성한 적층구조를 이루게 하는 것도 가능하다. 게이트 절연막(404)과 게이트 전극(302)들은 패터닝에 의해 요구되는 형상으로 형성된다.
이 후, 반도체층(301)에 도핑법에 의해 불순물을 첨가하여 낮은 불순물 농도를 갖는 LDD 영역(405)들과 높은 불순물 농도를 갖는 소스(드레인) 영역(406)들을 형성한다. LDD 영역(405)들은 바람직한 오프 리크(off leak)전류를 얻을 수 있게형성된다. 상기한 영역들이 존재하지 않는 경우라도 바람직한 오프 리크 전류가 얻어지는 경우에는 그러한 영역들은 형성시키지 않아도 된다. 또한, 신호 구동회로부의 TFT에는 바람직한 신뢰성을 얻을 수 있도록 게이트 전극과 LDD부가 서로 중첩되어 있는 저농도 불순물 영역을 형성하는 것이 좋다.
이상의 공정에 의해 화소 TFT(401), N채널 TFT, P채널 TFT들이 동일 기판상에 형성된다.
이 후, 층간 절연막(407)을 형성한다. 이 층간 절연막(407)용으로는 바람직한 광투과성 및 절연성을 가지고 있는 산화규소막 등의 무기 재료 또는 바람직한 광투과성 및 절연성을 가지고 있는 아크릴 등의 유기 재료를 사용한다. 층간 절연막(407)은 반드시 단층으로 구성할 필요는 없고 바람직한 광투과성 및 절연성을 가지고 있는 무기 재료 또는 유기 재료를 적층하여 형성한 적층 구조를 이룰 수 있다. 또한, 층간 절연막(407)에 대해 그의 형성 전,후에 질소 분위기 또는 수소 분위기에서 열처리를 실시하여 주입된 불순물의 활성화 및 반도체층(301)과 게이트 절연막(404)간의 계면에 존재하는 댕글링 본드를 종식시키기 위한 수소화를 행한다. 층간 절연막(407)을 적층 구조로 형성한 경우에는 적층 중에 열처리를 실시할 수 있다.
층간 절연막(407)에 콘택홀을 형성한 후, 화소 전극(306)을 형성하고, 이어서 TFT와 화소 전극(306)에 신호를 전달하기 위한 배선(409)을 형성한다. 화소 전극용의 도전 금속 화합물로는 ITO를 사용한다. 배선(409)의 형성 후 수소화를 실시할 수 있다. 또한, 다음의 공정에 의해 얻어진 구조를 사용하는 것도 가능하다.즉, 배선의 형성 후, 층간 절연막을 형성하고, 화소 전극을 형성하며, 그 화소 전극과 배선간의 콘택을 콘택홀을 통해 이루어지게 한다.
상기의 공정의 의해 TFT 어레이 기판을 제조한 후, 대향 기판을 다음과 같이 제조한다.
바람직한 광투과성 및 절연성을 갖는 기판(410)상에 금속성 크롬막을 형성한 후 패터닝하여 바람직한 형상을 갖는 차광층(305)을 형성한다. 차광층으로서는 금속성 크롬 등의 금속 재료 외에, 투광성이 없는 수지 재료 등을 사용하는 것도 가능하다.
차광층(305)상에는 투명 도전막으로서 ITO막을 형성하여 대향 전극(412)을 형성한다.
도 5에는 도시하지 않았으나, 차광층(305)과 대향 전극(412)사이에는 칼라 필터 등을 설치할 수 있다. 이상의 공정을 통해 대향 기판이 제조된다.
이 후, TFT 어레이 기판과 대향 기판상에 폴리이미드 수지로 이루어진 배향막(415a, 415b)을 각기 형성한다. 폴리이미드 수지 대신에 폴리아믹계 수지를 사용하는 것도 가능하다. 액정분자들이 일정한 프리틸트(pretilt)각과 일정한 트위스트(twist)각을 가질 수 있게 하도록 러빙 처리를 실시한다. 본 실시 형태의 경우에는 TFT 어레이 기판상에 형성된 배향막(415b)과 대향 기판상에 형성된 배향막(415b)에 대해 러빙 처리를 도 11A 및 도 11B에 도시된 바와 같이 각 기판의 길이 방향(A-A')에 대해 약 45°를 이루는 방향으로 행한다. 배향막(415a)의 처리 방향과 배향막(415b)의 처리 방향은 서로 약 90°의 차이가 있다. 액정층에 인가되는전압의 변화가 최대로 되는 전압에서 액정 분자가 배향막(415a, 415b)사이에서 좌측 방향으로 트위스트되게 되어 있으면, 도 11(C)에 도시된 바와 같이 액정층을 투과하는 광이 방향 A-A'에 대해 수직으로 편광된 광으로 될 수 있게 제어를 행할 수 있다. TFT에 입사되는 광은 주로 p-편광을 포함하는 광이 된다.
대향 기판에는 시일제를 도포한 후, 가경화를 위해 오븐에서 가열하고, 이어서 플라스틱의 구형 스패이서들을 산포시킨다.
이 후, TFT 어레이 기판과 대향 기판을 고정밀도로 접합하여 액정 패널을 제조한다. 시일제에는 필러(도시 안됨)를 혼입한다. 이와 같이 하여 양 기판을 필러와 스패이서에 의해 균일한 간격을 갖게 한 상태로 접합할 수 있다. 접합된 기판의 불필요한 부분을 절단하여 요구되는 크기의 액정 패널을 얻는다. 액정 패널의 내부에는 액정 재료(413)를 주입하여, 패널 전체에 충진되게 하고, 이어서 패널을 시일제를 사용하여 완전히 봉지시킨다.
상기의 공정에 의해 제조한 액정 패널에 FPC, 편광판, 위상차판을 부착하여 액정 표시 장치를 얻는다. 본 실시 형태의 액정 표시 장치는 TN형 액정 표시 장치이다.
[실시예 1]
본 실시예에서는 TN형 액정 표시 장치를 제조하는 방법을 설명한다.
먼저, 액정 표시 장치의 구조 소자들 중 하나인 TFT 어레이 기판을 제조하는 방법을 설명한다. 본 실시예에서 제조하는 TFT 어레이 기판은 화소 TFT를 열방향으로 개구부에 인접하는 차광층 아래에 배치시킬 수 있게 설계된다.
도 6에 도시된 바와 같이 TFT의 형성을 위해 기판(501)을 준비한다. 기판(501)으로서는 유리 기판 또는 석영 기판 등의 절연면을 갖는 기판을 사용한다. 또한, 규소를 주성분으로 포함하고 있는 기판, 금속 기판 또는 스테인레스 강 기판을 그의 표면상에 절연막을 형성한 상태로 사용할 수도 있을 것이다.
기판(501)상에 그 기판으로부터의 불순물 확산을 방지하기 위한 하지 절연막(502)(502a, 502b)을 형성한다. 하지 절연막(502)으로서는 산화규소막 또는 질화규소막 등의 절연성을 갖는 막을 사용한다. 본 실시예에서는 하지 절연막(502)으로서 2층 구조(502a, 502b)를 갖는 막을 사용하는 경우를 설명한다. 그러나, 절연막으로서는 단층구조의 막 또는 2층 이상의 적층 구조를 갖는 막을 사용하는 것도 가능하다. 또한, 불순물 확산이 문제가 되지 않는 경우에는 하지 절연막(502)을 사용하지 않아도 무방하다.
하지 절연막(502)상에는 반도체층(503)을 형성한다. 반도체층(503)은 비정질 규소막을 형성한 후 그 비정질 규소막을 결정화시켜 얻은 결정질 규소막을 포토리토그라피법 및 에칭공정에 의해 요구되는 형상으로 형성시켜 얻는다. 반도체층(503)의 두께는 45nm 내지 60nm이다. 필요하면 45nm이하 또는 60nm이상으로 설정할 수도 있다. 비정질 규소막 대신에 비정질 게르마늄규소막을 사용하는 것도 가능하다. 결정화는 공지의 고상 성정 방법 또는 공지의 레이저 결정화 방법을 사용하여 행한다.
반도체층(503)에는 소자의 문턱 전압을 제어하기 위한 불순물을 첨가한다. 불순물로는 인, 붕소 등을 사용한다. 비정절 규소막의 형성 후, 비정질 규소막의결정화 후 또는 반도체층(503)의 형성 후 도핑법에 의해 불순물의 첨가를 행한다. 성막시 불순물이 첨가되는 비정질 규소막을 사용하는 것도 가능하다.
또한, 반도체층(503)상에 게이트 절연막(504)을 형성한다. 이 게이트 절연막(504)은 100 내지 120nm의 두께를 갖는 산화규소막으로 이루어진다. 게이트 절연막(504)의 두께는 필요하면 100nm이하 또는 120nm이상으로 설정할 수도 있다. 산화규소막 외에 질화규소막 등의 절연막을 형성하는 것도 가능하다.
게이트 절연막(504)상에는 각 게이트 전극(505)(505a, 505b)을 형성한다. 특히, 게이트 절연막(504)상에 20nm 내지 100nm의 두께를 갖는 도전막(505a)과 100nm 내지 400nm의 두께를 갖는 도전막(505b)을 형성한 후, 포토리토그라피법 및 에칭법에 의해 게이트 전극(505)을 요구되는 형상으로 형성한다. 본 실시예의 경우에는 도전막(505a)용으로는 TaN을 사용하고, 도전막(505b)용으로는 W를 사용한다. 게이트 전극(505)을 형성하는데 사용하는 재료는 상기한 바와 같은 질화탄탈 또는 텅스텐으로 국한되지 않고, Ta, W, Ti, Mo, Al, Cu, Cr, Nd로 구성되는 군에서 선택된 원소, 또는 그러한 원소들이 조합된 합금막 또는 화합물 재료, 또는 인 등의 불순물 원소가 첨가되어 있는 다결정 규소막으로 대표되는 반도체막을 게이트 전극용으로 사용하는 것도 가능하다. 또한, 본 실시예에서는 2층의 적층막을 사용하고 있으나, 단층 막 또는 2층 이상의 적층 구조를 사용하는 것도 가능하다. 본 실시예에 있어서는 사다리꼴 단면 형상을 갖는 2개의 층이 적층되어 있고 상부층의 하면측과 하부층의 상면측이 대체로 동일한 길이를 가지게 되어 있는 모자 형상의 게이트 전극(505)을 CF4가스를 포함하는 에칭 가스를 사용하여 테이퍼 에칭 및 비등방성 에칭에 의해 형성한다. 요구되는 형상을 형성시킬 수만 있다면 테이퍼 에칭 및 비등방성 에칭용으로 CF4가스 이외의 다른 가스를 사용하는 것도 가능하다. 또한, 모자 형상 이외의 다른 형상을 갖는 게이트 전극을 사용하는 것도 가능하다.
n--영역(506)을 형성한다. 이 n--영역(506)은 반도체층의 전면에 인을 도핑하여 형성한다. 본 실시예의 경우에는 인을 사용한다. 그러나, n형 불순물 원소인 경우에는 As 등을 사용할 수 있다. 도핑 외에 이온 임플란테이션 등의 방법을 사용하는 것도 가능하다.
n-영역(507)과 n+영역(508)들을 형성한다. 특히, n-영역(507)과 n+영역(508) 이외의 영역에는 n형 불순물이 첨가되지 않게 하도록 레지스트 마스크를 형성하고, 이어서 인을 도핑하여 n-영역과 n+영역을 형성한다. 게이트 전극(505a)을 통해 n-영역(507)에 인을 도핑시킨다. 또한, 반도체층(503)상에 남아 있는 절연막을 통해 n-영역들에도 도핑을 행한다. 본 실시예의 경우에는 n-영역(507)을 형성하기 위한 도핑과 n+영역(508)을 형성하기 위한 도핑을 동시에 실시한다. 그러나, n-영역의 형성과 n+영역의 형성에 대한 도핑 조건을 변경하는 것도 가능하다. 또한 As 등의 n형 불순물을 인 대신에 사용하는 것도 가능하다. 이온 임플란테이션 등의 도핑 이외의 방법을 첨가 방법으로서 사용하는 것도 가능하다.
p-영역(509)과 p+영역(510)들을 형성한다. 특히, p-영역(509)과 p+영역(510) 이외의 영역에는 p형 불순물이 첨가되지 않게 하도록 레지스트 마스크를 형성하고, 이어서 인을 도핑하여 p-영역과 p+영역을 형성한다. 게이트 전극(505a)을 통해 p-영역(509)에 인을 도핑시킨다. 또한, 반도체층(503)상에 남아 있는 절연막을 통해 p-영역들에도 도핑을 행한다. 본 실시예의 경우에는 p-영역(509)을 형성하기 위한 도핑과 p+영역(510)을 형성하기 위한 도핑을 동시에 실시한다. 그러나, p-영역(509)의 형성과 p+영역(510)의 형성에 대한 도핑 조건을 변경하는 것도 가능하다. 이온 임플란테이션 등의 도핑 이외의 방법을 첨가 방법으로서 사용하는 것도 가능하다.
층간 절연막(511)(511a, 511b, 511c)을 형성한다. 이 층간 절연막(511)은 제 1 층간 절연막(511a), 무기막인 제 2 층간 절연막(511b), 그리고 유기막인 제 3 층간 절연막(511c)으로 구성된다.
제 1 층간 절연막(511a)으로서는 50nm 내지 100nm의 두께를 갖는 산화규소막을 사용한다. 제 1 층간 절연막(511a)의 형성 후, 반도체층에 첨가된 불순물을 가열에 의해 활성화시킨다. 이 활성화는 질소 가스 분위기가 조성된 로를 사용하여 550℃에서 1시간 내지 12시간동안 행한다. 본 실시예의 경우에는 로를 사용하여 활성화를 행하나, RTA용 램프 또는 레이저를 사용하여 행하는 것도 가능하다. 활성화시의 분위기, 온도, 시간에 대한 조건은 상기의 조건으로 국한되는 것은 아니다. 게이트 전극(505)을 산화시키지 않는 분위기에서 활성화를 행하는 경우에는, 일례로, 로 또는 RTA용 램프를 사용하여 저농도의 산소 분위기에서 활성화를 행하는 경우에는 층간 절연막(511a)을 형성하지 않아도 무방하다. 또한, 레이저를 이용하여 활성화를 행하는 경우에도 층간 절연막(511a)을 형성하지 않아도 무방하다. 또한, 활성화 온도에 견딜 수 있고, 활성화 중에 게이트 전극(505)의 산화를 방지할 수 있고, 바람직한 광투과성을 갖는 것이라면 산화규소막 이외의 다른 재료를 사용하는 것도 가능하다.
제 2 층간 절연막(511b)으로서는 50nm 내지 100nm의 두께를 갖는 질화규소막을 사용한다. 제 2 층간 절연막(511b)의 형성 후, 350℃ 내지 420℃의 질소 분위기에서 1시간 동안 열처리를 행한다. 본 실시예의 경우에는 질소 분위기에서 열처리를 행하나, 3% 내지 100%의 수소 분위기에서 열처리를 행하는 것도 가능하다. 또한, 열처리 시간도 1시간으로 한정되지 않는다. 제 1 층간 절연막(511a)의 형성후 행하는 활성화 처리 후 열처리를 3% 내지 100%의 수소분위기에서 1시간 동안 행하는 경우에는 제 2 층간 절연막(511b)의 형성 후의 상기 열처리는 행하지 않아도 무방하다.
제 3 층간 절연막(511c)으로서는 0.6㎛ 내지 1.6㎛의 두께를 갖는 아크릴을 사용한다. 아크릴 이외에 폴리이미드 등의 절연성을 갖는 재료를 사용하는 것도 가능하다. 또한, 절연성을 갖는 무기막을 사용하는 것도 가능하다. 무기막의 두께는 그의 비유전율에 따라 달라지나, 일반적으로 1.0㎛ 내지 1.3㎛이다.
제 3 층간 절연막(511c)상에 화소 전극(512)을 형성한다. 이 화소 전극(512)은 ITO(산화인듐주석)막을 형성한 후 그에 대해 포토리토그라피 및 에칭을 행하여 형성한다. 투명성 도전막일 경우라면 ITO막 이외에 산화주석(SnO2) 등을 사용하는 것도 가능하다.
화소 전극(512)의 형성 후, 고농도 불순물 영역(508, 510)을 배선(513)으로 접속하기 위한 콘택홀을 포토리토그라피 및 에칭에 의해 형성한다.
콘택홀의 형성 후, 배선(513)을 형성한다. 특히, 60nm 정도의 두께를 갖는 제 1 Ti막을 형성하고, 그의 상부에 40nm 정도의 두께를 갖는 TiN막을 적층하고, 그 상부에 350nm의 두께를 갖는 Al-Si(Si를 2중량% 포함하는 Al)막을 적층하고, 그 상부에 제 2 Ti막을 형성한 후 결과 적층막에 대해 포토리토그라피 및 에칭을 실시하여 배선(513)을 형성한다. 제 1 Ti막은 Al-Si막 중의 Al이 반도체층으로 확산되는 것을 방지시켜 준다. 제 2 Ti막은 Al-Si막상에 힐록(hillock)이 발생되는 것을 방지시켜 준다. 본 실시예의 경우 TiN막은 Al 확산 방지 효과를 향상시키기 위해 형성하고 있으나, 형성하지 않아도 무방하다. Al-Si막 이외의 Al-Ti(Ti를 포함하는 Al) 등의 다른 저 저항성 도전막을 사용하는 것도 가능하다.
본 실시예의 경우에는 화소 전극(512)과 배선(513)이 적층되는 영역을 제공하여 화소 전극(512)과 배선(513)이 콘택홀의 형성없이 서로 전기 접속되게 하고 있다.
이상의 공정을 통해 GOLD 구조의 n채널 TFT 및 GOLD 구조의 p채널 TFT를 포함하는 구동회로와, 화소 TFT, 유지 용량, 화소 전극을 포함하는 화소부를 동일 기판상에 형성하고 있는 TFT 어레이 기판이 제조된다.
이하, 대향 기판을 제조하는 방법을 설명한다. 도 7에 도시된 바와 같이 기판(601)상에 차광막(602)을 형성한다. 차광막(602)은 금속성 크롬막을 형성한 후 그에 대해 포토리토그라피 및 에칭을 실시하여 형성한다.
차광막(602)상에 대향 전극을 형성한다. 이 대향 전극(605)은 투명 도전막으로서 ITO막을 형성하고, 그에 대해 포토리토그라피 및 에칭을 실시하여 형성한다.
차광막(602)과 대향 전극(605)사이에 칼라 필터(603)를 설치하는 경우에는 차광막(602)상에 스핀 코팅법에 의해 원하는 색으로 착색된 수지를 도포한 후 노광 및 현상을 실시한다. 이러한 칼라 필터 형성 공정은 3색(적색, 청색, 녹색)의 칼라 필터(도시 안됨) 각각에 대해 반복한다.
칼라 필터(603)와 차광층(602)사이에 형성된 단차를 제거하기 위해 평탄화를 위한 보호막(604)을 형성한다. 보호막(604)은 칼라 필터상에 아크릴을 도포하여 형성한다. 아크릴 이외에 단차를 평탄화시킬 수 있는 재료를 사용하는 것도 가능하다. 칼라 필터를 설치하지 않는 경우에는 보호막(604)을 형성하지 않아도 무방하다.
이상의 공정을 통해 대향 기판이 제조된다.
TFT 어레이 기판(609)과 대향 기판(610)의 제조 후, 이 기판들을 사용하여 액정 패널(611)을 다음의 방법으로 제조한다.
TFT 어레이 기판(609)의 TFT 형성측과 대향 기판(610)의 화소 전극 형성측에배향막(608)을 각기 형성한다. 이러한 배향막(608)을 형성하기 위해서는 오프셋 인쇄방법을 사용한다. 배향막(608)의 재료로서는 폴리이미드 수지를 사용하는데, 이 외에 폴리아믹계 수지 등을 사용하는 것도 가능하다.
배향막(608)이 형성되어 있는 TFT 어레이 기판의 배향막 형성측과 대향 기판의 배향막 형성측에 대해 러빙 처리를 실시하여 액정 분자들이 일정한 프리틸트각으로 배향되게 한다. 러빙각은 액정 분자들이 90°의 트위스트각을 갖고 TFT 어레이 기판에 가장 근접한 액정층내의 액정분자들의 디렉터(director) 방향이 도 4의 선 A-A'에 대해 45°로 교차될 수 있게끔 설정된다. 그러나, 이 각도 이외의 다른 각도를 설정하여 바람직한 콘트라스트 등을 얻는 것도 가능하다. 기판을 투과하는 광의 투과율의 변화가 액정층에 인가되는 전압의 변화에 대해 최대로 되는 전압에서 액정층을 투과하는 광을 도 4의 선 A-A'에 대해 수직 방향으로 선형 편광된 광으로 변환시킬 수 있게 하기 위해서는 액정 분자의 디렉터 방향은 필요에 따라 변화되어야만 한다. 러빙 처리 후, TFT 어레이 기판(609)과 대향 기판(610)을 세정하여 러빙 처리로 인한 오염 및 러빙 천의 떨어진 털을 제거한다.
대향 기판(610)에 시일제를 도포한 후, 가경화를 위해 오븐에서 가열한다. 가경화 후 플라스틱의 구형 스패이서(607)들을 대향 기판의 화소 전극 형성측에 산포시킨다.
TFT 어레이 기판(609)의 TFT 형성측과 대향 기판(610)의 대향 전극(605) 형성측을 서로 대향시키고, 이 상태에서 두 기판을 고정밀도로 접합하여 액정 패널(611)을 제조한다. 시일제에는 필러(도시 안됨)를 혼입한다. 이와 같이 하여양 기판을 필러와 스패이서에 의해 균일한 간격을 갖게 한 상태로 접합할 수 있다.
접합된 기판의 불필요한 부분을 절단하여 요구되는 크기의 액정 패널(611)을 얻는다.
액정 패널(611)의 내부에는 액정 재료(606)를 주입하여, 패널 전체에 충진되게 하고, 이어서 패널을 시일제(도시 안됨)를 사용하여 완전히 봉지시킨다.
도 8은 액정 패널(611)의 상면도이다. 화소부(701)의 부근에 주사신호 구동회로(702a)와 화상신호 구동회로(702b)를 설치한다. 이 외에, CPU와 메모리를 포함하는 신호 처리 회로(702c)를 설치하는 것도 가능하다. 이 구동회로들은 접속 배선군(703)을 통해 외부 입출력 단자군(704)과 접속되어 있다.
화소부(701)에서는 주사신호 구동회로(702a)로부터 연장되는 게이트 배선군이 화상신호 구동회로(702b)로부터 연장되는 데이터 배선군과 매트릭스 형태로 교차하여 화소를 구성한다. 각 회소용으로 화소 TFT, 유지 용량, 화소 전극이 설치된다.
TFT 어레이 기판(707)상의 화소부(701), 주사신호 구동회로(702a), 화상신호 구동회로(702b), 신호 처리 회로(702c)의 외측에 그리고 외부 입출력 단자군(704)의 내부에 시일제(705)를 형성한다.
액정 패널(611)의 외부에서는 외측 입출력 단자군(704)에 가요성 인쇄회로(FPC)(706)를 접속하여 접속 배선군(703)을 통해 각 구동회로에 접속케 한다. 외측 입출력 단자군(704)은 데이터 배선군과 동일한 도전막으로 형성한다. FPC(706)는 폴리이미드 등의 유기 수지 필름에 구리 배선을 형성하여 구성되고, 비등방성 도전 접착제를 사용하여 외부 입출력 단자군(704)에 접속된다.
액정 패널(611)의 대향 기판에는 그 대향 기판에 가장 근접한 액정층의 액정 분자들과 동일한 방향으로 선형 편광된 광을 입사시킬 수 있도록 편광판과 위상차판이 부착된다. 또한, 패널의 TFT 어레이 기판에도 그 TFT 어레이 기판에 가장 근접한 액정층의 액정 분자들과 동일한 방향으로 광을 출사시킬 수 있도록 편광판과 위상차판이 부착된다.
이상의 방법에 따라 본 발명의 액정 표시 장치가 완성된다. 본 실시예에서는 설명하지 않았지만 필요하면 세정 공정과 열처리 공정을 추가할 수 있다.
[실시예 2]
본 실시예에서는 실시예 1과 다르게, 행방향으로 개구부에 인접한 차광층 아래에 화소 TFT가 설치되어 있는 액정 표시 장치를 제조하는 방법을 설명한다. TFT 어레이 기판과 대향 기판을 제조하는 방법으로서는 실시예 1과 동일한 방법을 사용한다. 본 실시예의 액정 표시 장치는 TN형 액정 표시 장치인 것으로 가정한다.
실시예 1에서와 같이, 배향막(608)이 형성되어 있는 TFT 어레이 기판의 배향막 형성측과 대향 기판의 배향막 형성측에 대해 러빙 처리를 실시하여 액정 분자들이 일정한 프리틸트각으로 배향되게 한다. 러빙각은 액정 분자들이 90°의 트위스트각을 갖고 TFT 어레이 기판에 가장 근접한 액정층내의 액정분자들의 디렉터 방향이 도 4의 선 C-C'에 대해 45°로 교차될 수 있게끔 설정된다. 본 실시예에서는 트위스트각을 90°로 설정하고 있으나, 이 각도 이외의 다른 각도를 설정하여 바람직한 콘트라스트 등을 얻는 것도 가능하다. 기판을 투과하는 광의 투과율의 변화가액정층에 인가되는 전압의 변화에 대해 최대로 되는 전압에서 액정층을 투과하는 광을 도 4의 선 C-C'에 대해 수직 방향으로 선형 편광된 광으로 변환시킬 수 있게 하기 위해서는 액정 분자의 디렉터 방향은 필요에 따라 변화되어야만 한다.
러빙 처리 후, 실시예 1과 동일한 방법으로 TFT 어레이 기판과 대향 기판을 접합하여 액정 패널을 제조한다. 이와 같이 하여 제조한 액정 패널에 실시예 1과 동일한 방법으로 FPC 등을 부착하여 액정 표시 장치를 제조한다.
[실시예 3]
본 실시예에서는 TFT를 구성하는 반도체층 아래에 하부 차광막이 형성되어 있는 TFT 어레이 기판을 형성하는 공정을 도 3 및 도 9를 이용하여 설명한다. 본 실시예에서와 같이 반도체층 아래에 하부 차광막을 형성한 경우라도 프로젝터 등으로부터의 광과 같은 강한 광이 조사되면 하부 차광막과 반도체층사이에 조사된 광이 주위를 에워싸 광 리크 전류를 유발하는 경우가 있다. 그러나 이러한 경우라도 본발명이 적용되면 기판 계면상에서의 반사광의 양을 감소시킬 수 있고, 이에 따라 광 리크 전류의 양을 억제시킬 수 있다. 본 실시예의 액정 표시 장치는 TN형 액정 표시 장치이다.
기판(10)으로서는 석영 기판, 유리 기판, 세라믹 기판 등을 사용한다. 이 외에, 규소 기판, 금속성 기판, 또는 스테인레스 강 기판을 그의 표면에 절연막을 형성한 상태로 사용하는 것도 가능하다. 유리 기판을 사용하는 경우에는 유리 변형점보다 10℃ 내지 20℃만큼 낮은 온도로 미리 열처리를 실시하는 것이 좋다.
기판(10)상에 폴리실리콘막과 WSi막을 형성한 후, 패터닝시켜 하부차광막(11)을 형성한다. 하부 차광막(11)으로서는 폴리실리콘막, WSix(x=2.0 내지 2.8)막, Al, Ta, W, Cr 또는 Mo 등의 도전성 재료로 이루어진 막, 이 막들의 적층 구조를 갖는 막을 사용할 수 있다. 본 실시예의 경우, 하부 차광막(11)들은 WSix막(두께가 100nm)과 폴리실리콘막(두께가 50nm)의 적층구조를 가지고 있고, 차광성이 높은 도전성 재료로 이루어지며, 소정의 간격을 두고 형성된다. 하부 차광막(11)들은 게이트선으로서 작용한다. 따라서, 이후, 하부 차광막에 대응하는 부분은 게이트선으로서 지칭한다.
게이트선(11)들을 덮도록 제 1 절연막(12)을 500nm의 두께로 형성한다. 제 1 절연막(12)으로서는 저압 CVD법, 플라즈마 CVD법, 스퍼터링법 등에 의해 형성한 규소 함유 절연막을 사용한다. 또한, 제 1 절연막(12)은 산화규소막, 산화질화규소막, 질화규소막, 또는 이 막들이 조합된 적층막으로 이루게 하는 것이 바람직하다.
이 후, 제 1 절연막(12)상에 비정질 반도체막을 저압 CVD법을 이용하여 형성한다. 상기 비정질 반도체막의 재료에는 특별한 한정이 없다. 그러나, 규소 또는 규소 게르마늄(SixGe1-x(0 < x < 1, 대표적으로 x = 0.001 내지 0.05)) 합금 등으로 이루게 하는 것이 바람직하다. 본 실시예에서는 비정질 반도체막으로서는 65nm의 두께를 갖는 비정질 규소막을 형성하고 있다.
이 후, 비정질 규소막을 결정질 금속성 원소로서 Ni를 사용하는 결정화 공정에 의해 결정화시켜 결정질 규소막을 형성한다. 결정화 공정 후, 결정질 규소막에 대해 레이저 조사를 실시하여 결정질 규소막의 결정성을 향상시킨다.
결정화 후 결정질 규소막상에 50nm의 두께를 갖는 산화규소막으로 이루어진 마스크 절연막을 마스크로서 형성한 후, 결정질 규소막에 인을 1 x 1019atom/cm3내지 1 x 1020atoms/cm3의 농도로 첨가한다. 이 후, 700℃에서 12시간 동안 열처리를 실시하여 인이 첨가된 영역에 대한 결정화 후 불필요하게 된 촉매성 금속 원소를 게터링시킨다.
이 후, 결정질 규소막의 결정성을 향상시킬 수 있도록 산화 처리를 실시한다. 20nm의 두께를 갖는 산화규소막(이후 HTO막으로 칭함)을 저압 CVD 장치를 이용하여 결정질 규소막상에 형성한 후 950℃에서 열산화처리를 실시하여 산화규소막(규소막이 산화된 부분)에 대한 HTO막의 비가 20 : 60(nm)이 되게 열산화막을 형성한다. 이 열산화막을 에칭시킨 후 열산화처리에 의해 두께가 35nm로 된 결정질 규소막을 패터닝하여 요구되는 형상을 갖는 섬형 반도체층(19a 내지 19d)을 형성한다.
이 후, 섬형 반도체층(19a 내지 19d)을 덮도록 HTO막을 30nm의 두께로 형성한다. 이 후, 추후에 보유 용량(2004)이 될 영역에서 섬형 반도체층(19d)에 인을 첨가하여 도전성을 부여함으로써 보유 용량의 하부 전극으로서 사용할 수 있게 한다. 특히, 섬형 반도체층(19d)상에 위치하는 영역에 30nm의 두께로 형성된 HTO막을 선택적으로 에칭한 후 인을 섬형 반도체층(19d)에 첨가한다.
이 후, 30nm의 두께를 갖는 HTO막에 또 다른 HTO막을 50nm의 두께로 형성하여 이 두 HTO층으로 이루어지는 게이트 절연막(제 2 절연막)(20)을 형성한다.
반도체층(19a 내지 19d)의 형성 후, 소량의 불순물 원소(붕소 또는 인)를 도핑시켜 TFT의 문턱값을 제어한다. 이 불순물 첨가 공정은 반도체막 결정화 공정 전, 반도체막 결정화 공정 후, 또는 게이트 절연막(20)의 성막 공정 후에 실시하는 것이 바람직하다.
이 후, 섬형 반도체층(19a 내지 19d)을 활성층으로서 이용하는 TFT들을 형성할 수 있도록 반도체층에 n형 또는 p형을 부여하기 위한 불순물 원소(이하, n형 불순물 원소 또는 p형 불순물 원소라 칭함)를 선택적으로 첨가하여 저항이 낮은 소스 영역 및 드레인 영역을 형성하고, 또한 LDD 영역을 형성한다. 소스 영역과 드레인 영역에서와 같이 LDD 영역에도 불순물원소를 첨가한다.
이와 같이 하여, 채널 형성 영역들이 섬형 반도체층(19a 내지 19d)에 소스 영역과 드레인 영역사이에 협지된 상태로 형성된다.
이 후, 제 1 절연막(12)과 게이트 절연막(20)을 통해 게이트선(11)에 이르는 콘택홀을 형성한다. 이 후, 게이트 절연막(20)에 도전막을 형성하고, 이를 패터닝시켜 각 화소의 채널 형성 영역상에 게이트 전극(22a 내지 22c)과 용량 배선(보유 용량의 상부 전극)(22d)을 형성한다. 용량 배선(22d)이 형성되어 있는 영역의 게이트 절연막(20)은 게이트 절연막의 제 2 층으로만 되어 있다. 이와 같이 하여, 이 영역이 타 영역들보다 얇게 되고, 이에 따라 보유 용량이 증가된다. 또한, 게이트 전극(22c)은 콘택홀을 통해 게이트 배선(11)에 전기 접속된다.
게이트 전극과 용량 배선을 형성하는 도전막은 도전형을 부여하기 위한 불순물 원소가 첨가되어 있는 폴리실리콘막, WSix막(x = 2.0 내지 2.8), Al, Ta, W, Cr, 또는 Mo 등의 도전성 재료로 이루어진 막, 또는 이러한 막들의 적층 구조를 갖는 막을 이용하여 300nm 정도의 두께로 형성한다. 이 막은 상기한 도전성 재료를 이용하여 단층으로 구성하는 것도 가능하다.
이 후, 게이트 전극(22a 내지 22c)과 용량 배선(22d)을 덮는 제 3 절연막(제 1 층간 절연막)(23)을 형성한다. 이 제 3 층간 절연막(23)은 산화규소막, 질화규소막, 산화질화규소막, 또는 이러한 막들을 조합한 적층막을 이용하여 70nm 정도의 두께로 형성하는 것이 바람직하다.
이 후, 제 4 절연막(제 2 층간 절연막)(24)을 형성한다. 이 제 4 절연막은 유기 절연 재료로 이루어진 막, 산화규소막, 질화규소막, 또는 산화질화규소막을 이용하여 800nm 정도의 두께로 형성한다.
이 후, 게이트절연막(20), 제 3 절연막(23), 제 4 절연막(24)을 통해 섬형 반도체층(19)에 이르는 콘택홀들을 형성한다. 이 후, 이 콘택홀들을 통해 섬형 반도체층(19)와 접촉하는 도전막을 제 4 절연막(24)상에 형성하고, 이 막을 요구되는 형상으로 패터닝하여 각 TFT간의 전기 접속을 위한 접속 배선과 소스 배선(25a 내지 25e)을 형성한다. 이 배선들을 형성하기 위한 도전막은 주성분으로 Al, W, Ti 또는 TiN을 포함하는 막 또는 그의 적층구조(Ti를 포함하는 Al막이 Ti막들사이에 협지되어 있는 3층 구조)를 갖는 도전막을 500nm의 두께로 형성한 후 패터닝하여 얻는다. 소스 배선(25d)은 보유 용량위로 연장되어 섬형 반도체층(19c)과 전기 접속된다.
이 후, 아크릴 등으로 이루어진 유기 절연막을 이용하여 접속 배선을 덮는 제 5 절연막(26)을 1,000nm의 두께로 형성하고, 이 제 5 절연막(26)상에는 Al, Ti, W, Cr, 흑색 수지 등으로 이루어져 광차단성이 높은 막을 형성 한 후 요구되는 패턴 형태로 패터닝시켜 상부 차광막(27)을 형성한다. 이 상부 차광막(27)은 화소의 개구부들을 제외한 영역을 차광시킬 수 있도록 망 형태로 배치된다. 또한, 차광막(27)을 덮도록 제 5 절연막(26)과 동일한 재료로 이루어진 제 6 절연막(28)을 형성하고, 연결 배선(25e)에 이르는 콘택홀을 제 5 절연막(26)과 제 6 절연막(28)에 형성한다.
이 후, ITO 등으로 이루어진 투명성 도전막을 100nm의 두께로 형성한 후 요구되는 형태로 패터닝하여 화소 전극(29)을 형성한다.
도 9는 지금까지 이루어진 상태를 도시하는 상면도이다. 이 도면에서 선 A-A'의 단면도는 도 3(B)의 선 A-A'의 부분에 해당하며, 선 B-B'의 단면도는 도 3(B)의 선 B-B'의 부분에 해당한다. 화소 전극은 도 9에 도시되어 있지 않다.
이 후, TFT 어레이 기판(30)의 TFT 형성측과 대향 기판(40)의 대향 전극(42) 형성측에 각기 배향막(41)을 형성한다. 이 배향막(41)은 오프셋 인쇄 방법을 이용하여 형성한다. 배향막(41)의 재료로는 폴리이미드 수지를 사용한다. 이 외에 폴리아믹계 수지 등도 사용가능하다.
TFT 어레이 기판의 배향막 형성측과 대향 기판의 배향막 형성측에 대해 러빙 처리를 실시하여 액정 분자들이 일정한 프리틸트각으로 배향되게 한다. 러빙각은액정 분자들이 90°의 트위스트각을 갖고 TFT 어레이 기판에 가장 근접한 액정층내의 액정분자들의 디렉터 방향이 도 9의 선 C-C'에 대해 45°로 교차될 수 있게끔 설정된다. 그러나, 이 각도 이외의 다른 각도를 설정하여 바람직한 콘트라스트 등을 얻는 것도 가능하다. 기판을 투과하는 광의 투과율의 변화가 액정층에 인가되는 전압의 변화에 대해 최대로 되는 전압에서 액정층을 투과하는 광을 도 9의 선 C-C'에 대해 수직 방향으로 대부분 선형 편광된 광으로 변환시킬 수 있게 하기 위해서는 액정 분자의 디렉터 방향은 필요에 따라 변화되어야만 한다. 러빙 처리 후, TFT 어레이 기판(30)과 대향 기판(40)을 세정하여 러빙 처리로 인한 오염 및 러빙 천의 떨어진 털을 제거한다. 이와 같이 하여 대부분 p-편광된 광이 화소 TFT(2003)으로 입사된다.
대향 기판(40)에 시일제(도시 안됨)를 도포한 후, 가경화를 위해 오븐에서 가열한다. 가경화 후 플라스틱의 구형 스패이서들을 대향 기판의 화소 전극 형성측에 산포시킨다.
TFT 어레이 기판(30)의 TFT 형성측과 대향 기판(40)의 대향전극(42) 형성측을 서로 대향시키고, 이 상태에서 두 기판을 고정밀도로 접합하여 액정 패널(50)을 제조한다. 시일제에는 필러(도시 안됨)를 혼입한다. 이와 같이 하여 양 기판을 필러와 스패이서에 의해 균일한 간격을 갖게 한 상태로 접합할 수 있다.
접합된 기판의 불필요한 부분을 절단하여 요구되는 크기의 액정 패널(50)을 얻는다.
액정 패널(50)의 내부에는 액정 재료(51)를 주입하여, 패널 전체에 충진되게하고, 이어서 패널을 시일제(도시 안됨)를 사용하여 완전히 봉지시킨다.
실시예 1에서와 같이, 액정 패널(50)에는 화소부의 부근에 주사신호 구동회로와 화상신호 구동회로를 설치한다. 이 외에, CPU와 메모리를 포함하는 신호 처리 회로를 설치하는 것도 가능하다. 이 구동회로들은 접속 배선군을 통해 외부 입출력 단자군과 접속되어 있다.
화소부에서는 주사신호 구동회로로부터 연장되는 게이트 배선군이 화상신호 구동회로로부터 연장되는 데이터 배선군과 매트릭스 형태로 교차하여 화소를 구성한다. 각 회소용으로 화소 TFT, 유지 용량, 화소 전극이 설치된다.
TFT 어레이 기판(30)상의 화소부, 주사신호 구동회로, 화상신호 구동회로, 신호 처리 회로의 외측에 그리고 외부 입출력 단자군의 내부에 시일제를 형성한다.
액정 패널(50)의 외부에서는 외측 입출력 단자군에 가요성 인쇄회로(FPC)를 접속하여 접속 배선군을 통해 각 구동회로에 접속케 한다. 외측 입출력 단자군은 데이터 배선군과 동일한 도전막으로 형성한다. FPC는 폴리이미드 등의 유기 수지 필름에 구리 배선을 형성하여 구성되고, 비등방성 도전 접착제를 사용하여 외부 입출력 단자군에 접속된다.
[실시예 4]
도 10(A) 내지 도 10(D)에 도시된 바와 같이 본 발명이 표시부로서 적용되는 표시 장치를 구비하는 전기 기기의 특정예들로는 퍼스널 컴퓨터(도 10(A)), 디스플레이(도 10(B)), 전면형 프로젝터(도 10(C)), 또 다른 전면형 프로젝터(도 10(D))를 들 수 있다. 본 발명의 전자 장치는 전기 기구의 표시부로서 사용될 수 있다.또한, 상기 전자 장치는 상기한 전자 기기 이외의 전자 장치의 표시부로서 사용할 수 있다. 본 발명이 적용되는 표시 장치가 구비된 전자 기기에 따르면 광 리크 전류의 양이 감소되어 표시 화상의 색 불균도 및 표시 오류를 감소시킴으로써 바람직한 표시 화상을 얻을 수 있다.
본 발명에 따르면 TFT 어레이 기판과의 계면에서 반사되어 화소 TFT를 에워싸는 광의 양을 감소시킬 수 있고, 이에 따라 광 리크 전류의 양을 감소시킬 수 있다.

Claims (15)

  1. 한쌍의 기판과,
    상기 한쌍의 기판사이에 배치된 액정층을 포함하고, 상기 한쌍의 기판 중 하나가
    박막 트랜지스터와 차광층을 포함하고, 상기 차광층은 광을 투과시키는 개구부를 가지고 있고 적어도 하나의 층을 포함하고, 상기 박막 트랜지스터는 상기 차광층과 중첩되고 상기 개구부의 일측을 따라 형성되어 있는 반도체층을 포함하여 이루어지는 화소 영역을 포함하고,
    상기 한쌍의 기판을 투과하는 광의 투과율의 변화가 상기 액정층에 인가되는 전압 변화에 대해 최대로 될 때 상기 액정층을 투과하여 상기 한쌍의 기판 중 상기 하나에 입사되는 광이 상기 개구부의 일측에 대해 수직으로 편광되는 광으로서 입사되게 상기 액정층의 액정 분자의 배향이 제어되는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서, 상기 한쌍의 기판 중 하나는 제 1 배선과 제 2 배선을 포함하고, 상기 제 1 배선은 상기 박막 트랜지스터의 게이트 전극과 동일한 단면 형상을 가지고 있고, 상기 제 2 배선을 통해 상기 박막 트랜지스터의 소스 또는 드레인에 접속되는 것을 특징으로 하는 액정 표시 장치.
  3. 제 1 항에 있어서, 상기 액정 표시 장치는 퍼스널 컴퓨터, 디스플레이, 그리고 프로젝터로 구성되는 군에서 적어도 하나 선택된 것에 탑재되는 것을 특징으로 하는 액정 표시 장치.
  4. 한쌍의 기판과,
    상기 한쌍의 기판사이에 배치된 TN모드 액정층을 포함하고, 상기 한쌍의 기판 중 하나가
    박막 트랜지스터와 차광층을 포함하고, 상기 차광층은 광을 투과시키는 개구부를 가지고 있고 적어도 하나의 층을 포함하고, 상기 박막 트랜지스터는 상기 차광층과 중첩되고 상기 개구부의 일측을 따라 형성되어 있는 반도체층을 포함하여 이루어지는 화소 영역을 포함하고,
    상기 한쌍의 기판을 투과하는 광의 투과율의 변화가 상기 액정층에 인가되는 전압 변화에 대해 최대로 될 때 상기 액정층을 투과하여 상기 한쌍의 기판 중 상기 하나에 입사되는 광이 상기 개구부의 일측에 대해 수직으로 편광되는 광으로서 입사되게 상기 액정층의 액정 분자의 배향이 제어되는 것을 특징으로 하는 액정 표시 장치.
  5. 제 4 항에 있어서, 상기 한쌍의 기판 중 하나는 제 1 배선과 제 2 배선을 포함하고, 상기 제 1 배선은 상기 박막 트랜지스터의 게이트 전극과 동일한 단면 형상을 가지고 있고, 상기 제 2 배선을 통해 상기 박막 트랜지스터의 소스 또는 드레인에 접속되는 것을 특징으로 하는 액정 표시 장치.
  6. 제 4 항에 있어서, 상기 액정 표시 장치는 퍼스널 컴퓨터, 디스플레이, 그리고 프로젝터로 구성되는 군에서 적어도 하나 선택된 것에 탑재되는 것을 특징으로 하는 액정 표시 장치.
  7. 한쌍의 기판과,
    상기 한쌍의 기판사이에 배치된 TN모드 액정층을 포함하고, 상기 한쌍의 기판 중 하나가
    박막 트랜지스터와 차광층을 포함하고, 상기 차광층은 광을 투과시키는 개구부를 가지고 있고 적어도 하나의 층을 포함하고, 상기 박막 트랜지스터는 상기 차광층과 중첩되고 상기 개구부의 일측을 따라 형성되어 있는 반도체층을 포함하여 이루어지는 화소 영역을 포함하고,
    상기 한쌍의 기판을 투과하는 광의 투과율의 변화가 상기 액정층에 인가되는 전압 변화에 대해 최대로 될 때 상기 액정층을 투과하여 상기 한쌍의 기판 중 상기 하나에 입사되는 광이 상기 개구부의 일측에 대해 수직으로 편광되는 광으로서 입사되게 러빙 처리를 행하는 것을 특징으로 하는 액정 표시 장치.
  8. 제 7 항에 있어서, 상기 한쌍의 기판 중 하나는 제 1 배선과 제 2 배선을 포함하고, 상기 제 1 배선은 상기 박막 트랜지스터의 게이트 전극과 동일한 단면 형상을 가지고 있고, 상기 제 2 배선을 통해 상기 박막 트랜지스터의 소스 또는 드레인에 접속되는 것을 특징으로 하는 액정 표시 장치.
  9. 제 7 항에 있어서, 상기 액정 표시 장치는 퍼스널 컴퓨터, 디스플레이, 그리고 프로젝터로 구성되는 군에서 적어도 하나 선택된 것에 탑재되는 것을 특징으로 하는 액정 표시 장치.
  10. 한쌍의 기판과,
    상기 한쌍의 기판사이에 배치된 액정층을 포함하고, 상기 한쌍의 기판 중 하나가
    박막 트랜지스터와 차광층을 포함하고, 상기 차광층은 광을 투과시키는 개구부를 가지고 있고 적어도 하나의 층을 포함하고, 상기 박막 트랜지스터는 상기 차광층과 중첩되고 상기 개구부의 일측을 따라 형성되어 있는 반도체층과, 상기 반도체층에 인접하여 그 반도체층과의 사이에 게이트 절연막을 협지하고 있는 게이트 전극을 포함하여 이루어지는 화소 영역,
    상기 박막 트랜지스터상에 형성된 층간 절연막,
    상기 층간 절연막상에 형성된 배선을 통해 상기 반도체층에 전기 접속된 소스 배선, 그리고
    상기 층간 절연막상에 형성된 게이트 배선을 포함하고,
    상기 한쌍의 기판을 투과하는 광의 투과율의 변화가 상기 액정층에 인가되는전압 변화에 대해 최대로 될 때 상기 액정층을 투과하여 상기 한쌍의 기판 중 상기 하나에 입사되는 광이 상기 개구부의 일측에 대해 수직으로 편광되는 광으로서 입사되게 상기 액정층의 액정 분자의 배향이 제어되는 것을 특징으로 하는 액정 표시 장치.
  11. 제 10 항에 있어서, 상기 액정 표시 장치는 퍼스널 컴퓨터, 디스플레이, 그리고 프로젝터로 구성되는 군에서 적어도 하나 선택된 것에 탑재되는 것을 특징으로 하는 액정 표시 장치.
  12. 한쌍의 기판과,
    상기 한쌍의 기판사이에 배치된 TN모드 액정층을 포함하고, 상기 한쌍의 기판 중 하나가
    박막 트랜지스터와 차광층을 포함하고, 상기 차광층은 광을 투과시키는 개구부를 가지고 있고 적어도 하나의 층을 포함하고, 상기 박막 트랜지스터는 상기 차광층과 중첩되고 상기 개구부의 일측을 따라 형성되어 있는 반도체층을 포함하여 이루어지는 화소 영역,
    상기 박막 트랜지스터상에 형성된 층간 절연막,
    상기 층간 절연막상에 형성된 배선을 통해 상기 반도체층에 전기 접속된 소스 배선, 그리고
    상기 층간 절연막상에 형성된 게이트 배선을 포함하고,
    상기 한쌍의 기판을 투과하는 광의 투과율의 변화가 상기 액정층에 인가되는 전압 변화에 대해 최대로 될 때 상기 액정층을 투과하여 상기 한쌍의 기판 중 상기 하나에 입사되는 광이 상기 개구부의 일측에 대해 수직으로 편광되는 광으로서 입사되게 상기 액정층의 액정 분자의 배향이 제어되는 것을 특징으로 하는 액정 표시 장치.
  13. 제 12 항에 있어서, 상기 액정 표시 장치는 퍼스널 컴퓨터, 디스플레이, 그리고 프로젝터로 구성되는 군에서 적어도 하나 선택된 것에 탑재되는 것을 특징으로 하는 액정 표시 장치.
  14. 한쌍의 기판과,
    상기 한쌍의 기판사이에 배치된 TN모드 액정층을 포함하고, 상기 한쌍의 기판 중 하나가
    박막 트랜지스터와 차광층을 포함하고, 상기 차광층은 광을 투과시키는 개구부를 가지고 있고 적어도 하나의 층을 포함하고, 상기 박막 트랜지스터는 상기 차광층과 중첩되고 상기 개구부의 일측을 따라 형성되어 있는 반도체층을 포함하여 이루어지는 화소 영역,
    상기 박막 트랜지스터상에 형성된 층간 절연막,
    상기 층간 절연막상에 형성된 배선을 통해 상기 반도체층에 전기 접속된 소스 배선, 그리고
    상기 층간 절연막상에 형성된 게이트 배선을 포함하고,
    상기 한쌍의 기판을 투과하는 광의 투과율의 변화가 상기 액정층에 인가되는 전압 변화에 대해 최대로 될 때 상기 액정층을 투과하여 상기 한쌍의 기판 중 상기 하나에 입사되는 광이 상기 개구부의 일측에 대해 수직으로 편광되는 광으로서 입사되게 러빙 처리를 행하는 것을 특징으로 하는 액정 표시 장치.
  15. 제 14 항에 있어서, 상기 액정 표시 장치는 퍼스널 컴퓨터, 디스플레이, 그리고 프로젝터로 구성되는 군에서 적어도 하나 선택된 것에 탑재되는 것을 특징으로 하는 액정 표시 장치.
KR1020030014229A 2002-03-08 2003-03-07 액정 표시장치 KR100961931B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00064389 2002-03-08
JP2002064389 2002-03-08

Publications (2)

Publication Number Publication Date
KR20030074285A true KR20030074285A (ko) 2003-09-19
KR100961931B1 KR100961931B1 (ko) 2010-06-10

Family

ID=27784948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030014229A KR100961931B1 (ko) 2002-03-08 2003-03-07 액정 표시장치

Country Status (5)

Country Link
US (1) US7659947B2 (ko)
JP (1) JP4216092B2 (ko)
KR (1) KR100961931B1 (ko)
CN (1) CN100374938C (ko)
TW (1) TWI284244B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534421B1 (ko) * 2011-11-25 2015-07-06 상하이 티안마 마이크로-일렉트로닉스 컴퍼니., 리미티드 Tft 어레이 기판 및 그의 형성 방법, 및 디스플레이 패널

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100685926B1 (ko) * 2003-06-11 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
TWI255032B (en) 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
KR101177720B1 (ko) * 2005-09-20 2012-08-28 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
TWI764143B (zh) 2006-05-16 2022-05-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2010506197A (ja) * 2007-04-17 2010-02-25 オーキンス エレクトロニクス カンパニー，リミテッド 電気光学的ディテクタを用いた検査方法
JP5360673B2 (ja) * 2007-08-09 2013-12-04 セイコーエプソン株式会社 電気光学装置及び電子機器
CN103137616B (zh) * 2011-11-25 2017-04-26 上海天马微电子有限公司 Tft阵列基板及其形成方法、显示面板
KR101339001B1 (ko) 2012-07-04 2013-12-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 제조방법
US9520424B2 (en) * 2012-10-29 2016-12-13 Taiwan Semiconductor Manufacturing Company Limited Black level correction (BLC) structure
JP2014106428A (ja) * 2012-11-28 2014-06-09 Japan Display Inc 表示装置及び電子機器
CN105785682B (zh) * 2016-05-23 2020-09-04 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991272A (en) * 1988-08-09 1991-02-12 Bianchi John E Quick release buckle
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
US5115305A (en) * 1990-07-05 1992-05-19 Baur Thomas G Electrically addressable liquid crystal projection system with high efficiency and light output
FR2685500B1 (fr) * 1991-12-20 1994-12-23 Thomson Csf Separateur optique de polarisations et application a un systeme de visualisation.
JPH05289082A (ja) 1992-04-07 1993-11-05 Fujitsu Ltd 液晶表示装置
JP3102467B2 (ja) * 1992-04-28 2000-10-23 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の作製方法
JP2812851B2 (ja) 1993-03-24 1998-10-22 シャープ株式会社 反射型液晶表示装置
JPH06281923A (ja) 1993-03-25 1994-10-07 Sony Corp 液晶表示装置
US5428469A (en) * 1993-11-16 1995-06-27 Minnesota Mining And Manufacturing Company Liquid crystal display projection systems employing polarizing beam splitters and passing light through display cell from both directions
US5594568A (en) * 1993-12-15 1997-01-14 Ois Optical Imaging Systems, Inc. LCD with a pair of retardation films on one side of normally white liquid crystal layer
JPH07181517A (ja) * 1993-12-22 1995-07-21 Toshiba Corp アクティブマトリックス型液晶表示装置
TW330986B (en) * 1995-07-25 1998-05-01 Toshiba Co Ltd LCD element and optically anisotropic element
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
WO1998057221A1 (fr) 1997-06-13 1998-12-17 Seiko Epson Corporation Affichage et dispositif electronique
JPH1195212A (ja) 1997-09-17 1999-04-09 Hitachi Ltd 反射型液晶表示素子および液晶プロジェクタ
EP0991126B1 (en) * 1997-12-09 2006-10-18 Seiko Epson Corporation Method of manufacturing an electrooptic device
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
KR100459482B1 (ko) * 1998-10-02 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP3141860B2 (ja) * 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP4416901B2 (ja) * 2000-03-14 2010-02-17 株式会社半導体エネルギー研究所 レベルシフタ
US6789910B2 (en) * 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
JP4092851B2 (ja) 2000-04-19 2008-05-28 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3570974B2 (ja) * 2000-07-17 2004-09-29 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6842211B2 (en) 2000-11-02 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, and method of manufacturing the same
JP2002151698A (ja) * 2000-11-14 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6833313B2 (en) * 2001-04-13 2004-12-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device by implanting rare gas ions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534421B1 (ko) * 2011-11-25 2015-07-06 상하이 티안마 마이크로-일렉트로닉스 컴퍼니., 리미티드 Tft 어레이 기판 및 그의 형성 방법, 및 디스플레이 패널

Also Published As

Publication number Publication date
US7659947B2 (en) 2010-02-09
TW200304032A (en) 2003-09-16
KR100961931B1 (ko) 2010-06-10
US20030169380A1 (en) 2003-09-11
JP4216092B2 (ja) 2009-01-28
TWI284244B (en) 2007-07-21
JP2003330026A (ja) 2003-11-19
CN1444083A (zh) 2003-09-24
CN100374938C (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
JP3788649B2 (ja) 液晶表示装置
US6330044B1 (en) Apparatus for providing light shielding in a liquid crystal display
KR101252001B1 (ko) 액정 표시 장치 및 그 제조 방법
US6812975B2 (en) Active matrix type display
JP3277732B2 (ja) カラー表示装置
KR100961931B1 (ko) 액정 표시장치
US20110273091A1 (en) Display device
JP3796072B2 (ja) 透過型液晶表示装置
TW200405102A (en) Opto-electronic apparatus and manufacturing method of semiconductor apparatus
JPH1090655A (ja) 表示装置
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
US20040257500A1 (en) Liquid crystal display
KR20060028536A (ko) 색필터 표시판 및 그를 포함하는 액정 표시 장치
JP2009151285A (ja) 液晶表示装置及びその製造方法
JP5604559B2 (ja) 液晶表示装置
JP3367821B2 (ja) アクティブマトリクス基板
JP4932946B2 (ja) 液晶表示装置
JP4741641B2 (ja) 液晶表示装置
JP2005208680A (ja) アクティブマトリクス型液晶表示装置
KR100840325B1 (ko) 액정 표시 장치용 기판
JP5961294B2 (ja) 液晶表示装置
JP5315473B2 (ja) 液晶表示装置
JP5688444B2 (ja) 半導体装置
JP4940374B2 (ja) 液晶表示装置
JP4920119B2 (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 10