KR20030058593A - 반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법 - Google Patents
반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법 Download PDFInfo
- Publication number
- KR20030058593A KR20030058593A KR1020010089107A KR20010089107A KR20030058593A KR 20030058593 A KR20030058593 A KR 20030058593A KR 1020010089107 A KR1020010089107 A KR 1020010089107A KR 20010089107 A KR20010089107 A KR 20010089107A KR 20030058593 A KR20030058593 A KR 20030058593A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- slurry
- semiconductor device
- contact plug
- forming
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 115
- 239000002184 metal Substances 0.000 title claims abstract description 115
- 238000005498 polishing Methods 0.000 title claims abstract description 42
- 239000002002 slurry Substances 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000126 substance Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 63
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000008139 complexing agent Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 239000007800 oxidant agent Substances 0.000 claims description 10
- 150000002894 organic compounds Chemical class 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000003381 stabilizer Substances 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 4
- 238000001465 metallisation Methods 0.000 description 10
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- SNIOPGDIGTZGOP-UHFFFAOYSA-N Nitroglycerin Chemical compound [O-][N+](=O)OCC(O[N+]([O-])=O)CO[N+]([O-])=O SNIOPGDIGTZGOP-UHFFFAOYSA-N 0.000 description 1
- 239000000006 Nitroglycerin Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229960003711 glyceryl trinitrate Drugs 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K3/00—Materials not provided for elsewhere
- C09K3/14—Anti-slip materials; Abrasives
- C09K3/1454—Abrasive powders, suspensions and pastes for polishing
- C09K3/1463—Aqueous liquid suspensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체소자의 화학적 기계적 연마용 슬러리 및 이를 이용한 금속배선 콘택플러그 형성방법에 관한 것으로, 질화막, 산화막 및 금속층에 대한 연마 속도가 비슷한 금속 슬러리(slurry)를 이용한 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 금속배선 콘택플러그를 형성함으로써 CMP 장비에 대한 의존성을 최소화하고, 후속공정을 용이하게 하며 금속배선 콘택플러그 간의 절연 특성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 화학적 기계적 연마용 슬러리 및 이를 이용한 금속배선 콘택플러그 형성방법으로서, 보다 상세하게 질화막, 금속층 및 산화막에 대한연마속도가 비슷한 금속 슬러리를 이용한 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 금속배선 콘택플러그를 형성함으로써 금속배선 콘택플러그를 용이하게 분리할 수 있는 반도체소자의 화학적 기계적 연마용 슬러리 및 이를 이용한 금속배선 콘택플러그 형성방법에 관한 것이다.
집적회로의 발달은 단위 면적(㎠) 당 약 8백만 개의 트랜지스터를 포함할 수 있을 정도로 소자 밀도가 증가되었고, 이러한 고집적화를 위해 소자간의 연결을 가능하게 하는 고수준의 금속배선은 필수적인 것이 되었다. 이러한 다층배선의 실현은 금속배선 사이에 삽입되는 유전체를 얼마나 효과적으로 평탄화시키느냐에 달려 있다고 할 수 있다.
이러한 이유에서 정밀한 웨이퍼 평탄화 공정이 필요하고, 기계적 공정과 화학적인 제거를 하나의 방법으로 혼합한 CMP공정이 개발되었다. 상기 CMP공정은 나노 세라믹 입자의 화학적 작용 및 패드(pad)에 가해지는 물질적인 외력이 복합화된 기계적 제거 가공 기술이다. 상기 CMP공정은 슬러리와 패드를 이용하여 웨이퍼 표면을 정밀하게 연마시키는 공정으로 웨이퍼의 뒷면을 진공을 이용하여 부착시킨 후 웨이퍼 앞면을 패드에 압력을 가해 회전시키거나 오비탈(orbital) 또는 직선운동으로 마찰시켜 웨이퍼의 앞면을 정밀하게 연마하는 것이다.
또한, 상기 다층배선은 금속 CMP 기술에 의한 새로운 배선 기술을 필요로 하게 되었다.
상기 금속 CMP에 사용되는 슬러리의 경우 금속의 표면을 식각하는 식각액(etchant)과 산화막을 형성시키는 산화제(oxidizing agent)로 구성되어있다. 금속을 CMP공정으로 제거하는 경우 단차가 낮은 부분에는 보호막(passivation layer)이 형성되어 식각액에 의해 보호되고, 단차가 높은 부분에는 보호막이 패드에 닿아 연마제의 기계적인 작용에 의해 제거되어 식각액에 노출된다. 이러한 작용이 반복되면서 금속의 CMP공정이 진행된다.
이하, 첨부된 도면을 참고로 하여 종래기술에 대하여 설명한다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 금속배선 콘택플러그 형성방법을 도시한 공정 단면도이다.
먼저, 반도체기판(11) 상부에 마스크절연막패턴(15)이 적층되어 있는 비트라인(13)을 형성한다. 이때, 상기 마스크절연막패턴(15)은 질화막으로 형성되고, 두께는 (t1)이다.
다음, 전체표면 상부에 층간절연막(17)을 형성한다. 이때, 상기 층간절연막(17)은 산화막으로 형성된 것이다. (도 1a 참조)
그 다음, 금속배선 콘택마스크를 식각마스크로 상기 층간절연막(17)을 식각하여 금속배선 콘택홀(19)을 형성한다.
다음, 전체표면 상부에 소정 두께의 산화막을 증착한 후 전면식각하여 상기 금속배선 콘택홀(19) 및 비트라인(13)의 측벽에 산화막 스페이서(21)를 형성한다. 이때, 상기 금속배선 콘택홀(19) 내에 형성되어 있는 비트라인(13) 상의 마스크절연막패턴(15)은 금속배선 콘택홀(19) 식각공정 및 산화막 스페이서(21)를 형성하기 위한 식각공정으로 두께가 (t2)로 감소된다. (도 1b 참조)
그 다음, 전체표면 상부에 금속층(23)을 증착한다. 이때, 상기 금속층(23)은금속배선 콘택홀(19) 내에서 (t3) 만큼의 단차가 형성되고, 상기 마스크절연막패턴(15)으로부터 (t4)의 단차가 형성된다. (도 1c 참조)
다음, 상기 금속층(23), 층간절연막(17) 및 소정 두께의 마스크절연막패턴(15)을 CMP공정으로 제거하여 금속배선 콘택플러그(25)를 형성한다. 이때, 상기 CMP공정으로 금속배선 콘택플러그(25)를 (P1)과 (P2)로 분리시키기 위해서는 금속층을 제거하기 위한 슬러리를 이용하여 적어도 (t4)만큼의 연마공정을 실시해야 한다. 그러나, 금속층을 제거하기 위한 금속 슬러리를 이용한 CMP공정은 층간절연막(17) 및 마스크절연막패턴(15)에 대해 연마 속도가 느리기 때문에 금속배선 콘택플러그(25)의 분리가 어렵다. 이때, 상기 금속 슬러리는 산성이고, 금속층의 연마속도를 증가시키기 위하여 연마재로서 실리카(silica)가 사용되며, H2O2와 같은 산화제 및 안정화제가 사용된다. (도 1d 참조)
상기와 같이 종래기술에 따른 반도체소자의 화학적 기계적 연마용 슬러리 및 이를 이용한 금속배선 콘택플러그 형성방법은, 금속층을 평탄화시키기 위한 금속 슬러리를 이용하여 CMP공정을 실시하는 경우 금속층에 대한 연마속도가 산화막에 비하여 20배 이상 높기 때문에 산화막이나 질화막의 연마속도가 느려 단차가 낮은 부분의 금속층이 제대로 제거되지 않아서 금속배선 콘택플러그가 분리되지 않고, 장비 진동 현상이 발생하여 공정의 안정성이 저하되는 문제점이 있다.
또한, CMP공정은 패턴 밀도가 낮은 주변회로영역에서 연마 속도가 빠르기 때문에 금속배선 콘택플러그를 완전히 분리하기 전에 주변회로영역에 형성되어 있는비트라인 상의 마스크절연막패턴이 손실되어 비트라인이 노출되고, 그로 인하여 소자 간에 브리지가 형성되거나, 누설전류가 증가하여 소자의 동작 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 금속 슬러리에 착화제(complexing agent)를 첨가시켜 금속층의 연마속도를 감소시켜 질화막, 금속층 및 산화막에 대한 연마 속도를 비슷하게 하여 CMP공정으로 금속배선 콘택플러그의 분리를 용이하게 하고, 주변회로영역에서의 연마속도를 감소시켜 공정의 안정성을 향상시키는 반도체소자의 화학적 기계적 연마용 슬러리 및 이를 이용한 금속배선 콘택플러그 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 금속배선 콘택플러그 형성방법을 도시한 공정 단면도.
도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 금속배선 콘택플러그 형성방법을 도시한 공정 단면도.
< 도면의 주요부분에 대한 부호 설명 >
11, 101 : 반도체기판 13, 103 : 비트라인
15, 105 : 마스크절연막패턴 17, 107 : 층간절연막
19, 109 : 금속배선 콘택홀 21, 111 : 산화막 스페이서
23, 113 : 금속층 25, 115 : 금속배선 콘택플러그
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 화학적 기계적 연마용 슬러리는,
산성이고, 산화제, 안정화제 및 착화제가 함유되어 금속층, 산화막 및 질화막의 연마속도를 비슷하게 하는 금속 슬러리인 것과,
상기 슬러리는 질화막, 산화막 및 금속층의 연마 선택비가 각각에 대하여 0.5 ∼ 3인 것과,
상기 슬러리는 pH가 2 ∼ 7인 것과,
상기 슬러리는 산화제가 H2O2가 1 ∼ 6wt% 함유되는 있는 것과,
상기 착화제는 -CO2기, -NO2기, -NH2기 및 이들의 조합으로 구성되는 군에서 선택되는 것을 포함하는 유기화합물이 0.1 ∼ 10wt% 함유되어 있는 것을 특징으로 한다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 금속배선 콘택플러그 형성방법은,
소정의 하부구조물이 구비되는 반도체기판 상부에 마스크절연막패턴이 적층되어 있는 비트라인을 형성하는 공정과,
전체표면 상부에 층간절연막을 형성하는 공정과,
상기 반도체기판의 셀영역에서 금속배선 콘택으로 예정되는 부분을 노출시키는 금속배선 콘택마스크를 식각마스크로 상기 층간절연막을 식각하여 금속배선 콘택홀을 형성하는 공정과,
전체표면 상부에 절연막을 형성하고, 상기 절연막을 전면식각하여 상기 금속배선 콘택홀 및 비트라인 측벽에 절연막 스페이서를 형성하는 공정과,
전체표면 상부에 금속층을 형성하는 공정과,
상기 금속층, 층간절연막 및 마스크절연막패턴을 화학적 기계적 연마공정으로 제거하여 금속배선 콘택플러그를 형성하되, 상기 화학적 기계적 연마공정은 질화막, 산화막 및 금속층의 연마 선택비가 비슷하도록 착화제가 함유된 금속 슬러리를 사용하여 실시하는 공정과,
상기 마스크절연막패턴은 질화막으로 형성되는 것과,
상기 층간절연막은 고밀도 플라즈마 산화막으로 형성되는 것과,
상기 금속층은 원자층증착방법에 의해 증착된 TiN막인 것과,
상기 슬러리는 질화막, 산화막 및 금속층의 연마 선택비가 각각에 대하여 0.5 ∼ 3인 것과,
상기 슬러리는 pH가 2 ∼ 7인 것과,
상기 슬러리는 산화제로 H2O2가 1 ∼ 6wt% 함유되는 것과,
상기 착화제는 -CO2기, -NO2기, -NH2기 및 이들의 조합으로 구성되는 군에서 선택되는 것을 포함하는 유기화합물이 0.1 ∼ 10wt% 함유되어 있는 것을 특징으로 한다.
본 발명의 원리는 금속층에 대한 연마속도가 큰 금속층 평탄화용 슬러리에 착화제를 함유시켜 금속층, 산화막 및 질화막에 대한 연마 속도를 비슷하게 하여 금속배선 콘택플러그의 분리를 용이하게 하고, 웨이퍼의 내의 연마 균일도를 향상시키는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 상세한 설명을 하기로 한다.
도 2a 내지 도 2d 는 본 발명에 따른 반도체소자의 금속배선 콘택플러그 형성방법을 도시한 공정 단면도이다.
먼저, 반도체기판(101) 상부에 마스크절연막패턴(105)이 적층되어 있는 비트라인(103)을 형성한다. 이때, 상기 비트라인(103)은 텅스텐으로 형성되고, 그 하부에 확산방지막인 Ti/TiN막이 형성된다. 상기 Ti/TiN막은 TiCl4를 소스로 이용하는 화학기상증착방법에 의해 형성된다.
그리고, 상기 마스크절연막패턴(105)은 500 ∼ 600℃에서 화학기상증착방법에 의해 형성되며, (t1)의 두께로 형성된다.
다음, 전체표면 상부에 층간절연막(107)을 형성한다. 이때, 상기 층간절연막(107)은 산화막으로 형성된 것이다. (도 2a 참조)
그 다음, 금속배선 콘택마스크를 식각마스크로 상기 층간절연막(107)을 식각하여 금속배선 콘택홀(109)을 형성한다.
다음, 전체표면 상부에 소정 두께의 산화막을 증착한 후 전면식각하여 상기 금속배선 콘택홀(109) 및 비트라인(103)의 측벽에 산화막 스페이서(111)를 형성한다. 이때, 상기 금속배선 콘택홀(109) 내에 형성되어 있는 비트라인(103) 상의 마스크절연막패턴(105)은 금속배선 콘택홀(109) 식각공정 및 산화막 스페이서(111)를 형성하기 위한 식각공정으로 두께가 (t2)로 감소된다. (도 2b 참조)
그 다음, 전체표면 상부에 금속층(113)을 증착한다. 이때, 상기 금속층(113)은 TiN을 원자층증착방법으로 형성한 것으로, 금속배선 콘택홀(109) 내에서 (t3) 만큼의 단차가 형성되고, 상기 마스크절연막패턴(105)으로부터 (t4)의 단차를 갖는다. (도 2c 참조)
다음, 상기 금속층(113), 층간절연막(107) 및 소정 두께의 마스크절연막패턴(105)을 CMP공정으로 제거하여 금속배선 콘택플러그(115)를 형성한다. 이때, 상기 CMP공정으로 금속배선 콘택플러그(115)를 (P1)과 (P2)로 분리시키기 위해서는 적어도 (t4)만큼의 연마공정을 실시해야 한다.
상기 CMP공정은 질화막, 산화막과 금속층에 대한 연마 선택비가 각각 0.5 ∼ 3으로 각 막들에 대하여 비슷한 연마 선택비를 갖는다.
상기 CMP공정은 pH가 2 ∼ 7이고, 산화제로 H2O2가 1 ∼ 6wt% 함유되고, 상기 산화제에 대한 안정화제가 함유되어 있는 일반적인 금속 슬러리에 착화제(complexing agent)가 함유되어 있는 것이다. 이때, 상기 착화제는 시트르산(citric acid) 또는 타타르산(tataric acid)과 같이 -CO2기를 포함하는 유기화합물, 니트로 글리세린(nitroclycerin)과 같이 -NO2기를 포함하는 유기화합물, 에틸렌디아민(ethylene dianine)과 같이 -NH2기를 포함하는 유기화합물 또는 이들의 조합으로 이루어지는 것을 포함하는 유기화합물이 0.1 ∼ 10wt% 함유되어 있다. 이때, 상기 착화제는 금속층 표면에 착화합물을 형성하여 금속층의 연마 속도를 감소시킴으로써 산화막 및 질화막과 비슷한 연마속도를 갖는다.
한편, 상기 금속층(113)을 증착한 다음, 상기 금속층(113)을 전면식각공정으로 소정 두께 제거한 후 CMP공정을 실시하여 금속배선 콘택플러그(115)를 형성할 수도 있다. 이때, 상기 전면식각공정은 건식식각방법으로 실시되며, 상기 전면식각공정으로 상기 금속층(113) 증착 두께의 80 ∼ 95%가 제거된다. (도 2d 참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 콘택플러그 형성방법은, 질화막, 산화막 및 금속층에 대한 연마 속도가 비슷한 금속 슬러리를 이용한 CMP공정으로 금속배선 콘택플러그를 형성함으로써 CMP 장비에 대한 의존성을 최소화하고, 후속공정을 용이하게 하며 금속배선 콘택플러그 간의 절연 특성을 향상시키는 이점이 있다.
Claims (13)
- 산성이고, 산화제, 안정화제 및 착화제가 함유되어 금속층, 산화막 및 질화막의 연마속도를 비슷하게 하는 금속 슬러리인 반도체소자의 화학적 기계적 연마용 슬러리.
- 제 1 항에 있어서,상기 슬러리는 질화막, 산화막 및 금속층의 연마 선택비가 각각에 대하여 0.5 ∼ 3인 것을 특징으로 하는 반도체소자의 화학적 기계적 연마용 슬러리.
- 제 1 항에 있어서,상기 슬러리는 pH가 2 ∼ 7인 것을 특징으로 하는 반도체소자의 화학적 기계적 연마용 슬러리.
- 제 1 항에 있어서,상기 슬러리는 산화제가 H2O2가 1 ∼ 6wt% 함유되는 있는 것을 특징으로 하는 반도체소자의 화학적 기계적 연마용 슬러리.
- 제 1 항에 있어서,상기 착화제는 -CO2기, -NO2기, -NH2기 및 이들의 조합으로 구성되는 군에서 선택되는 것을 포함하는 유기화합물이 0.1 ∼ 10wt% 함유되어 있는 것을 특징으로 하는 반도체소자의 화학적 기계적 연마용 슬러리.
- 소정의 하부구조물이 구비되는 반도체기판 상부에 마스크절연막패턴이 적층되어 있는 비트라인을 형성하는 공정과,전체표면 상부에 층간절연막을 형성하는 공정과,상기 반도체기판의 셀영역에서 금속배선 콘택으로 예정되는 부분을 노출시키는 금속배선 콘택마스크를 식각마스크로 상기 층간절연막을 식각하여 금속배선 콘택홀을 형성하는 공정과,전체표면 상부에 절연막을 형성하고, 상기 절연막을 전면식각하여 상기 금속배선 콘택홀 및 비트라인 측벽에 절연막 스페이서를 형성하는 공정과,전체표면 상부에 금속층을 형성하는 공정과,상기 금속층, 층간절연막 및 마스크절연막패턴을 화학적 기계적 연마공정으로 제거하여 금속배선 콘택플러그를 형성하되, 상기 화학적 기계적 연마공정은 질화막, 산화막 및 금속층의 연마 선택비가 비슷하도록 착화제가 함유된 금속 슬러리를 사용하여 실시하는 공정을 포함하는 반도체소자의 금속배선 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 마스크절연막패턴은 질화막으로 형성되는 것을 특징으로 하는 반도체소자의 금속배선 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 층간절연막은 고밀도 플라즈마 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 금속배선 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 금속층은 원자층증착방법에 의해 증착된 TiN막인 것을 특징으로 하는 반도체소자의 금속배선 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 슬러리는 질화막, 산화막 및 금속층의 연마 선택비가 각각에 대하여 0.5 ∼ 3인 것을 특징으로 하는 반도체소자의 금속배선 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 슬러리는 pH가 2 ∼ 7인 것을 특징으로 하는 반도체소자의 금속배선 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 슬러리는 산화제로 H2O2가 1 ∼ 6wt% 함유되어 있는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 6 항에 있어서,상기 착화제는 -CO2기, -NO2기, -NH2기 및 이들의 조합으로 구성되는 군에서 선택되는 것을 포함하는 유기화합물이 0.1 ∼ 10wt% 함유되어 있는 것을 특징으로 하는 반도체소자의 금속배선 콘택플러그 형성방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20010089107A KR100451985B1 (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법 |
| JP2002382375A JP2003277734A (ja) | 2001-12-31 | 2002-12-27 | 金属用ｃｍｐスラリー及びこれを利用した半導体素子の金属配線コンタクトプラグ形成方法 |
| US10/331,360 US20030166338A1 (en) | 2001-12-31 | 2002-12-30 | CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same |
| DE10261407A DE10261407A1 (de) | 2001-12-31 | 2002-12-30 | CMP-Slurry für ein Metall und Verfahren zur Herstellung eines Metallleiter-Kontaktstopfens einer Halbleitervorrichtung unter Verwendung der Slurry |
| CN02160886A CN1429873A (zh) | 2001-12-31 | 2002-12-31 | 用于金属的化学机械抛光浆液及利用该浆液制备半导体装置的金属线接触插头的方法 |
| TW091138022A TWI242032B (en) | 2001-12-31 | 2002-12-31 | CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20010089107A KR100451985B1 (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030058593A true KR20030058593A (ko) | 2003-07-07 |
| KR100451985B1 KR100451985B1 (ko) | 2004-10-08 |
Family
ID=32216493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20010089107A KR100451985B1 (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451985B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474540B1 (ko) * | 2002-06-24 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 콘택플러그 형성방법 |
| KR100823457B1 (ko) * | 2006-12-22 | 2008-04-21 | 테크노세미켐 주식회사 | 제올라이트를 함유하는 구리 화학 기계적 연마 조성물 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083419A (en) * | 1997-07-28 | 2000-07-04 | Cabot Corporation | Polishing composition including an inhibitor of tungsten etching |
| US6177026B1 (en) * | 1998-05-26 | 2001-01-23 | Cabot Microelectronics Corporation | CMP slurry containing a solid catalyst |
| KR100343391B1 (ko) * | 1999-11-18 | 2002-08-01 | 삼성전자 주식회사 | 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법 |
| JP3602393B2 (ja) * | 1999-12-28 | 2004-12-15 | Ｎｅｃエレクトロニクス株式会社 | 化学的機械的研磨用スラリー |
| US6355075B1 (en) * | 2000-02-11 | 2002-03-12 | Fujimi Incorporated | Polishing composition |
| KR100400030B1 (ko) * | 2000-06-05 | 2003-09-29 | 삼성전자주식회사 | 금속막의 화학 및 기계적 연마용 슬러리 및 그 제조방법과상기 슬러리를 이용한 반도체 소자의 금속 배선 형성 방법 |
| KR20020047417A (ko) * | 2000-12-13 | 2002-06-22 | 안복현 | 반도체 소자의 금속층 연마용 슬러리 |
-
2001
- 2001-12-31 KR KR20010089107A patent/KR100451985B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474540B1 (ko) * | 2002-06-24 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 콘택플러그 형성방법 |
| KR100823457B1 (ko) * | 2006-12-22 | 2008-04-21 | 테크노세미켐 주식회사 | 제올라이트를 함유하는 구리 화학 기계적 연마 조성물 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100451985B1 (ko) | 2004-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| KR100442962B1 (ko) | 반도체소자의 금속배선 콘택플러그 형성방법 | |
| CA2456225A1 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
| US20040253809A1 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
| JP2000260768A (ja) | 半導体装置の製造方法 | |
| CN102237295A (zh) | 半导体结构及其制造方法 | |
| KR100444307B1 (ko) | 반도체소자의 금속배선 콘택플러그 형성방법 | |
| KR100780680B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100451985B1 (ko) | 반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법 | |
| KR100447254B1 (ko) | 반도체소자의 금속배선 콘택 플러그 형성방법 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR20080001714A (ko) | 반도체 소자의 제조방법 | |
| KR100732308B1 (ko) | 반도체소자의 화학적 기계적 연마방법 | |
| KR100732309B1 (ko) | 반도체소자의 제조방법 | |
| KR100451986B1 (ko) | 반도체 소자의 저장전극 콘택 플러그 형성방법 | |
| KR20080010996A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR20080084293A (ko) | 반도체 소자의 제조방법 | |
| KR20080002487A (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
| KR100474540B1 (ko) | 반도체소자의 금속배선 콘택플러그 형성방법 | |
| KR100732310B1 (ko) | 반도체소자의 화학적 기계적 연마방법 | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| KR20040061097A (ko) | 반도체 소자 제조방법 | |
| JP2004158821A (ja) | 半導体装置の製造方法 | |
| KR100418093B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100431815B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |