KR100343391B1 - 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법 - Google Patents

화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법 Download PDF

Info

Publication number
KR100343391B1
KR100343391B1 KR1019990051339A KR19990051339A KR100343391B1 KR 100343391 B1 KR100343391 B1 KR 100343391B1 KR 1019990051339 A KR1019990051339 A KR 1019990051339A KR 19990051339 A KR19990051339 A KR 19990051339A KR 100343391 B1 KR100343391 B1 KR 100343391B1
Authority
KR
South Korea
Prior art keywords
slurry
peroxide
oxidant
layer
present
Prior art date
Application number
KR1019990051339A
Other languages
English (en)
Other versions
KR20010047222A (ko
Inventor
이종원
하상록
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019990051339A priority Critical patent/KR100343391B1/ko
Priority to TW089113207A priority patent/TW456017B/zh
Priority to US09/670,468 priority patent/US6506682B1/en
Priority to JP2000353056A priority patent/JP3805192B2/ja
Publication of KR20010047222A publication Critical patent/KR20010047222A/ko
Application granted granted Critical
Publication of KR100343391B1 publication Critical patent/KR100343391B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Weting (AREA)

Abstract

본 발명은 화학 및 기계적 연마용 비선택성 슬러리 및 그 제조방법과, 이를 이용한 웨이퍼 상의 절연층에 플러그를 형성하는 방법에 관한 것으로서, 특히 반도체 집적회로에 사용되는 금속층, 장벽층 및 절연층을 화학 및 기계적으로 동시에 연마하기 위한 슬러리에 있어서, 다른 산화제를 환원시키기 위한 제 1 산화제와, 금속층을 산화시켜 환원되고 상기 제 1 산화제에 의해 다시 산화력이 복원되어 리사이클링되는 제 2 산화제와, 상기 장벽층의 연마속도를 증가시키기 위한 첨가제와, 연마제를 수성매질에 구비하여 pH가 약산성 내지 약알카리성의 범위를 유지하도록 한 것이다. 따라서, 본 발명에서는 상기 금속층, 장벽층 및 절연층에 대한 연마제거속도가 거의 동일하게 되므로, 한번의 CMP공정으로 금속층, 장벽층 및 절연층을 동시에 제거함으로써 플러그가 형성된 절연층의 표면을 평탄하게 할 수 있다.

Description

화학 및 기계적 연마용 비선택성 슬러리 및 그 제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에 플러그를 형성하는 방법{Non-selective Slurries for Chemical Mechanical Polishing of metal layer and Method for Manufacturing thereof, and Method for Forming Plug in Insulating layer on Wafer}
본 발명은 화학 및 기계적 연마(Chemical-mechanical polishing; 이하, CMP라 약함)에 사용되는 비선택성 슬러리 및 그 제조방법과, 이를 이용한 웨이퍼 상의 절연층 내에 플러그를 형성하는 방법에 관한 것으로서, 특히 금속층, 장벽층 및 절연층에 대한 연마 제거속도가 거의 동일하여 동시에 제거가 가능한 CMP용 슬러리 및 그 제조방법과, 이를 이용한 웨이퍼 상의 절연층 내에 플러그를 형성하는 방법에 관한 것이다.
반도체 소자의 크기가 점점 축소되고 금속배선층의 수가 점점 증가되어 감에 따라, 각 층에서의 표면 불규칙성은 다음 층으로 전사되어 최상층 표면에서의 굴곡도는 더욱 가중되고 있다. 어떤 경우, 이러한 굴곡은 다음 단계에서 원하는 형상을 형성하기가 거의 불가능할 정도로 심각한 영향을 미칠 수 있다. 또한, 소자가 고집적화 되어 감에 따라 포토 마진(photo margin)을 확보하고 배선 길이를 최소화하기 위해 하부막 평탄화 기술이 요구된다.
따라서, 높은 수율을 갖는 반도체 소자를 제작하기 위해서는 반도체 제조 공정 중의 여러 단계에서 불규칙한 표면의 굴곡을 제거하는 평탄화 공정이 필수적으로 사용되고 있다.
하부막을 평탄화하기 위한 방법으로서, SOG(Spin On Glass), 에치-백, BPSG(boro-phospho silicate glass) 리플로우(reflow), Al 플로우(flow), 그리고 CMP 등이 사용되고 있지만, 이들 가운데 CMP 방법은 전술한 리플로우 공정이나 에치-백 공정으로 달성할 수 없는 넓은 공간의 글로벌(global) 평탄화 및 저온 평탄화 공정을 달성할 수 있기 때문에 매우 효과적인 평탄화 기술로 평가되어 널리 사용되고 있다.
CMP 공정은 회전하는 연마 패드와 웨이퍼가 직접적으로 가압 접촉되고, 이들의 계면에는 연마용 슬러리가 제공된다. 따라서, 웨이퍼 표면은 슬러리가 도포된 연마 패드에 의해 기계적 및 화학적으로 연마되어 평탄하게 된다. 슬러리의 조성물에 의해 연마 속도, 연마 표면의 결함, 흠점, 부식 및 침식 등의 특성이 달라지게 된다.
종래 기술에 의한 CMP 공정을 이용한 플러그(plug) 형성 방법을 도 1a 내지 1f를 참조하여 설명한다.
도 1a를 참조하면, 반도체 기판(100) 상에 전도성 물질인 금속을 퇴적한 후 사진식각공정을 통하여 금속 패턴(102)을 형성한다. 도 1b에 도시한 바와 같이, 금속 패턴(102) 상에 저유전막의 층간절연막(104)을 퇴적한 후, 절연막에 대한 연마 선택비가 높은 슬러리를 사용하여 1차 CMP 공정을 수행하여 절연막의 표면을 평탄화한다.
도 1c는 1차 CMP 프로세스를 진행한 후의 결과물을 나타낸다. CMP 공정은 회전 테이블에 고정 부착된 폴리싱 패드 위에 웨이퍼의 연마면이 상기 패드와 직접 접촉되도록 하여 놓는다. 연마 공정 시, 패드 및 테이블은 회전하면서 상기 캐리어를 통하여 기판은 가압된다. 슬러리가 상기 웨이퍼와 패드와의 사이에 제공되고, 패드의 회전 운동에 의해 폴리싱 공정은 이루어지며, 이는 상기 저유전막(104)이 평탄화될 때까지 계속된다.
이와 같은 CMP 공정에서, 상기 슬러리 내의 고형 연마제에 의해 상기 층간절연막(104)의 표면 일부에 스크래치(scratch) 또는 피팅(pitting)(106) 등의 결함이 발생될 수 있다.
도 1d를 참조하면, 상기 평탄화된 절연막(104)에 사진식각공정을 통하여 비아 홀(108)을 형성한다. 이어서, 도 1e에 도시한 바와 같이, 상기 비아 홀(018)이 형성된 웨이퍼 상에 티타늄(Ti) 또는 티타늄 나이트라이드(TiN)와 같은 장벽층(110)과 금속층(112)을 순차적으로 퇴적한다.
최종적으로, 금속에 대한 선택비가 좋은 슬러리(미국 특허 5,922,091호, 5,916,855호, 5,858,813호 및 5,866,031호 참조)를 이용한 2차 CMP 공정을 통하여 저유전막(104) 상의 금속층(112) 및 장벽층(110)을 제거하면 비아 홀(108) 내의 자벽층과 금속층만 남게되어 도 1f에 도시한 바와 같은 비아 플러그(114)가 형성된다.
그러나, 상술한 1차 및 2차 CMP 공정에서와 같이, 금속과 절연막과의 선택비가 다른 슬러리를 사용하는 경우, 도 1c에 도시한 바와 같이, 저유전막 (104)의 평탄화 즉, 1차 CMP 공정에서 발생한 피팅(106) 부위에 도 1f에 도시한 바와 같이, 금속 브릿지 (bridge)를 유발하는 금속성 잔유물(metallic residue)(116)이 잔존할 수 있기 때문에, 이를 제거하기 위하여 추가로 CMP를 한번 더 수행하거나 과도하게 CMP를 수행하지 않으면 안된다. 그러나, 이와 같은 과도한 금속 CMP는 도 1f에 도시한 바와 같이, 선택비 차이에서 오는 금속 리세스(recess)가 발생하여 전기적 저항값이 상승하는 문제점이 있다.
따라서, 미국특허 5,726,099호에서는 이러한 문제점을 개선하고자 비선택성 암모늄 퍼설페이트 슬러리를 제시하였다. 그러나, 상기 미국특허의 발명에서는 1차로 절연막을 평탄화시킨 다음에 패턴형성 및 금속퇴적을 진행하고 먼저 금속층을 제거하고, 이어서 최종적으로 비선택성 슬러리를 사용해서 금속층과 절연층을 동시에 연마하여 평탄화시킨다. 그러므로, 종래 방식과 비교하여 금속성 잔유물의 제거 또는 금속 리세스의 생성방지 등의 효과는 얻을 수 있었지만 전제척으로 공정의 단순화는 이루지 못하고 있다.
한편, 금속의 제거속도를 높이기 위하여 기존의 방법대로 산화제를 과량 첨가하여 슬러리를 제조할 경우, 금속의 제거속도는 높일 수 있는 반면에 슬러리 내의 불순물 농도가 높아져 CMP공정 후 소자의 전기적 특성이 저하되거나, 금속 부식(metal corrosion)이 심화되는 등 소자 수율(yields)에 악영향을 줄 가능성이 있다. 또한, 슬러리의 품질(quality) 저하 및 위험성 증가와 슬러리의 제조 가격이 상승하여 제품의 경쟁력이 떨어지는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점들을 해소하기 위하여 비선택성 슬러리를 사용한 1회의 CMP 공정에 의해 금속층, 장벽층 및 절연층을 동시에 거의 동일한 연마속도로 제거할 수 있는 비선택성 슬러리 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 산화제의 리사이클링으로 적은 산화제의 사용으로 슬러리의 제조 코스트를 절감시키고, 슬러리의 품질 및 안전성을 향상시킬 수 있는 비선택성 슬러리 및 그 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 비선택성 슬러리를 사용하여 1회의 CMP 공정에 의해 금속층, 장벽층 및 절연층을 동시에 제거함으로써 제조공정의 단순화가 가능한 웨이퍼 상의 절연층 내에 플러그를 형성하는 방법을 제공하는 데 있다.
도 1a ∼ 1f는 종래의 선택성 슬러리를 사용한 CMP 공정을 이용하여 플러그(plug)를 형성하는 방법을 도시한 공정 순서도.
도 2는 본 발명에 따른 슬러리에 첨가된 두 종류의 산화제와 금속과의 반응 메카니즘을 설명하기 위한 도면,
도 3은 본 발명에 따른 산화제가 첨가되지 않은 산화막 슬러리의 pH에 따른 텅스텐과 산화막의 제거속도의 관계를 나타낸 그래프.
도 4는 암모늄 불화물의 첨가량에 따른 슬러리의 pH 변화를 나타낸 그래프.
도 5는 암모늄 불화물의 첨가량에 따른 텅스텐, 티타늄, PETEOS의 제거속도를 나타낸 그래프.
도 6a ∼ 6e는 본 발명에 의한 비선택성 슬러리를 사용한 CMP 공정을 이용한 플러그 형성방법을 도시한 공정 순서도.
<도면의 주요부분에 대한 부호의 설명>
100, 400 : 반도체 웨이퍼 또는 기판 102, 402 : 금속패턴
104, 404 : 층간절연막 106 : 스크래치 또는 피팅
108, 406 : 비아(via) 홀 110, 408 : 장벽층
112, 410 : 금속층 114, 412 : 비아 플러그
116 : 금속성 잔류물
상기 목적들을 달성하기 위한 본 발명의 비선택성 슬러리는 다른 산화제를 환원시키기 위한 제 1 산화제와, 금속층을 산화시켜 환원되고 상기 제 1 산화제에 의해 다시 산화력이 복원되어 리사이클링되는 제 2 산화제와, 장벽층의 연마속도를 증가시키기 위한 첨가제와, 연마제(abrasive)를 수성매질에 구비하여 pH가 약산성 내지 약 알칼리성의 범위를 유지하도록 된 것을 특징으로 한다.
본 발명의 비선택성 슬러리를 제조하는 하나의 방법은 강알칼리성의 절연층 연마용 연마제를 준비하는 단계와, 절연층 연마용 연마제에 제 1 및 제 2 산화제를 부가하고, pH 조절용 산을 가하여 강산성의 슬러리를 만드는 단계와, 슬러리의 pH가 약산성 내지 약알칼리성의 범위 이내로 되도록 NH4F를 첨가하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 비선택성 슬러리를 제조하는 다른 하나의 방법은 pH 4.5의 실리카 용액을 준비하는 단계와, 실리카 용액에 제 1 및 제 2 산화제를 부가하고, pH 조절용 산을 가하여 강산성의 금속층 연마용 슬러리를 만드는 단계와, 상기 금속층 연마용 슬러리의 pH가 약산성 내지 약알칼리성의 범위 이내로 되도록 NH4F를 첨가하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 플러그 형성방법은 반도체 웨이퍼 상에 절연막을 형성하는 단계와, 상기 절연막에 비아홀을 형성하는 단계와, 상기 비아홀이 형성된 절연막 상에 장벽층을 균일하게 퇴적하는 단계와, 상기 비아 홀이 충전되도록 상기 장벽층 상에 금속층을 퇴적하는 단계와, 상기 금속층, 장벽층 및 절연막에 대해 거의 동일한 연마속도를 가진 비선택성 슬러리를 적용하여 상기 금속층, 장벽층 및 절연막을 동시에 화학 및 기계적으로 연마하여 상기 절연막의 표면이 평탄하게 노출되도록 하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 슬러리에서 이용한 서로 다른 반응 메카니즘으로 금속과 산화 반응을 유도하는 두 개의 산화제의 특징은, 환원 전위가 큰 하나의 산화제가 환원 전위는 작지만 금속과의 산화 반응 속도가 빠른 다른 하나의 산화제로부터 전자를 뺏어 산화시킴으로써, 금속으로부터 전자를 뺏어 산화력을 잃어버린 다른 하나의 산화제의 산화력을 다시 재생시키는 것이다.
본 발명에서는 환원전위가 높아 산화력은 크나 반응속도가 느려 산화막 형성 속도 및 에칭 반응속도가 느린 과산화수소와 같은 계열의 산화제를 제 1 산화제라 정의하며, 반면에 환원전위는 낮아 산화력은 작지만 금속과의 산화 반응속도가 빠른 아이언 나이트레이트(iron nitrate; Fe(NO3)3) 계열의 산화제를 제 2 산화제라고 정의한다.
제 1 산화제인 과산화 화합물은 과산화수소(hydrogen peroxide; H2O2), 벤조일 퍼록사이드(Benzoly peroxide; (C6H5CO)2O2), 칼슘 퍼록사이드(Calcium peroxide; CaO2), 바륨 퍼록사이드(Barium peroxide; BaO2), 또는 소듐 퍼록사이드(Sodium peroxide; Na2O2) 이다. 이들 중에서 특히 과산화수소가 가장 바람직하다. 상기 과산화수소가 상기 슬러리 조성물 내에 약 0.01wt% 내지 10wt% 범위 내의 양으로 존재하고, 특히 약 0.5wt% 내지 5wt% 범위 내의 양으로 존재하는 것이 가장 바람직하다. 0.01%이하인 경우에는 제거속도가 너무 낮아서 공정 적용이 곤란하고, 10%이상인 경우에는 제거속도는 향상되나 금속 부식이 심화된다.
제 2 산화제인 철 화합물은 페릭 나이트레이트, 페릭 포스페이트, 페릭 설페이트 또는 포타슘 페리시아나이드이고, 이들 중에서 특히 페릭 나이트레이트가 가장 바람직하다. 페릭 나이트레이트가 상기 슬러리 조성물 내에 약 0.01wt% 내지 10wt% 범위 내의 양으로 존재한다. 특히 약 0.05wt% 내지 0.5wt% 범위 내의 양으로 존재하는 것이 바람직직하다. 0.01wt% 이하인 경우에는 제거속도가 너무 낮아서 공정 적용이 곤란하고, 10wt% 이상인 경우에는 슬러리의 자체 분산성이 저하되어 슬러리가 뭉치는 현상이 발생된다.
연마제는 알루미나, 실리카 또는 세리아(ceria) 중의 어느 하나를 사용하는 것이 바람직하다. 특히, 바람직하기로는 콜로이달 실리카(colloidal silica)가 슬러리 조성물 내에 약 3wt% 내지 25wt% 범위 내의 양으로 존재한다. 특히, 약 5~12.5wt% 양으로 존재하는 것이 가장 바람직하다.
본 발명의 비선택성 슬러리의 첨가제는 NH4F, TBAF(Tetra Butyl Ammonium Floride), Potassium Floride, Benzyl Trimethyl Ammonium Floride, Trimethyl Amine Tris-hydro Floride, Triethyl Amine Tris-hydro Floride(C6H15N3HF) 등의 불소 화합물이 바람직하다.
상기 NH4F를 첨가하면서 슬러리의 pH가 6~8정도의 약산성 내지 약알칼리성의 범위로 조절한다. NH4F는 약 1wt% 양으로 존재하는 것이 바람직하다. 이와 같은 슬러리의 pH 유지는 절연층을 효과적으로 제거하고, 장벽층의 제거속도를 향상시킨다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 슬러리에 첨가된 두 종류의 산화제와 금속과의 반응 메카니즘을 설명하기 위한 도면이다.
통상, 금속(metal) CMP 프로세스에 사용되는 슬러리는 금속을 산화시키는 산화제(oxidizing agent)와 연마제(solid abrasive), 그리고 슬러리의 pH를 조절하는제어기의 역할을 수행하기 위해 첨가되는 산(acid)과 탈이온수(deionized water; DIW)들로 구성된다. 이러한 구성물 중 슬러리의 특성을 가장 크게 좌우하는 것 중의 하나가 산화제이다.
슬러리에 첨가되는 산화제는 통상 금속과 산화 반응을 하여 금속으로부터 전자를 뺏고 자신은 환원이 된다. 한편, 전자를 잃은 금속은 슬러리 내에 있는 산소(oxigen)와 결합하여 Metal-O 형태의 산화막을 형성하거나 또는 M-형태의 음이온(anion)이 되어 슬러리 내로 용해(dissolution)(또는 화학적 에칭)된다. 이러한 산화제에 의해 형성된 산화막은 금속 자체보다 제거가 용이하기 때문에 연마제와 패드의 마찰력에 의하여 쉽게 제거된다.
본 발명에서는 반응 속도가 빠른 제 2 산화제(OxⅡ)인 3가 철이온(Fe+3)은 빠른 반응속도로 텅스텐을 산화시키며, 제 1 산화제(OxⅠ)인 과산화수소(H2O2)는 환원된(ReⅠ) 2가 철이온(Fe+2)을 3가 철이온(Fe+3)으로 재 산화시키고 자신은 H2O및 O2로 분해된다. 산화된 3가 철이온(Fe+3)은 텅스텐과 다시 반응하여 산화막을 형성시키거나 또는 텅스텐에 직접 침투하여 텡스텐 금속을 제거한다.
따라서, 두 개의 산화제를 사용하는 반면에 첨가되는 산화제의 전체 량을 크게 줄일 수 있기 때문에 슬러리의 코스트를 절감시킬 수 있고, 산화제가 소량 첨가됨으로써 슬러리의 품질 및 안전성이 확보되며, 금속의 제거속도의 제어가 용이하다.
도 3은 연마제로서 실리카를 사용하고 산화제가 첨가되지 않은 슬러리의 pH에 따른 텅스텐과 산화막의 제거속도의 변화를 나타낸다.
일반적인 산화막의 제거 메카니즘은 -(- O-Si-O-)-n형태의 분자구조를 갖는 산화막이 슬러리 내의 하이드록시기(OH_)와 본드를 형성하여 Si-OH(silanol) 형태의 수화물을 형성한 다음, 이후 연마제에 의해 제거되는 과정의 연속작용에 의해 제거된다. 따라서, 도 3에서 알 수 있는 바와 같이, 슬러리의 pH가 점차 산성쪽으로 갈수록 슬러리 내에는 수화물을 형성할 수 있는 OH_가 줄어들기 때문에 산화막의 제거속도는 급격히 감소한다. 반면에, 텅스텐 금속은 슬러리에 산화제가 없기 때문에 슬러리의 pH에 따른 제거속도에는 큰 변화가 없는 결과를 보이고 있다.
따라서, 실리카를 연마제로 사용하고 강산성을 띄고 있는 텅스텐 슬러리에 장벽층으로 널리 사용되는 티타늄의 제거속도를 향상시킬 수 있는 산화제를 첨가하면서, pH 조절을 통하여 텅스텐, 티타늄, 산화막에 대해 선택비가 없는 즉, 동일한 제거속도를 갖는 비선택성 슬러리를 제조할 수 있다.
본 발명의 바람직한 실시예에서는 먼저, 4.5 pH를 유지하는 실리카 연마제를 준비한다. 여기에, 약 0.5wt% 내지 5wt%의 제 1 산화제인 과산화수소(hydrogen peroxide; H2O2)와, 약 0.05wt% 내지 0.5wt%의 제 2 산화제인 페릭 나이트레이트(Fe(NO3)3)를 첨가하고, H2SO4으로 슬러리의 pH가 2~2.5 사이의 값을 갖도록 조절하여 일단 강산성의 텅스텐 슬러리를 형성한다. 이어서, 약 1wt%의NH4F를 첨가하여 pH를 6.8 정도로 조절하여 비선택성 슬러리를 제조한다.
또한, 본 발명에서는 먼저, pH 11 정도의 강알칼리성인 일반적인 산화막 연마용 연마제를 준비하고, 산화막 연마용 연마제에 제 1 및 제 2 산화제를 부가하고, pH 조절용 산을 가하여 pH 2~2.5 정도의 강산성의 슬러리를 형성한다. 이어서, 슬러리의 pH가 6 내지 8정도의 약산성 내지 약알칼리성의 범위 이내로 되도록 NH4F를 첨가하여 비선택성 슬러리를 제조할 수도 있다.
도 4는 암모늄 불화물(NH4F)의 첨가량에 따른 슬러리의 pH 변화를 나타낸다. 즉, 본 발명에서는 NH4F가 전혀 첨가되지 않을 경우에는 슬러리의 pH가 2정도의 강산성을 유지하다가 NH4F의 첨가량이 증가될수록 산성도가 떨어져 약 1wt%정도에서는 대략 6정도의 약산성으로 변화되는 것을 알 수 있다. 즉, 수용액 속에서 NH4 +기가 산성기와 반응하여 중화시킴으로써 pH가 강산성에서 약산성으로 변하게 되고, 이온화된 불소이온(F-)은 티타늄을 산화시키는 산화제로 작용하게 된다. 따라서, pH가 6정도의 약산성으로 변화됨으로써 텅스텐의 제거속도는 떨어지고, 산화막의 제거속도는 증가하게 된다.
도 5는 암모늄 불화물의 첨가량에 따른 텅스텐, 티타늄, PETEOS의 제거속도를 나타낸다. NH4F의 양이 증가할수록 텅스텐의 제거속도는 감소하고, 티타늄과 산화막의 제거속도는 증가하여 약 1wt% 정도일 때, 텅스텐, 티타늄, 산화막의 제거속도가 거의 유사하게 됨을 알 수 있다.
NH4F의 첨가로 슬러리의 pH를 대략 6.8 정도로 조정할 경우에 텅스텐, 티타늄, 산화막의 제거속도는 다음 < 표 1 >과 같다.
슬러리 조건 제거속도(Å/min)
pH 텅스텐 티타늄 산화막
6.8 847 750 705
< 표 1 >에 나타난 바와 같이, 텅스텐, 티타늄, 산화막의 제거속도 비는 1: 0.89: 0.83으로 거의 유사한 제거속도를 보이고 있다.
본 발명에 따른 비선택성 슬러리(non-selective slurry)를 플러그 CMP 공정에 적용한 예를 도 6a ∼ 6e를 참조하여 설명한다.
먼저, 도 6a에 도시한 바와 같이, 반도체 기판(400) 상에 전도성 물질인 금속, 예를 들면 텅스텐, 알루미늄, 구리 또는 이들의 합금을 퇴적한 후 사진식각공정을 금속 패턴(402)을 형성한다.
도 6b를 참조하면, 이어서, 저유전막, 예를 들면 SOG, BPSG, O3-TEOS, USG, PETEOS, FOX 등의 산화막을 퇴적하여 층간절연막(404)을 형성한다.
도 6c를 참조하면, 상기 저유전막(404)의 평탄화 공정없이 바로 층간절연막(404)에 사진식각공정을 통하여 비아 홀(406)을 형성한다.
도 6d를 참조하면, 이어서, 티타늄(Ti) 또는 티타늄 나이트라이드(TiN)와 같은 장벽층(408)을 퇴적하고, 텅스텐과 같은 금속층(410)을 순차적으로 퇴적하여 비아 홀(406)을 충전한다.
최종적으로, 본 발명에 의한 비선택성 슬러리를 사용하여 CMP 공정을 수행하여 상기 금속층(410), 장벽층(408) 층간절연막(404)을 함께 제거하여, 도 6e에 도시한 바와 같이 표면이 평탄한 층간절연막을 형성한다. 따라서, 비아 홀(406)에는 표면이 평탄한 비아 플러그(412)가 형성된다.
이와 같이, 본 발명은 금속과 산화물과의 제거 속도가 동일하기 때문에, 금속과 산화물을 1회의 CMP 공정으로 동시에 제거함으로써, 별도의 산화막 평탄화 공정을 제거할 수 있다. 산화막 평탄화공정이 없으므로 산화막 평탄화시 발생되는 스크래치(scratch) 또는 피팅(pitting)(106) 등의 결함이 발생되지 않으므로 금속 잔류물에 대한 문제가 없다.
또한, 금속 퇴적후 금속과 산화막의 선택비 차이에서 발생되는 금속 플러그(412)의 리세스(recess) 현상이 발생되지 않는다.
본 발명은 그 정신 또는 주요한 특징으로부터 일탈하는 일없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안된다. 또한, 특허청구범위의 균등 범위에 속하는 변형이나 변경은, 모두 본 발명의 범위 내의 것이다.
이상 설명한 바와 같이, 본 발명에 따른 비선택성 금속 슬러리(non-selective metal slurry) 및 이를 이용한 CMP 방법에 의하면, 다음과 같은 효과를얻을 수 있다.
첫째, 공정 단순화를 통하여 제조 원가를 절감할 수 있다.
둘째, 금속 CMP 시, 산화막까지 함께 평탄화가 진행되기 때문에 저유전막 및 금속의 퇴적 두께를 크게 줄일 수 있어서 식각량이 줄어들고, 식각 공정에 대한 여유도(margin)를 확보할 수 있다.
셋째, 텅스텐과 티타늄의 제거속도가 동일하기 때문에, 텅스텐과 티타늄의 제거속도의 차이에서 발생하는 부식현상을 줄여 공정 완성도를 향상시킬 수 있다.
넷째, 두 개의 산화제를 사용하는 반면에 첨가되는 산화제의 전체 량을 크게 줄일 수 있
기 때문에 슬러리의 코스트(cost)를 크게 절감시킬 수 있고, 산화제가 소량 첨가됨으로써 슬러리의 품질(quality) 및 안전성이 확보되며, 금속의 제거속도의 제어가 용이하다.

Claims (30)

  1. 반도체 집적회로에 사용되는 금속층, 장벽층 및 절연층을 화학 및 기계적으로 동시에 연마하기 위한 슬러리(slurry)에 있어서,
    다른 산화제를 환원시키기 위한, 과산화 화합물로 된 제 1 산화제;
    상기 금속층을 산화시켜 환원되고 상기 제 1 산화제에 의해 다시 산화력이 복원되어 리사이클링되는, 철화합물로된 제 2 산화제;
    상기 슬러리의 pH를 6내지 8 범위 이내로 조절하여 상기 장벽층 및 절연층의 연마속도를 증가시키기 위한 첨가제; 및
    연마제(abrasive)를 수성매질에 구비하여,
    상기 금속층, 장벽층 및 절연층에 대한 제거속도가 거의 유사한 것을 특징으로 하는 비선택성 슬러리.
  2. 제 1 항에 있어서,
    상기 금속층은 텅스텐 또는 텅스텐 합금 중 어느 하나인 것을 특징으로 하는 비선택성 슬러리.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 과산화 화합물은 과산화수소(hydrogen peroxide; H2O2), 벤조일 퍼록사이드(Benzoly peroxide; (C6H5CO)2O2), 칼슘 퍼록사이드(Calcium peroxide; CaO2), 바륨 퍼록사이드(Barium peroxide; BaO2), 및 소디움 퍼록사이드(Sodium peroxide; Na2O2) 중의 어느 하나인 것인 특징으로 하는 비선택성 슬러리.
  5. 제 4 항에 있어서,
    상기 과산화수소가 상기 슬러리 조성물 내에 약 0.01wt% 내지 10wt% 범위 내의 양으로 존재하는 것을 특징으로 하는 비선택성 슬러리.
  6. 제 1 항에 있어서,
    상기 철 화합물은 페릭 나이트레이트, 페릭 포스페이트, 페릭 설페이트, 포타슘 페리시아나이드 등과 같은 철 화합물 중 하나 인 것을 특징으로 하는 비선택성 슬러리.
  7. 제 6 항에 있어서,
    상기 페릭 나이트레이트가 상기 슬러리 조성물 내에 약 0.01wt% 내지 10wt% 범위 내의 양으로 존재하는 것을 특징으로 하는 비선택성 슬러리.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 연마제가 상기 슬러리 조성물 내에 약 3wt% 내지 25wt% 범위 내의 양으로 존재하는 것을 특징으로 하는 비선택성 슬러리.
  10. 제 1 항에 있어서,
    상기 첨가제는 NH4F인 것을 특징으로 하는 비선택성 슬러리.
  11. 제 10 항에 있어서,
    상기 NH4F는 약 1wt% 양으로 존재하는 것을 특징으로 하는 비선택성 슬러리.
  12. 강알칼리성의 절연층 연마용 연마제를 준비하는 단계;
    상기 절연층 연마용 연마제에 제 1 및 제 2 산화제를 부가하고, pH 조절용 산을 가하여 강산성의 슬러리를 만드는 단계;
    상기 슬러리의 pH가 약산성 내지 약알칼리성의 범위 이내로 되도록 NH4F를 첨가하는 단계를 구비하는 것을 특징으로 하는 비선택성 슬러리의 제조방법.
  13. 제 12 항에 있어서,
    상기 NH4F는 약 1wt%의 양으로 첨가되는 것을 특징으로 하는 비선택성 슬러리의 제조방법.
  14. 제 12 항에 있어서,
    상기 제 1 산화제는 과산화 화합물이고 제 2 산화제는 철 화합물인 것을 특징으로 비선택성 슬러리의 제조방법.
  15. 제 14 항에 있어서,
    상기 과산화 화합물은 과산화수소(hydrogen peroxide; H2O2), 벤조일 퍼록사이드(Benzoly peroxide; (C6H5CO)2O2), 칼슘 퍼록사이드(Calcium peroxide; CaO2), 바륨 퍼록사이드(Barium peroxide; BaO2), 및 소디움 퍼록사이드(Sodium peroxide; Na2O2) 중의 어느 하나인 것인 특징으로 하는 비선택성 슬러리의 제조방법.
  16. 제 15 항에 있어서,
    상기 과산화수소가 상기 슬러리 조성물 내에 약 0.01wt% 내지 10wt% 범위 내의 양으로 존재하는 것을 특징으로 하는 비선택성 슬러리의 제조방법.
  17. 제 14 항에 있어서,
    상기 철 화합물은 페릭 나이트레이트, 페릭 포스페이트, 페릭 설페이트, 포타슘 페리시아나이드 등과 같은 철 화합물 중 하나 인 것을 특징으로 하는 비선택성 슬러리의 제조방법.
  18. 제 17 항에 있어서,
    상기 페릭 나이트레이트가 상기 슬러리 조성물 내에 약 0.01wt% 내지 10wt% 범위 내의 양으로 존재하는 것을 특징으로 하는 비선택성 슬러리의 제조방법.
  19. 반도체 웨이퍼 상에 절연막을 형성하는 단계;
    상기 절연막에 비아 홀을 형성하는 단계;
    상기 비아 홀이 형성된 절연막 상에 장벽층을 균일하게 퇴적하는 단계;
    상기 비아 홀이 충전되도록 상기 장벽층 상에 금속층을 퇴적하는 단계;
    상기 금속층, 장벽층 및 절연막에 대해 거의 동일한 제거속도를 가진 비선택성 슬러리를 적용하여 상기 금속층, 장벽층 및 절연막을 동시에 화학 및 기계적으로 연마하여 절연층의 표면이 거의 평탄하게 노출되도록 하는 단계를 구비하는 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  20. 제 19 항에 있어서,
    상기 슬러리는
    다른 산화제를 환원시키기 위한 제 1 산화제;
    상기 금속층을 산화시켜 환원되고 상기 제 1 산화제에 의해 다시 산화력이 복원되어 리사이클링되는 제 2 산화제;
    상기 장벽층의 제거속도를 증가시키기 위한 첨가제; 및
    연마제(abrasive)를 수성매질에 구비하고, pH가 약산성 내지 약 알칼리성의 범위를 유지하는 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  21. 제 19 항에 있어서,
    상기 금속층은 텅스텐이고, 장벽층은 티타늄 또는 티타늄 합금이고, 절연막은 실리콘 산화막인 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  22. 제 20 항에 있어서,
    상기 제 1 산화제는 과산화 화합물이고 제 2 산화제는 철 화합물인 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  23. 제 22 항에 있어서, 상기 과산화 화합물이 상기 슬러리 조성물 내에 약 0.5wt% 내지 5wt% 범위 내의 양으로 존재하는 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  24. 제 22 항에 있어서, 상기 철 화합물은 페릭 나이트네이트, 페릭 파스페이트, 페릭 설페이트, 또는 포타슘 페리시아나이드 등과 같은 철 화합물 중 하나 인 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  25. 제 24 항에 있어서,
    상기 페릭 나이트레이트가 상기 슬러리 조성물 내에 약 0.01wt% 내지 10wt% 범위 내의 양으로 존재하는 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  26. 제 20 항에 있어서,
    상기 슬러리의 pH는 6 내지 8 범위 이내인 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  27. 제 22 항에 있어서, 상기 연마제는
    알루미나, 실리카 및 세리아(ceria) 중의 어느 하나를 사용하는 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  28. 제 27 항에 있어서, 상기 연마제가 상기 슬러리 조성물 내에 약 3wt% 내지25wt% 범위 내의 양으로 존재하는 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  29. 제 20 항에 있어서, 상기 첨가제는 NH4F인 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
  30. 제 29 항에 있어서, 상기 NH4F는 약 1wt% 양으로 존재하는 것을 특징으로 하는 웨이퍼 상의 절연층에 플러그를 형성하는 방법.
KR1019990051339A 1999-11-18 1999-11-18 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법 KR100343391B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990051339A KR100343391B1 (ko) 1999-11-18 1999-11-18 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법
TW089113207A TW456017B (en) 1999-11-18 2000-07-04 Non-selective slurries for chemical mechanical polishing of metal layer and method for manufacturing thereof, and method for forming plug in insulting layer on wafer
US09/670,468 US6506682B1 (en) 1999-11-18 2000-09-26 Non-selective slurries for chemical mechanical polishing of metal layers and method for manufacturing thereof
JP2000353056A JP3805192B2 (ja) 1999-11-18 2000-11-20 Cmp用非選択性スラリー及びその製造方法、並びにこれを用いてウェーハ上の絶縁層内にプラグを形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990051339A KR100343391B1 (ko) 1999-11-18 1999-11-18 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20010047222A KR20010047222A (ko) 2001-06-15
KR100343391B1 true KR100343391B1 (ko) 2002-08-01

Family

ID=19620699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051339A KR100343391B1 (ko) 1999-11-18 1999-11-18 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법

Country Status (4)

Country Link
US (1) US6506682B1 (ko)
JP (1) JP3805192B2 (ko)
KR (1) KR100343391B1 (ko)
TW (1) TW456017B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086548A (ja) * 2001-06-29 2003-03-20 Hitachi Ltd 半導体装置の製造方法及びその研磨液
KR100474540B1 (ko) * 2002-06-24 2005-03-10 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택플러그 형성방법
KR100451985B1 (ko) * 2001-12-31 2004-10-08 주식회사 하이닉스반도체 반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법
KR100546133B1 (ko) * 2002-07-19 2006-01-24 주식회사 하이닉스반도체 반도체소자의 형성방법
JP2004288929A (ja) 2003-03-24 2004-10-14 Renesas Technology Corp 半導体装置の製造方法
US20080020680A1 (en) * 2006-07-24 2008-01-24 Cabot Microelectronics Corporation Rate-enhanced CMP compositions for dielectric films
US8211775B1 (en) 2011-03-09 2012-07-03 United Microelectronics Corp. Method of making transistor having metal gate
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US9275899B2 (en) * 2014-06-27 2016-03-01 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing composition and method for polishing tungsten
US10879775B2 (en) 2018-05-23 2020-12-29 Ford Global Technologies, Llc Surface treatments of electrical steel core devices
CN110660665A (zh) * 2018-06-28 2020-01-07 长鑫存储技术有限公司 金属栓塞的形成方法
US10692732B2 (en) * 2018-09-21 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. CMP slurry and CMP method
WO2023007722A1 (ja) 2021-07-30 2023-02-02 昭和電工マテリアルズ株式会社 研磨液及び研磨方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042755A (ko) * 1996-11-26 1998-08-17 마르타 앤 피네간 금속의 화학 기계적 연마에 유용한 조성물 및 슬러리

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726099A (en) 1995-11-07 1998-03-10 International Business Machines Corporation Method of chemically mechanically polishing an electronic component using a non-selective ammonium persulfate slurry
US5858813A (en) 1996-05-10 1999-01-12 Cabot Corporation Chemical mechanical polishing slurry for metal layers and films
US5993686A (en) * 1996-06-06 1999-11-30 Cabot Corporation Fluoride additive containing chemical mechanical polishing slurry and method for use of same
US5866031A (en) 1996-06-19 1999-02-02 Sematech, Inc. Slurry formulation for chemical mechanical polishing of metals
US5916855A (en) 1997-03-26 1999-06-29 Advanced Micro Devices, Inc. Chemical-mechanical polishing slurry formulation and method for tungsten and titanium thin films
US5922091A (en) 1997-05-16 1999-07-13 National Science Council Of Republic Of China Chemical mechanical polishing slurry for metallic thin film
US6147002A (en) * 1999-05-26 2000-11-14 Ashland Inc. Process for removing contaminant from a surface and composition useful therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980042755A (ko) * 1996-11-26 1998-08-17 마르타 앤 피네간 금속의 화학 기계적 연마에 유용한 조성물 및 슬러리

Also Published As

Publication number Publication date
JP2001210612A (ja) 2001-08-03
KR20010047222A (ko) 2001-06-15
US6506682B1 (en) 2003-01-14
JP3805192B2 (ja) 2006-08-02
TW456017B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
US5836806A (en) Slurries for chemical mechanical polishing
US7718535B2 (en) Slurry compositions and CMP methods using the same
US6077337A (en) Chemical-mechanical polishing slurry
KR100505860B1 (ko) 금속막 제거용 평탄화 조성물
US6692546B2 (en) Chemical mechanical polishing compositions for metal and associated materials and method of using same
KR100681216B1 (ko) 연마용 조성물
US7314578B2 (en) Slurry compositions and CMP methods using the same
KR100343391B1 (ko) 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법
US7033409B2 (en) Compositions for chemical mechanical planarization of tantalum and tantalum nitride
KR101335946B1 (ko) 텅스텐 연마용 cmp 슬러리 조성물
US6858540B2 (en) Selective removal of tantalum-containing barrier layer during metal CMP
EP1029907B1 (en) Process for mechanical chemical polishing of a layer of aluminium or aluminium alloy conducting material
KR20010035668A (ko) 화학 및 기계적 연마용 슬러리 및 이를 이용한 화학 및 기계적 연마방법
KR20010035669A (ko) 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법
US20060189152A1 (en) Slurry composition, method of polishing an object and method of forming a contact in a semiconductor device using the slurry composition
KR100433937B1 (ko) 반도체 소자의 평탄화 방법
US20220277964A1 (en) Chemical mechanical planarization slurries and processes for platinum group metals
KR100565426B1 (ko) 텅스텐 배선 연마용 cmp 슬러리
KR100398834B1 (ko) Cmp용 슬러리 조성물
KR100552381B1 (ko) 금속 cmp 슬러리 조성물
KR20060056781A (ko) 분산안정성이 향상된 금속배선 cmp용 전구체 및슬러리 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 15