KR20010035669A - 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법 - Google Patents

씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법 Download PDF

Info

Publication number
KR20010035669A
KR20010035669A KR1019990042361A KR19990042361A KR20010035669A KR 20010035669 A KR20010035669 A KR 20010035669A KR 1019990042361 A KR1019990042361 A KR 1019990042361A KR 19990042361 A KR19990042361 A KR 19990042361A KR 20010035669 A KR20010035669 A KR 20010035669A
Authority
KR
South Korea
Prior art keywords
slurry
cmp
metal
oxidizing agent
peroxide
Prior art date
Application number
KR1019990042361A
Other languages
English (en)
Inventor
이종원
윤보언
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990042361A priority Critical patent/KR20010035669A/ko
Publication of KR20010035669A publication Critical patent/KR20010035669A/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

슬러리 내에 첨가되는 산화제와 pH 조절을 통하여 금속과 산화막과의 선택비 차이가 없는 즉, 동일한 제거속도를 갖게 함으로써 선택비 차이에서 오는 CMP(Chemical Mechanical Polishing)의 문제점을 제거할 수 있는 비선택성 금속 슬러리(non-selective metal slurry)가 개시된다. 본 발명은 반도체 집적회로에 사용되는 산화물과 금속과의 선택비가 없는 슬러리(slurry)에 있어서, 연마제 (abrasive particle)와, 탈이온수(deionized water), 서로 다른 환원전위와 산화반응속도를 갖는 적어도 2개의 산화제(dual oxidizing agent), 및 슬러리의 pH를 조절하기 위한 산(acid)을 포함하며, 상기 슬러리의 pH가 8에서 9까지의 사이 값을 갖는 비선택성 금속 CMP용 슬러리를 제공한다. 본 발명에 의하면, 금속 CMP시, 산화막까지 함께 평탄화가 진행되기 때문에 공정을 단순화하며, 이에 따라 식각 공정에 대한 여유도(margin)를 확보할 수 있다.

Description

씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법{Non-selective metal slurries for Chemical Mechanical Polishing and CMP Method using the slurry}
본 발명은 반도체 장치의 평탄화 공정에 유용한 기계-화학적 폴리싱(Chemical-mechanical polishing; 이하, CMP라 약함)에 사용되는 슬러리에 관한 것으로서, 특히 슬러리에 첨가되는 두 종류의 산화제(dual oxidizer)와 pH 조절을 통해 금속과 산화물과의 선택비가 동일한 비선택성 금속 슬러리(non-selective metal slurry) 및 이를 이용한 CMP 방법에 관한 것이다.
반도체 소자의 크기가 점점 축소되고 배선층의 수가 점점 증가되어 감에 따라, 각 층에서의 표면 불규칙성은 다음 층으로 전송되어 최상층 표면에서의 비평탄화(굴곡)는 더욱 가중되고 있다. 어떤 경우, 이러한 굴곡은 다음 단계에서 원하는 형상을 형성하기가 거의 불가능할 정도로 심각한 영향을 미칠 수 있다. 또한, 소자가 고집적화 되어 감에 따라 포토 마진(photo margin)을 확보하고 배선 길이를 최소화하기 위해 하부막 평탄화 기술이 요구된다.
따라서, 높은 수율을 갖는 반도체 소자를 제작하기 위해서는 평탄한 반도체 웨이퍼가 요구되며, 반도체 제조 공정중의 여러 단계에서 불규칙한 표면의 굴곡을 제거하는 평탄화 기술이 필수적으로 사용되고 있다.
하부막을 평탄화하기 위한 방법으로서, SOG(Spin On Glass), 에치-백, BPSG(boro-phospho silicate glass) 리플로우(reflo텅스텐), Al 플로우(flo텅스텐), 그리고 CMP 등이 사용되고 있지만, 이들 가운데 CMP 방법은 전술한 리플로우 공정이나 에치-백 공정으로 달성할 수 없는 넓은 공간(텅스텐ide space) 영역의 글로벌(global) 평탄화 및 저온 평탄화 공정을 달성할 수 있기 때문에 매우 효과적인 평탄화 기술로 대두되고 있다. 예를 들어, CMP는 반도체 칩의 제조공정 가운데 금속 배선, 플러그(plug), 또는 비아(vias)를 형성하는 공정으로 널리 사용되고 있다.
이러한 CMP를 이용한 금속 배선, 플러그 및 비아 형성 방법에 대한 보다 상세한 설명은 U.S. Pat. Nos. 5, 340,370 및 5,527,423를 참조 바란다.
종래 기술에 의한 CMP 공정을 이용한 비아 플러그(via plug) 형성 방법을 도 1a 내지 1f를 참조하여 설명한다.
도 1a를 참조하면, 반도체 기판(100) 상에 전도성 물질인 금속을 퇴적한 후 포토레지스트 코팅 및 패터닝을 통하여 금속 패턴(102)을 형성한다. 이어, 비아 플러그를 형성하기 전, 금속 패턴(102) 간의 격리(isolation)를 위해 저유전막, 예를 들면 SOG, BPSG, O3-TEOS, USG, PETEOS, FOX 등을 층간절연막(104)으로 퇴적한 후, 절연막에 대한 연마 선택비가 높은 슬러리를 사용하여 1차 CMP 공정을 수행하여 소자를 평탄화 한다.
도 1c는 1차 CMP 프로세스를 진행한 후의 결과물을 나타낸다. 참고적으로, 전형적인 CMP 프로세스를 간략하게 설명하면 다음과 같다. 기판 또는 웨이퍼는 회전 데이블에 고정 부착된 폴리싱 패드 위에 연마 될 박막이 상기 패드와 직접 접촉되도록 놓여진다. 캐리어는 기판에 대해 소정의 압력을 가한다. 연마 공정 시, 상기 패드 및 데이블은 회전하면서 상기 캐리어를 통하여 기판은 가압된다. 슬러리는 폴리싱하는 동안 상기 패드 위에 퇴적된다. 즉, 슬러리가 상기 웨이퍼와 패드와의 사이에 제공되고, 패드의 회전 운동에 의해 폴리싱 공정은 이루어지며, 이는 상기 저유전막(104)이 평탄화될 때 까지 계속된다. 상술한 CMP 프로세스에 의해, 도 1c에 도시한 바와 같이 층간절연막(104)이 평탄화된다.
이때, 상기 슬러리 내의 연마제에 의해 상기 층간절연막(104)의 표면 일부에 스크래치(scratch) 또는 피팅(pitting)(106) 등의 결함이 발생될 수 있다.
도 1d를 참조하면, 상기 1차적으로 평탄화된 절연막(104)을 패터닝하여 배선을 위한 콘택 홀(108)을 형성한다. 연이어, 상기 노출된 금속 패턴(102) 상에 금속간의 전기적 신호를 전달해 주기 위해, 티타늄(Ti) 또는 티타늄 나이트라이드(TiN)와 같은 장벽층(110)과 배선 금속(112)을 순차적으로 퇴적한다.
최종적으로, 금속에 대한 선택비가 좋은 슬러리를 이용한 2차 CMP 공정을 통하여 저유전막(104) 상의 금속을 모두 제거하면, 도 1f에 도시한 바와 같은 비어 플러그(114)가 형성된다.
그러나, 상술한 1차 및 2차 CMP 공정에서와 같이, 금속과 절연막과의 선택비가 다른 슬러리를 사용하는 경우, 도 1f에 도시한 바와 같이, 선택비 차이에서 오는 금속 리세스(recess)가 발생하여 전기적 저항값이 상승하는 문제점과, 저유전막 (104)의 평탄화 즉, 1차 CMP 공정에서 발생한 피팅(106) 부위에 금속 브릿지 (bridge)를 유발하는 금속성 잔유물(metallic residue)(116)이 잔존할 수 있기때문에, 이를 제거하기 위하여 추가로 CMP를 한번 더 수행하거나 과도하게 CMP를 수행해야 하는 문제점이 있다.
이상과 같이, 기존의 금속과 절연막과의 제거속도가 다른 금속 슬러리를 사용하는 공정은, 비아 플러그를 형성시키기 위해서 저유전막 또는 층간절연막의 평탄화가 선 진행되어야 하기 때문에 결국 CMP를 두 번 사용함으로써 공정이 복잡해지고 제조원가가 상승하는 문제점이 있으며, 금속 CMP 후 하부막질의 평탄화 공정에서 발생한 피팅 부위에 잔존하는 금속 잔류물을 제거하기 위한 추가적인 CMP 공정을 진행해야 하는 문제점이 있다. 이와 같은 문제점들이 발생하는 근본적인 이유는 슬러리의 금속과 산화막과의 선택비 차이 때문이다.
본 발명은 상술한 문제점들을 해소하기 위해 안출된 것으로서, 그 제1 목적은 슬러리 내에 첨가되는 산화제와 pH 조절을 통하여 금속과 산화막과의 선택비 차이가 없는 즉, 동일한 제거속도를 갖게함으로써 선택비 차이에서 오는 CMP의 문제점을 제거할 수 있는 비선택성 금속 슬러리를 제공하는데 있다.
본 발명의 제2 목적은 개선된 슬러리를 사용하여 금속과 산화막을 함께 제거하여 공정을 단순화 시킨 CMP 방법을 제공하는데 있다.
도 1a ∼ 1f는 종래 기술에 의한 CMP 공정을 이용하여 금속 라인간 플러그(plug)를 형성하는 방법을 순차적으로 도시한 공정 단면도,
도 2는 본 발명에 따른 슬러리에 첨가된 두 종류의 산화제와 금속과의 반응 메카니즘을 설명하기 위한 도면,
도 3은 본 발명에 따른 비선택성 금속 슬러리의 pH에 따른 금속과 산화막의 제거속도의 결과를 요약 도시한 그래프,
도 4a ∼ 4e는 본 발명에 의한 CMP 공정을 이용한 금속 라인간의 플러그 형성방법을 순차적으로 도시한 공정 단면도이다.
상기 제1 목적을 달성하기 위한 본 발명의 바람직한 실시예에 의하면,
반도체 집적회로에 사용되는 산화물과 금속과의 선택비가 없는(non-selective) 금속 CMP(Chemical Mechanical Polishing)용 슬러리(slurry)에 있어서, 연마제(abrasive particle)와, 탈이온수(deionized 텅스텐ater), 서로 다른 환원전위와 산화반응속도를 갖는 적어도 2개의 산화제(dual oxidizing agent), 및 슬러리의 pH를 조절하기 위한 산(acid)을 포함하며, 상기 슬러리의 pH가 8에서 9까지의 사이 값을 갖는 비선택성 금속 CMP용 슬러리를 제공한다.
상기 제2 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면,
배선을 위한 적어도 하나의 금속층과 이 금속라인 간의 격리를 위한 적어도 하나의 층간절연막을 포함하는 반도체 기판을 CMP하는 방법에 있어서,
(a) 연마제(abrasive), 탈이온수(deionized water), 서로 다른 환원전위와 산화반응속도를 갖는 적어도 2개의 산화제(dual oxidizer), 및 슬러리의 pH가 약 8∼9 사이 값을 갖도록 첨가된 산(acid)을 포함하는 비선택성 금속 슬러리(non-selective metal slurry)를 혼합(admixing)하는 단계; (b) 상기 반도체 기판에 상기 비선택 금속 슬러리를 제공하는 단계; 및 (c) 상기 비선택성 금속 슬러리를 사용한 CMP 공정을 이용하여 상기 적어도 하나의 금속층 및 층간절연막의 일부를 함께 제거하여 기판을 평탄화하는 단계를 포함하는 비선택성 금속 슬러리를 이용한 CMP 방법을 제공한다.
바람직하게, 상기 제1산화제는 제2산화제보다 충분히 큰 환원전위를 갖으며, 상기 제2산화제는 제1산화제보다 빠른 산화반응속도를 갖는 것을 특징으로 한다.
또한, 상기 제1산화제는 그 첨가량이 0.01wt% 에서 10wt% 사이값을 갖는 과산화수소(hydrogen peroxide; H2O2), 벤조일 퍼록사이드(Benzoly peroxide; (C6H5CO)2O2), 칼슘 퍼록사이드(Calcium peroxide; CaO2), 바륨 퍼록사이드(Barium peroxide; BaO2), 또는 소디움 퍼록사이드(Sodium peroxide; Na2O2)를 사용하며, 상기 제2산화제로는 그 첨가량이 0.01wt% 에서 10wt% 사이 값을 갖는 아이언 나이트레이트(iron nitrate; Fe(NO3)3) 또는 페릭(ferric) 계열의 화합물을 사용한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
통상, 금속(metal) CMP 프로세스에 사용되는 슬러리는 금속을 산화시키는 산화제(oxidizing agent)와 연마제(solid abrasive), 그리고 슬러리의 pH를 조절하는 제어기의 역할을 수행하기 위해 위해 첨가되는 산(acid)과 탈이온수(deionized water; DIW)들로 구성된다. 이러한 구성물 중 슬러리의 특성을 가장 크게 좌우하는 것 중의 하나가 산화제이다.
슬러리에 첨가되는 산화제는 통상 금속과 산화 반응을 하여 금속으로부터 전자를 뺏고 자신은 환원이 된다. 한편, 전자를 잃은 금속은 슬러리내에 있는 산소(oxigen)와 결합하여 Metal-O 형태의 산화막을 형성하거나 또는 M-형태의 음이온(anion)이 되어 슬러리 내로 용해(dissolution)(또는 화학적 에칭)된다. 이러한 산화제에 의해 형성된 산화막은 금속 자체보다 제거가 용이하기 때문에 연마제와 패드의 마찰력에 의하여 쉽게 제거된다.
본 발명은 반도체 제조 시, 금속 라인, 플러그(plug) 또는 비아(vias)를 형성하기 위한 금속 CMP 공정에 사용되는 슬러리로서, 서로 다른 산화반응 메카니즘(mechanism)을 갖는 새로운 개념의 두 종류의 산화제(dual oxidizer)가 첨가되고, pH의 조절을 통해 금속과 산화막의 선택비가 없는 신규의 CMP용 슬러리를 제안한다.
본 발명의 슬러리에서 이용한 서로 다른 반응 메카니즘으로 금속과 산화 반응을 유도하는 두 개의 산화제의 특징은, 환원 전위가 큰 하나의 산화제가 환원 전위는 작지만 금속과의 산화 반응 속도가 빠른 다른 하나의 산화제로부터 전자를 뺏어 산화시킴으로써, 금속으로부터 전자를 뺏어 산화력을 잃어버린 다른 하나의 산화제의 산화력을 다시 재생시키는 것이다.
본 실시예에서는 환원전위가 높아 산화력은 크나 반응속도가 느려 산화막 형성 속도 및 에칭 반응속도가 느린 과산화수소와 같은 계열의 산화제를 제1산화제라 정의하며, 반면에 환원전위는 낮아 산화력은 작지만 금속과의 산화 반응속도가 빠른 아이언 나이트레이트(iron nitrate; Fe(NO3)3) 계열의 산화제를 제2산화제라고 정의한다.
그 첨가량이 0.01wt% 에서 10wt% 사이 값을 갖는 과산화수소(hydrogen peroxide; H2O2) 외에 사용될 수 있는 제1산화제로는, 벤조일 퍼록사이드(Benzoly peroxide; (C6H5CO)2O2), 칼슘 퍼록사이드(Calcium peroxide; CaO2), 바륨 퍼록사이드(Barium peroxide; BaO2), 또는 소디움 퍼록사이드(Sodium peroxide; Na2O2) 등이 사용될 수 있으며, 제2산화제로는 상기 아이언 나이트레이트 외에, 페릭 포스페이트(FePO4), 페릭 설페이트(FeSO4) 등과 같은 페릭 계열의 화합물을 사용할 수 있다.
이때, 상기 과산화수소의 첨가량의 범위는 그 하한가인 0.01wt% 이하인 경우, 금속의 제거속도가 너무 낮으며, 상한가인 10wt% 이상이 첨가되는 경우에는 금속의 부식이 매우 심화되게 된다. 본 실시예에서는 제1산화제인 과산화수소의 바람직한 첨가량으로서 0.5wt% 에서 3wt% 사이 값을 사용하였다. 마찬가지로, 제2산화제인 상기 아이언 나이트레이트(iron nitrate; Fe(NO3)3) 첨가량의 범위는 그 하한가인 0.01wt% 이하인 경우, 금속의 제거속도가 너무 낮으며, 상한가인 10wt% 이상이 첨가되는 경우에는 슬러리의 자체 분산성이 저하되어 슬러리가 뭉치는 현상이 발생된다. 본 실시예에서는 아이언 나이트레이트의 바람직한 첨가량으로서 0.05wt% 에서 0.1wt% 사이 값을 사용하였다.
먼저, 서로 다른 메카니즘으로 금속(텅스텐)과의 산화 반응을 유도하는 두 산화제의 반응 메카니즘을 도 2를 참조하여 설명한다.
반응 속도가 빠른 제2산화제(OxⅡ)인 3가 아이언 양이온(Fe+3)은 빠른 반응속도로 텅스텐을 산화시키며, 제1산화제(OxⅠ)인 과산화수소(H2O2)는 환원된(ReⅠ) 2가 아이언 양이온(Fe+2)을 3가 아이언 양이온(Fe+3)으로 재 산화시키고 자신은 H2O및 O2로 분해된다. 산화된 3가 아이언 양이온(Fe+3)은 텅스텐과 다시 반응하여 산화막을 형성시키거나 또는 텅스텐에 직접 침투하여 텡스텐 금속을 제거한다. 상기 산화막은 슬러리내에 있는 OH-이온과 (Si-OH)n 형태의 화합물을 형성한 후, 연마제에 의해 기계적으로 제거된다.
도 3은 연마제로서 실리카를 사용하고 산화제가 첨가되지 않은 슬러리의 pH에 따른 텅스텐과 산화막의 제거속도 결과를 나타낸다.
일반적인 산화막의 제거 메카니즘은 -(- O-Si-O-)-n형태의 분자구조를 갖는 산화막이 슬러리 내의 하이드록시기(OH_)와 본드를 형성하여 Si-OH(silanol) 형태의 수화물을 형성한 다음, 이후 연마제에 의해 제거가 되는 과정의 연속작용에 의해 제거된다. 따라서, 도 3에서 알 수 있는 바와 같이, 슬러리의 pH가 점차 산성쪽으로 갈수록 슬러리내에는 수화물을 형성할 수 있는 OH_가 줄어들기 때문에 산화막의 제거속도(□)은 급격히 감소한다. 반면에, 텅스텐 금속은 슬러리에 산화제가 없기 때문에 슬러리의 pH에 따른 제거속도(Ο)에는 큰 변화가 없는 결과를 보이고 있다.
따라서, 슬러리에 금속을 산화시켜 제거할 수 있는 산화제 첨가량을 조절하고, pH 조절을 통하여 산화막과 금속의 선택비가 없는 즉, 동일한 제거속도를 갖는 슬러리를 제조할 수 있다.
다음은, 본 발명에 따른 비선택성 금속 슬러리(non-selective metal slurry)를 비아 플러그 CMP 공정에 적용한 예를 도 4a ∼ 4e를 참조하여 설명한다.
먼저, 도 4a에 도시한 바와 같이, 반도체 기판(400) 상에 전도성 물질인 금속, 예를 들면 텅스텐, 알루미늄(Al), 구리(Cu) 또는 이들의 합금(alloy)을 퇴적한 후 포토레지스트 코팅 및 패터닝을 통하여 금속 패턴(402)을 형성한다.
도 4b를 참조하면, 비아 플러그를 형성하기 전, 금속 패턴(402) 간의 격리(isolation)를 위해 저유전막, 예를 들면 SOG, BPSG, O3-TEOS, USG, PETEOS, FOX 등을 층간절연막(404)으로 퇴적한다.
도 4c를 참조하면, 상기 저유전막(404)의 평탄화 공정을 수행하는 종래와 달리, 바로 상기 층간절연막(404)을 패터닝하여 배선을 위한 콘택 홀(406)을 형성한다.
이때, 본 발명에 의한 산화막과 금속의 제거 속도가 동일한 슬러리를 사용하는 경우, CMP 공정을 배제할 수 있다. 따라서, 저유전막(404)의 퇴적 두께를 줄일 수 있기 때문에 전술한 콘택 홀(406) 형성을 위한 식각량 감소, 식각 공정의 공정 마진(margin) 향상, 공정 코스트 절감, 공정의 생산성(throughput) 향상 등의 효과를 얻을 수 있다.
도 4d를 참조하면, 상기 공정을 통하여 형성된 콘택 홀(406)에 금속간의 전기적 신호를 전달해 주기 위해, 티타늄(Ti) 또는 티타늄 나이트라이드(TiN)와 같은 장벽층(408)과 배선 금속(410)을 순차적으로 퇴적한다. 이때, 마찬가지로 상기 콘택 홀(406)만 채울(filling) 수 있을 만큼의 최소량 만을 퇴적하면 되기 때문에 전술한 공정 단순화를 기할 수 있다.
최종적으로, 본 발명에 의한 금속과 산화막과의 선택비가 1:1인 비선택성 금속 슬러리를 사용하여 CMP 공정을 수행하여 상기 금속층들(410, 408)과 층간절연막(404)을 함께 제거하면, 도 4e에 도시한 바와 같은 비어 플러그(412)가 형성된다.
이와 같이, 본 발명은 금속과 산화물과의 제거 속도가 동일하기 때문에, CMP 공정 횟수를 적어도 1회 이상 줄일 수 있으며, 선택비 차이에서 발생되는 금속 플러그(412)의 리세스(recess) 현상 및 금속 잔류물에 대한 문제점이 없는 완전 평탄화가 가능하다.
슬러리 조건 제거속도(Å/min)
연마제 첨가량(wt%) pH 텅스텐 산화막
12.5 8 1300 1350
5 9 1670 1600
상기 표 1은 본 발명에 따른 비선택성 금속 슬러리의 pH 조건에 따른 금속과 산화막의 제거속도 결과를 요약한 것이다. 표 1에서 쉽게 알 수 있는 바와 같이, 본 발명에 의하면, 금속과 산화막과의 제거속도 결과가 거의 동일함을 알 수 있다.
본 발명은 그 정신 또는 주요한 특징으로부터 일탈하는 일없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안된다. 또한, 특허청구범위의 균등 범위에 속하는 변형이나 변경은, 모두 본 발명의 범위 내의 것이다.
이상 설명한 바와 같이, 본 발명에 따른 비선택성 금속 슬러리(non-selective metal slurry) 및 이를 이용한 CMP 방법에 의하면, 다음과 같은 효과를 발휘한다.
첫째, 공정 단순화를 통하여 제조 원가를 절감할 수 있다.
둘째, 금속 CMP 시, 산화막까지 함께 평탄화가 진행되기 때문에 층간절연막의 퇴적 두께 및 금속 두께를 크게 줄일 수 있으며, 이에 따라 식각 공정에 대한 여유도(margin)를 확보할 수 있다.
셋째, 금속과 산화막의 선택비가 거의 동일하기 때문에, 선택비 차이에서 오는 플러그 내의 금속 리세스(recess) 현상 및 금속 잔류물에 대한 염려가 없다.

Claims (20)

  1. 반도체 집적회로에 사용되는 산화물과 금속과의 선택비가 없는(non-selective) 금속 CMP(Chemical Mechanical Polishing)용 슬러리(slurry)에 있어서,
    연마제(abrasive particle);
    탈이온수(deionized water);
    서로 다른 환원전위와 산화반응속도를 갖는 적어도 2개의 산화제(dual oxidizing agent); 및
    슬러리의 pH를 조절하기 위한 산(acid)을 포함하며,
    상기 슬러리의 pH가 8에서 9까지의 사이 값을 갖는 것을 특징으로 하는 금속 CMP용 슬러리.
  2. 제1항에 있어서,
    상기 제1산화제는 제2산화제보다 충분히 큰 환원전위를 갖는 것을 특징으로 하는 CMP용 슬러리.
  3. 제1항에 있어서,
    상기 제2산화제는 제1산화제보다 빠른 산화반응속도를 갖는 것을 특징으로 하는 CMP용 슬러리.
  4. 제2항에 있어서,
    상기 제1산화제가 과산화수소(hydrogen peroxide; H2O2)인 것을 특징으로 하는 CMP용 슬러리.
  5. 제4항에 있어서, 상기 과산화수소의 첨가량이,
    0.01wt% 에서 10wt% 사이값을 갖는 것을 특징으로 하는 CMP용 슬러리.
  6. 제2항에 있어서,
    상기 제1산화제로서 벤조일 퍼록사이드(Benzoly peroxide; (C6H5CO)2O2), 칼슘 퍼록사이드(Calcium peroxide; CaO2), 바륨 퍼록사이드(Barium peroxide; BaO2), 및 소디움 퍼록사이드 (Sodium peroxide; Na2O2) 중에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 CMP용 슬러리.
  7. 제3항에 있어서,
    상기 제2산화제가 아이언 나이트레이트(iron nitrate; Fe(NO3)3)인 것을 특징으로 하는 CMP용 슬러리.
  8. 제7항에 있어서, 상기 아이언 나이트레이트의 첨가량이,
    0.01wt% 에서 10wt% 사이 값을 갖는 것을 특징으로 하는 CMP용 슬러리.
  9. 제3항에 있어서, 상기 제2산화제로서,
    페릭(ferric) 계열의 화합물을 사용하는 것을 특징으로 하는 CMP용 슬러리.
  10. 제1항에 있어서, 상기 금속층이,
    텅스텐(W), 알루미늄(Al), 구리(Cu), 및 이들의 합금(alloy) 가운데 어느 하나인 것을 특징으로 하는 CMP용 슬러리.
  11. 제1항에 있어서,
    상기 슬러리의 8∼9 사이 값을 갖는 pH 조절을 위한 산으로서, 황산(H2SO4), 질산(HNO3), 염산(HCl), 및 인산(H3PO4)가운데 선택된 어느 하나를 사용하는 것을 특징으로 하는 CMP용 슬러리.
  12. 제1항에 있어서, 상기 연마제로서,
    알루미나, 실리카 및 세리아(ceria) 중의 어느 하나를 사용하는 것을 특징으로 하는 CMP용 슬러리.
  13. 배선을 위한 적어도 하나의 금속층과 이 금속라인 간의 격리를 위한 적어도 하나의 층간절연막을 포함하는 반도체 기판을 CMP(Chemical Mechanical Polishing)하는 방법에 있어서,
    (a) 연마제(abrasive), 탈이온수(deionized water), 서로 다른 환원전위와 산화반응속도를 갖는 적어도 2개의 산화제(dual oxidizer), 및 슬러리의 pH가 약 8∼9 사이 값을 갖도록 첨가된 산(acid)을 포함하는 비선택성 금속 슬러리(non-selective metal slurry)를 혼합(admixing)하는 단계;
    (b) 상기 반도체 기판에 상기 비선택 금속 슬러리를 제공하는 단계; 및
    (c) 상기 비선택성 금속 슬러리를 사용한 CMP 공정을 이용하여 상기 적어도 하나의 금속층 및 층간절연막의 일부를 함께 제거하여 기판을 평탄화하는 단계를 포함하여 이루어진 것을 특징으로 하는 CMP 방법.
  14. 제13항에 있어서,
    상기 두 종류의 산화제 중에서 제1산화제는 제2산화제보다 충분히 큰 환원전위를 갖는 것을 특징으로 하는 CMP 방법.
  15. 제13항에 있어서,
    상기 제2산화제는 제1산화제보다 빠른 산화반응속도를 갖는 것을 특징으로 하는 CMP 방법.
  16. 제14항에 있어서,
    상기 제1산화제가 0.01wt% 에서 10wt% 정도의 과산화수소(hydrogen peroxide; H2O2)로 이루어진 것을 특징으로 하는 CMP 방법.
  17. 제14항에 있어서, 상기 제1산화제는,
    벤조일 퍼록사이드(Benzoly peroxide; (C6H5CO)2O2), 칼슘 퍼록사이드(Calcium peroxide; CaO2), 바륨 퍼록사이드(Barium peroxide; BaO2), 및 소디움 퍼록사이드 (Sodium peroxide; Na2O2) 중의 어느 하나인 것을 특징으로 하는 CMP 방법.
  18. 제15항에 있어서,
    상기 제2산화제가 0.01wt% 에서 10wt% 범위내의 아이언 나이트레이트(iron nitrate; Fe(NO3)3)인 것을 특징으로 하는 CMP 방법.
  19. 제15항에 있어서, 상기 제2산화제로서,
    페릭(ferric) 계열의 화합물을 사용하는 것을 특징으로 하는 CMP 방법.
  20. 제13항에 있어서,
    상기 슬러리의 pH 조절을 위한 산(acid)이, 황산(H2SO4), 질산(HNO3), 염산(HCl), 및 인산(H3PO4)가운데 선택된 어느 하나를 사용하는 것을 특징으로 하는 CMP 방법.
KR1019990042361A 1999-10-01 1999-10-01 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법 KR20010035669A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990042361A KR20010035669A (ko) 1999-10-01 1999-10-01 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042361A KR20010035669A (ko) 1999-10-01 1999-10-01 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법

Publications (1)

Publication Number Publication Date
KR20010035669A true KR20010035669A (ko) 2001-05-07

Family

ID=19613649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042361A KR20010035669A (ko) 1999-10-01 1999-10-01 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법

Country Status (1)

Country Link
KR (1) KR20010035669A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421928B1 (ko) * 2001-11-21 2004-03-11 제일모직주식회사 반도체 웨이퍼의 금속배선 연마용 슬러리 조성물
KR100425261B1 (ko) * 2001-06-13 2004-03-30 제일모직주식회사 반도체 소자의 금속층 연마용 고순도 슬러리
KR100447975B1 (ko) * 2001-12-28 2004-09-10 주식회사 하이닉스반도체 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법
KR100498816B1 (ko) * 2002-10-18 2005-07-01 주식회사 동진쎄미켐 분산 안정성이 우수한 텅스텐 금속막 연마용 화학-기계적연마 슬러리 조성물
US10711160B2 (en) 2017-06-12 2020-07-14 Samsung Electronics Co., Ltd. Slurry compositions for polishing a metal layer and methods for fabricating semiconductor devices using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425261B1 (ko) * 2001-06-13 2004-03-30 제일모직주식회사 반도체 소자의 금속층 연마용 고순도 슬러리
KR100421928B1 (ko) * 2001-11-21 2004-03-11 제일모직주식회사 반도체 웨이퍼의 금속배선 연마용 슬러리 조성물
KR100447975B1 (ko) * 2001-12-28 2004-09-10 주식회사 하이닉스반도체 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법
KR100498816B1 (ko) * 2002-10-18 2005-07-01 주식회사 동진쎄미켐 분산 안정성이 우수한 텅스텐 금속막 연마용 화학-기계적연마 슬러리 조성물
US10711160B2 (en) 2017-06-12 2020-07-14 Samsung Electronics Co., Ltd. Slurry compositions for polishing a metal layer and methods for fabricating semiconductor devices using the same

Similar Documents

Publication Publication Date Title
US5954975A (en) Slurries for chemical mechanical polishing tungsten films
US7033409B2 (en) Compositions for chemical mechanical planarization of tantalum and tantalum nitride
KR101335946B1 (ko) 텅스텐 연마용 cmp 슬러리 조성물
US6027997A (en) Method for chemical mechanical polishing a semiconductor device using slurry
KR100343391B1 (ko) 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법
KR100330024B1 (ko) 금속cmp공정에 의한 균열과 부식을 방지할 수 있는반도체소자의 제조방법
KR20010035669A (ko) 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법
KR20010035668A (ko) 화학 및 기계적 연마용 슬러리 및 이를 이용한 화학 및 기계적 연마방법
US7452815B2 (en) Methods of forming integrated circuit devices having polished tungsten metal layers therein
KR19980063426A (ko) 반도체 웨이퍼의 화학적-기계적 폴리싱에 대한 개선
KR100701375B1 (ko) 반도체 소자의 금속 배선 제조 방법
KR100256055B1 (ko) 평탄화 개선을 위한 반도체 장치 제조 방법
KR20030056580A (ko) 반도체소자의 금속배선 콘택플러그 형성방법
KR19980048378A (ko) 반도체소자의 평탄화방법
JP3531079B2 (ja) 研磨方法および半導体装置の製造方法
KR100605230B1 (ko) 반도체 소자의 브리지 방지 방법
KR100370160B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100224788B1 (ko) 반도체 소자의 제조방법
KR100398834B1 (ko) Cmp용 슬러리 조성물
KR100861372B1 (ko) 반도체소자의 폴리사이드 게이트 형성방법
KR20010037315A (ko) 화학적 기계적 폴리싱 슬러리
KR20030085999A (ko) 다마신 공정을 이용한 에스램 메모리 소자의 배선 형성 방법
KR20040057542A (ko) 반도체 소자의 금속 배선 형성 방법
KR20010017020A (ko) 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법
KR20030054673A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061019

Effective date: 20071031