CN110660665A - 金属栓塞的形成方法 - Google Patents

金属栓塞的形成方法 Download PDF

Info

Publication number
CN110660665A
CN110660665A CN201810689410.XA CN201810689410A CN110660665A CN 110660665 A CN110660665 A CN 110660665A CN 201810689410 A CN201810689410 A CN 201810689410A CN 110660665 A CN110660665 A CN 110660665A
Authority
CN
China
Prior art keywords
polishing
metal
grinding
slurry
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810689410.XA
Other languages
English (en)
Other versions
CN110660665B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810689410.XA priority Critical patent/CN110660665B/zh
Publication of CN110660665A publication Critical patent/CN110660665A/zh
Application granted granted Critical
Publication of CN110660665B publication Critical patent/CN110660665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种金属栓塞的形成方法,包括:提供一晶圆,包含基板和在基板上的绝缘层,绝缘层具有空洞;在绝缘层上形成金属层,金属层在空洞里面填充形成为金属栓塞;进行化学机械研磨的主研磨步骤和后研磨步骤,后研磨步骤中金属研磨速率小于主研磨步骤的金属研磨速率;在后研磨步骤之后,金属栓塞的顶面个别的露出于绝缘层在后研磨步骤后的上表面。本发明可在提高金属层研磨效率的同时,有效改善凹陷缺陷,提高产品成品率。

Description

金属栓塞的形成方法
技术领域
本发明涉及半导体制造领域,特别涉及半导体集成电路领域,尤其涉及一种金属栓塞的形成方法。
背景技术
随着半导体制程中集成电路的积集度增加,晶圆表面无法提供足够的面积来制作所需的内连线。为了配合金属氧化半导体晶体管缩小后所增加的内连线需求,多重金属内连线的制作便逐渐成为许多集成电路所必须采用的方式。而金属双镶嵌技术搭配低介电常数材料所构成的金属间介电层是目前最受欢迎的金属内连线制程组合,尤其针对高积集度、高速逻辑集成电路晶片制造以及0.18微米以下的深次微米半导体制程,金属双镶嵌内连线技术在集成电路制程中已日益重要,而且势必将成为下一世代半导体制程的标准内连线技术。
在目前的多重金属内连线制作中,较高的积集度与CVD(化学气相沉积,chemicalvapor deposition)较佳的阶梯覆盖的金属插塞被广泛应用于多重金属化的接触插塞与介层插塞的制作。例如利用金属插塞电连接上层铝金属垫以及下层铜双镶嵌内连线以串连形成完整回路。
公知方法在制作金属插塞时,首先于介电层内的介层洞或插塞洞内表面形成一阻障层,再利用化学气相沉积法填塞金属于介层洞内或插塞洞内以形成金属插塞,一般常使用钛/氮化钛复合层作为阻障层材料。然而,由于前述金属双镶嵌制程作为金属内连线的技术日渐普及,金属插塞下方连接的双镶嵌结构内填塞的是扩散能力较强的铜金属,目前半导体业界一般常使用氮化钽作为阻障层材料,以保证后续填入的金属具备较佳的黏着性。在氮化钽层之后,再利用溅镀方式于氮化钽层上沉积一厚度约为300埃至1500埃的金属层,以帮助后续化学气相沉积法沉积金属的成长。然后再以化学气相沉积法填塞约2500埃至4000埃的金属于介层洞或插塞洞。最后进行一化学机械研磨制程(CMP),将金属顶部表面磨至约略与介电层表面切齐,完成金属插塞的制作。
CMP工艺是指,在制造半导体时,通过使用研磨垫和研磨浆料使晶圆表面平坦化的研磨方法,在聚氨酯材质的研磨垫上滴加浆料组合物使其与晶圆接触之后,实施结合了旋转及直线运动的轨道运动,对晶圆进行机械及化学研磨工艺。
在CMP工艺中上述研磨浆料通常包含发挥物理研磨作用的研磨剂和发挥化学研磨作用的研磨促进剂,例如蚀刻剂或氧化剂,通过物理化学方法选择性地蚀刻晶圆表面上的突出部分,提供平坦的表面。
CMP研磨浆料根据研磨对象可分为绝缘层研磨用浆料和金属研磨用浆料,其中,绝缘层研磨用浆料适用于半导体工艺中ILD(层间电介质)工艺和STI(浅槽隔离)工艺,金属研磨用浆料用于钨、铝或铜配线的连接点及形成接点/通插塞时或者双镶嵌工艺中。
CMP工艺使用包含氧化剂的浆料,通常在包含有二氧化硅、氧化铝微粒等研磨剂的浆料中混合过氧化氢溶液、铁的硝酸盐等强氧化剂而使用。浆料内的氧化剂使金属表面氧化制备成金属氧化物,金属氧化物的强度远远弱于金属的强度,可易于用研磨剂除去。在CMP工艺中,通过浆料内的研磨剂及CMP垫的机械研磨来除去金属氧化物层,下面的金属通过氧化剂而变成金属氧化物后继续被除去,反复此过程来除去金属层。而且,金属阻隔膜也通过与金属层研磨类似的机理而除去。
CMP工艺中反复进行着研磨颗粒除去由氧化剂形成的氧化物的过程。因此,为了提高研磨率,将从加快氧化过程、顺利地除去形成的氧化物的方面考虑而设计浆料。
增加腐蚀金属的氧化剂的浓度可以提高研磨速度,但是随着腐蚀速度的提高,为了腐蚀坑或接触部分等元件的电气特性而需要形成配线层的部分也发生腐蚀,反而会减少元件的可靠性和收率。
金属研磨用浆料需要在金属层与绝缘层之间存在研磨速度差,即,在金属配线中要求高的研磨速度,在绝缘层中要求低的研磨速度。其原因在于,速度差小时,只有在图案密度高的部分发生部分研磨速度提高的现象,从而在图案密度高处会发生侵蚀等的缺陷。因此,需要使绝缘层的研磨速度降低而防止部分研磨速度增加现象。
然而,存在如下问题:由于填充的金属具有延展性,所以须加入H2O2协助氧化,以利移除。所以金属化学机械抛光的属性为化性反应,其对金属的研磨速率深受研磨液中的H2O2浓度所造成的化学反应所影响。H2O2浓度越低对金属的研磨速率越低,H2O2浓度越高对金属的研磨速率越高,然而这样的研磨速率到了研磨末期阶段会对金属导线端子部分造成较严重的凹陷深度,带来了高的导线阻值甚至于金属导线端子表面有严重金属氧化物的缺陷产生。
专利(公开号:CN103228756A)公开了一种涉及包含研磨剂和研磨促进剂的金属研磨用CMP浆料组合物,上述研磨剂包含分散在超纯水中的胶体硅,上述研磨促进剂包含过氧化氢溶液、过硫酸铵及硝酸铁,上述浆料组合物不发生浆料变色问题,蚀刻选择比优异,可适用于CMP工艺,该方法因为受氧化剂浓度的影响极大而无法有效地移除金属氧化物,改善效果并不令人满意。
专利(公开号:CN104066807A)公开了一种用于金属研磨制程的研磨浆料及使用其的研磨方法。所述浆料包括:用于研磨的研磨料以及用于促进氧化物形成的氧化促进剂,所述研磨料包括氧化钛粒子。该发明操作复杂,不利于大规模推广。
为了避免凹陷缺陷带来高的导线阻值,要开发一种能避免凹陷缺陷的金属栓塞的形成方法。
发明内容
本发明所要解决的技术问题是提供一种金属栓塞的形成方法,在增加研磨速率、提升晶圆产出量的同时可以改善金属凹陷缺陷。为实现上述技术目的,本发明采取的具体的技术方案为:
一种金属栓塞的形成方法,包括:提供一晶圆,包含基板和在所述基板上的绝缘层,所述绝缘层具有空洞;在所述绝缘层上形成金属层,所述金属层在所述空洞里面填充形成为金属栓塞;进行化学机械研磨的主研磨步骤和后研磨步骤,研磨在所述绝缘层上的所述金属层,在所述主研磨步骤中研磨所述金属层的同时供应第一研磨浆料,所述第一研磨浆料包括金属研磨加速剂一;当所述金属层在所述主研磨步驟中研磨去除的厚度达到所述金属层在所述绝缘层上的总金属层厚度的60%以上时,进行所述后研磨步骤,研磨残留的所述金属层和部分所述绝缘层直至所述金属层在所述绝缘层上的部分被全部移除,在所述后研磨步骤中研磨所述金属层的同时供应第二研磨浆料,所述第二研磨浆料包括金属研磨加速剂二;所述第二研磨浆料具有不同于所述第一研磨浆料的组成配比,以使所述后研磨步骤中金属研磨速率小于所述主研磨步骤的金属研磨速率;在所述后研磨步骤之后,所述金属栓塞的顶面个别的露出于所述绝缘层在所述后研磨步骤后的上表面。
作为改进的技术方案,在所述主研磨步骤中,当研磨去除的所述金属层厚度达到所述金属层在所述绝缘层上的总金属层厚度的70%~90%时,进入所述后研磨步骤。
作为改进的技术方案,所述金属层的材料包含钨金属。
作为改进的技术方案,所述第一研磨浆料和所述第二研磨浆料的个别流量介于80毫升/分钟~120毫升/分钟。
作为改进的技术方案,所述金属研磨加速剂一包含过氧化氢,占所述第一研磨浆料的重量比例介于3wt%~8wt%的,所述金属研磨加速剂二包含过氧化氢,占所述第二研磨浆料的重量比例介于0.5wt%~1.5wt%。
作为改进的技术方案,所述第二研磨浆料与所述第一研磨浆料的成分相同但配比不同,使所述第二研磨浆料与所述第一研磨浆料互溶,以在所述主研磨步骤中的同一研磨盘上导入所述第二研磨浆料,使所述第一研磨浆料排出,以无转载方式执行所述后研磨步骤。
作为改进的技术方案,所述第一研磨浆料和所述第二研磨浆料均包含氧化钛颗粒,所述氧化钛颗粒的平均粒径介于15纳米~50纳米。
作为改进的技术方案,所述第一研磨浆料和所述第二研磨浆料的研磨环境控制在介于1~4的pH值范围。
作为改进的技术方案,所述后研磨步骤中金属研磨速率介于70nm/min~100nm/min,所述主研磨步骤的金属研磨速率介于90nm/min~130nm/min。
作为改进的技术方案,所述金属栓塞的顶面凹陷于所述绝缘层在后研磨步骤后的上表面的深度在100纳米以内。
有益效果
本发明提供的金属栓塞的形成方法,首先进行主研磨步骤,在研磨的同时供应第一研磨浆料,第一研磨浆料包括金属研磨加速剂一,当研磨去除的金属层厚度达到金属层在绝缘层上的总金属层厚度的60%以上时,停止主研磨;进行后研磨步骤,研磨残留的金属层直至金属层被全部移除,在研磨的同时供应第二研磨浆料,第二研磨浆料包括金属研磨加速剂二。在研磨初期针对金属层给予高的金属抛光选择比的第一研磨浆料,提供高的量产效率,在研磨后期时对金属层给予低的金属抛光选择比的第二研磨浆料,避免金属导线端部发生严重凹陷,维持低的导线阻值,且后研磨步骤中金属研磨速率小于主研磨步骤的金属研磨速率,因此可在提高金属层研磨效率的同时,有效改善凹陷缺陷,提高产品成品率。
附图说明
图1绘示为金属层研磨的工作原理图。
图2绘示为研磨不同材料时研磨浆料中过氧化氢浓度与研磨速率的关系图。
图3绘示为在不同研磨压力下研磨浆料中过氧化氢浓度与金属研磨速率的关系图。
图4绘示为本发明实施例中未填充金属栓塞及金属层的晶圆剖面示意图。
图5绘示为本发明实施例中填充金属栓塞及金属层的晶圆剖面示意图。
图6绘示为传统方法形成的金属栓塞的剖面示意图。
图7绘示为本发明金属层经主研磨步骤研磨后的晶圆剖面示意图。
图8绘示为采用本发明提供的方法形成的金属栓塞的剖面示意图。
图9绘示为本发明实施例中主研磨步骤对应的装置示意图。
图10绘示为本发明实施例中后研磨步骤对应的装置示意图。
图中,1、晶圆;2、金属栓塞;3、金属氧化层;4、研磨垫;5、金属层研磨速率曲线;6、绝缘层研磨速率曲线;7、4psi研磨压力下金属层研磨速率曲线;8、3psi研磨压力下金属层研磨速率曲线;9、绝缘层;10、阻挡层;11、研磨平台;12、第一研磨浆料;13、基板;14、金属层;15、空洞;16、第二研磨浆料。
具体实施方式
为使本发明实施例的目的和技术方案更加清楚,下面将结合本发明实施例对本发明的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样定义,不会用理想化或过于正式的含义来解释。
如图1所示,传统的CMP制程为:使半导体晶圆1表面与研磨垫4接触、在研磨垫4旋转时进行研磨、采用包含研磨料和多种化合物的浆料,来使晶圆1表面平坦化。由于金属具有延展性,所以在研磨金属层14时研磨浆料中要加入氧化剂(例如H2O2)协助氧化,形成金属氧化层3以利移除。研磨过程中重复利用氧化剂与金属层14形成金属氧化层3的制程,且利用研磨料移除所形成的金属氧化层3。
由于金属化学机械抛光的属性为化性反应,所以其对金属的研磨速率深受研磨浆料中的氧化剂浓度所造成的化学反应的影响。例如研磨浆料中H2O2浓度越低对金属的研磨速率越低,H2O2浓度越高对金属的研磨速率越高,然而这样的研磨速率到了研磨末期阶段会对金属导线端子部分造成较严重的凹陷缺陷(图6),带来了高的导线阻值甚至于金属导线端子表面有严重金属氧化层3的缺陷产生。如图2、图3所示,研磨浆料中过氧化氢浓度不同时,金属层14的研磨速率呈现急剧变化(如图2中金属层研磨速率曲线5所示),但金属氧化层3的研磨速率则并无太多变化(如图2中绝缘层研磨速率曲线6所示),在3psi研磨压力下,金属层14的研磨速率随着研磨浆料中过氧化氢浓度的升高而升高(如图3中3psi研磨压力下金属层研磨速率曲线8所示),在4psi研磨压力下,金属层14研磨速率随着研磨浆料中过氧化氢浓度的升高而升高(如图3中4psi研磨压力下金属层研磨速率曲线7所示),在4psi研磨压力下金属层14的研磨速率上升斜率略高于3psi研磨压力下金属层14的研磨速率上升斜率。本申请发明人研究发现若研磨浆料中氧化剂浓度较低,其优点为研磨后不容易造成凹陷现象;但其缺点是研磨时间长,直接增加刮伤缺陷产生的机率,增加生产成本。
为了解决金属研磨后的凹陷缺陷问题,本发明提供一种金属栓塞2的形成方法,包括:如图4、图5所示,提供一晶圆1,包含基板13和在基板13上的绝缘层9,绝缘层9具有空洞15;在绝缘层9上形成金属层14,金属层14在空洞15里面填充形成为金属栓塞2,在空洞15上方填充金属形成金属层14,金属层14及金属栓塞2包含相同的金属,可以为钨金属,以使得空洞15被完全填埋。为了使金属层14及金属栓塞2与绝缘层9的粘结力良好,在沉积金属层14及金属栓塞2之前在基板13的表面上形成钛粘结层,为了在形成金属层14及金属栓塞2时防止源极物质与反应性高的钛之间的结合,在上述粘结层上还形成阻挡层10阻隔金属层14,阻挡层10可以为氮化钛;进行化学机械研磨的主研磨步骤和后研磨步骤,研磨在绝缘层9上的金属层14。
如图7、9所示,将晶圆1放置于研磨平台11上,在主研磨步骤中研磨金属层14的同时供应第一研磨浆料12,第一研磨浆料12包括金属研磨加速剂一,第一研磨浆料12的流量可以介于80毫升/分钟~120毫升/分钟,第一研磨浆料12的研磨环境可以控制在介于1~4的pH值范围,第一研磨浆料12包括金属研磨加速剂一,金属研磨加速剂一的重量与第一研磨浆料12的重量比可以介于12%~22%,金属研磨加速剂一可以包含过氧化氢,过氧化氢与第一研磨浆料12的重量比例介于3wt%~8wt%。在主研磨步骤中针对金属层14给予高的金属抛光选择比的第一研磨浆料12,提高了研磨效率,提供高的量产效率。
当金属层14在主研磨步驟中研磨去除的厚度达到金属层14在绝缘层9上的总金属层厚度的60%以上时,优选的,当研磨去除的金属层14厚度达到总金属层厚度的70%~90%时,停止主研磨步骤,如图10所示,进行后研磨步骤,将晶圆1放置于于研磨平台11上,研磨残留的所述金属层14和部分绝缘层9直至金属层14在绝缘层9上的部分被全部移除,在后研磨步骤中研磨金属层14的同时供应第二研磨浆料16,第二研磨浆料16包括金属研磨加速剂二,第二研磨浆料16的研磨环境可以控制在介于1~4的pH值范围,第二研磨浆料16的流量可以介于80毫升/分钟~120毫升/分钟,金属研磨加速剂二的重量与第二研磨浆料16的重量比可以介于2%~5%,金属研磨加速剂二可以包含过氧化氢,过氧化氢与第二研磨浆料16的重量比介于0.5wt%~1.5wt%;第二研磨浆料16具有不同于第一研磨浆料12的组成配比,以使后研磨步骤中金属研磨速率小于主研磨步骤的金属研磨速率;在后研磨步骤之后,如图8所示,本实施例中形成的金属栓塞2,金属栓塞2的顶面个别的露出于绝缘层9在后研磨步骤后的上表面,优选的,金属栓塞2的顶面凹陷于绝缘层9在后研磨步骤后的上表面的深度在100纳米以内。优选的,第二研磨浆料16与第一研磨浆料12的成分相同但配比不同,使第二研磨浆料16与第一研磨浆料12互溶,以在主研磨步骤中的同一研磨盘上导入第二研磨浆料16,使第一研磨浆料12排出,以无转载方式执行所述后研磨步骤,在后研磨步骤中对金属层14给予低的金属抛光选择比的第二研磨浆料16,避免金属导线端部发生严重凹陷,维持低的导线阻值,防止缺陷的产生。
在上述研磨过程中,后研磨步骤中金属研磨速率可以介于70nm/min~100nm/min(纳米/分钟),主研磨步骤的金属研磨速率可以介于90nm/min~130nm/min,后研磨步骤中金属研磨速率小于主研磨步骤的金属研磨速率,可在提高金属层14研磨效率的同时,有效改善凹陷缺陷,提高产品成品率。
第一研磨浆料12和第二研磨浆料16可以包含氧化钛粒子,氧化钛粒子的平均粒径可以介于15纳米~50纳米,氧化钛粒子的重量与第一研磨浆料12重量比可以介于0.2%~10%,氧化钛粒子的重量与第二研磨浆料16重量比可以介于0.2%~10%,在上述范围内,金属研磨效果更好。金属研磨加速剂一和金属研磨加速剂二还可以包含过硫酸铵,过硫酸铵与金属研磨加速剂一或金属研磨加速剂二的重量比可以介于0.005wt%~0.01wt%,金属研磨加速剂一和金属研磨加速剂二还可以包含硝酸铁,硝酸铁与金属研磨加速剂一或金属研磨加速剂二的重量比可以介于0.005wt%~0.01wt%的,以取得更好的研磨效果。
以上仅为本发明的实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些均属于本发明的保护范围。

Claims (10)

1.一种金属栓塞的形成方法,其特征在于,包括:提供一晶圆,包含基板和在所述基板上的绝缘层,所述绝缘层具有空洞;在所述绝缘层上形成金属层,所述金属层在所述空洞里面填充形成为金属栓塞;进行化学机械研磨的主研磨步骤和后研磨步骤,研磨在所述绝缘层上的所述金属层,在所述主研磨步骤中研磨所述金属层的同时供应第一研磨浆料,所述第一研磨浆料包括金属研磨加速剂一;当所述金属层在所述主研磨步驟中研磨去除的厚度达到所述金属层在所述绝缘层上的总金属层厚度的60%以上时,进行所述后研磨步骤,研磨残留的所述金属层和部分所述绝缘层直至所述金属层在所述绝缘层上的部分被全部移除,在所述后研磨步骤中研磨所述金属层的同时供应第二研磨浆料,所述第二研磨浆料包括金属研磨加速剂二;所述第二研磨浆料具有不同于所述第一研磨浆料的组成配比,以使所述后研磨步骤中金属研磨速率小于所述主研磨步骤的金属研磨速率;在所述后研磨步骤之后,所述金属栓塞的顶面个别的露出于所述绝缘层在所述后研磨步骤后的上表面。
2.根据权利要求1所述的形成方法,其特征在于,在所述主研磨步骤中,当研磨去除的所述金属层厚度达到所述金属层在所述绝缘层上的总金属层厚度的70%~90%时,进入所述后研磨步骤。
3.根据权利要求2所述的形成方法,其特征在于,所述金属层的材料包含钨金属。
4.根据权利要求1所述的形成方法,其特征在于,所述第一研磨浆料和所述第二研磨浆料的个别流量介于80毫升/分钟~120毫升/分钟。
5.根据权利要求1所述的形成方法,其特征在于,所述金属研磨加速剂一包含过氧化氢,占所述第一研磨浆料的重量比例介于3wt%~8wt%,所述金属研磨加速剂二包含过氧化氢,占所述第二研磨浆料的重量比例介于0.5wt%~1.5wt%。
6.根据权利要求1所述的形成方法,其特征在于,所述第二研磨浆料与所述第一研磨浆料的成分相同但配比不同,使所述第二研磨浆料与所述第一研磨浆料互溶,以在所述主研磨步骤中的同一研磨盘上导入所述第二研磨浆料,使所述第一研磨浆料排出,以无转载方式执行所述后研磨步骤。
7.根据权利要求6所述的形成方法,其特征在于,所述第一研磨浆料和所述第二研磨浆料均包含氧化钛颗粒,所述氧化钛颗粒的平均粒径介于15纳米~50纳米。
8.根据权利要求1所述的形成方法,其特征在于,所述第一研磨浆料和所述第二研磨浆料的研磨环境控制在介于1~4的pH值范围。
9.根据权利要求1所述的形成方法,其特征在于,所述后研磨步骤中金属研磨速率介于70nm/min~100nm/min,所述主研磨步骤的金属研磨速率介于90nm/min~130nm/min。
10.根据权利要求1至9任一项所述的形成方法,其特征在于,所述金属栓塞的顶面凹陷于所述绝缘层在后研磨步骤后的上表面的深度在100纳米以内。
CN201810689410.XA 2018-06-28 2018-06-28 金属栓塞的形成方法 Active CN110660665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810689410.XA CN110660665B (zh) 2018-06-28 2018-06-28 金属栓塞的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810689410.XA CN110660665B (zh) 2018-06-28 2018-06-28 金属栓塞的形成方法

Publications (2)

Publication Number Publication Date
CN110660665A true CN110660665A (zh) 2020-01-07
CN110660665B CN110660665B (zh) 2024-08-23

Family

ID=69026501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810689410.XA Active CN110660665B (zh) 2018-06-28 2018-06-28 金属栓塞的形成方法

Country Status (1)

Country Link
CN (1) CN110660665B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000010A (zh) * 2022-08-08 2022-09-02 广州粤芯半导体技术有限公司 接触插塞的形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048378A (ko) * 1996-12-17 1998-09-15 김광호 반도체소자의 평탄화방법
KR20010058992A (ko) * 1999-12-30 2001-07-06 박종섭 화학적기계적 연마 방법을 이용한 반도체 소자 제조 방법
US6436829B1 (en) * 2000-08-04 2002-08-20 Agere Systems Guardian Corp. Two phase chemical/mechanical polishing process for tungsten layers
US6506682B1 (en) * 1999-11-18 2003-01-14 Samsung Electronics Co., Ltd. Non-selective slurries for chemical mechanical polishing of metal layers and method for manufacturing thereof
KR20040026239A (ko) * 2002-09-23 2004-03-31 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
JP2006049479A (ja) * 2004-08-03 2006-02-16 Nitta Haas Inc 化学的機械研磨方法
CN101459124A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法及晶片清洗方法
CN101664899A (zh) * 2008-09-05 2010-03-10 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980048378A (ko) * 1996-12-17 1998-09-15 김광호 반도체소자의 평탄화방법
US6506682B1 (en) * 1999-11-18 2003-01-14 Samsung Electronics Co., Ltd. Non-selective slurries for chemical mechanical polishing of metal layers and method for manufacturing thereof
KR20010058992A (ko) * 1999-12-30 2001-07-06 박종섭 화학적기계적 연마 방법을 이용한 반도체 소자 제조 방법
US6436829B1 (en) * 2000-08-04 2002-08-20 Agere Systems Guardian Corp. Two phase chemical/mechanical polishing process for tungsten layers
KR20040026239A (ko) * 2002-09-23 2004-03-31 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
JP2006049479A (ja) * 2004-08-03 2006-02-16 Nitta Haas Inc 化学的機械研磨方法
CN101459124A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法及晶片清洗方法
CN101664899A (zh) * 2008-09-05 2010-03-10 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000010A (zh) * 2022-08-08 2022-09-02 广州粤芯半导体技术有限公司 接触插塞的形成方法
CN115000010B (zh) * 2022-08-08 2022-11-11 广州粤芯半导体技术有限公司 接触插塞的形成方法

Also Published As

Publication number Publication date
CN110660665B (zh) 2024-08-23

Similar Documents

Publication Publication Date Title
US5954975A (en) Slurries for chemical mechanical polishing tungsten films
JP2659918B2 (ja) 同平坦面の金属層および二酸化シリコン層の形成方法
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6332989B1 (en) Slurry for chemical mechanical polishing of copper
US6204169B1 (en) Processing for polishing dissimilar conductive layers in a semiconductor device
US7033409B2 (en) Compositions for chemical mechanical planarization of tantalum and tantalum nitride
US6858540B2 (en) Selective removal of tantalum-containing barrier layer during metal CMP
US6995090B2 (en) Polishing slurry for use in CMP of SiC series compound, polishing method, and method of manufacturing semiconductor device
US20100267217A1 (en) Backside Process for a Substrate
KR101335946B1 (ko) 텅스텐 연마용 cmp 슬러리 조성물
US20120196442A1 (en) Chemical mechanical polishing method
US7109557B2 (en) Sacrificial dielectric planarization layer
CN109148356A (zh) 半导体结构及其形成方法
US6316364B1 (en) Polishing method and polishing solution
JP2007095981A (ja) 半導体装置の製造方法及び研磨方法
US20020106900A1 (en) Polishing slurry for the chemical-mechanical polishing of metal and dielectric structures
CN110660665B (zh) 金属栓塞的形成方法
TWI743574B (zh) 形成互連結構之方法以及平坦化基板之方法
US20220367244A1 (en) Titanium-containing diffusion barrier for cmp removal rate enhancement and contamination reduction
US6461230B1 (en) Chemical-mechanical polishing method
KR100850878B1 (ko) 금속막의 화학-기계적 연마 슬러리 조성물
CN208521927U (zh) 半导体装置
US6699785B2 (en) Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects
Oliver Integration Issues with Cu CMP
Gupta et al. The Copper Damascene Process and Chemical Mechanical Polishing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant