KR100732310B1 - 반도체소자의 화학적 기계적 연마방법 - Google Patents

반도체소자의 화학적 기계적 연마방법 Download PDF

Info

Publication number
KR100732310B1
KR100732310B1 KR1020010037465A KR20010037465A KR100732310B1 KR 100732310 B1 KR100732310 B1 KR 100732310B1 KR 1020010037465 A KR1020010037465 A KR 1020010037465A KR 20010037465 A KR20010037465 A KR 20010037465A KR 100732310 B1 KR100732310 B1 KR 100732310B1
Authority
KR
South Korea
Prior art keywords
slurry
insulating film
chemical mechanical
mechanical polishing
semiconductor device
Prior art date
Application number
KR1020010037465A
Other languages
English (en)
Other versions
KR20030001778A (ko
Inventor
김준용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037465A priority Critical patent/KR100732310B1/ko
Publication of KR20030001778A publication Critical patent/KR20030001778A/ko
Application granted granted Critical
Publication of KR100732310B1 publication Critical patent/KR100732310B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

본 발명은 반도체소자의 화학적 기계적 연마방법에 관한 것으로, 금속층을 연마하기 위한 슬러리(slurry)를 이용하여 금속층과 절연막을 동시에 화학적 기계적 연마(chemical mechanical polishing)방법으로 제거하는 경우 슬러리를 탈이온수(deionized water)로 희석시켜 사용함으로써 절연막의 손실을 감소시키고, 그에 따른 소자의 공정 수율 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 화학적 기계적 연마방법{Method for chemical mechanical polishing of semiconductor device}
도 1 및 도 2 는 본 발명에 따른 화학적 기계적 연마방법을 도시한 공정 단면도.
<도면의 주요부분에 대한 부호 설명>
11 : 반도체기판 13 : 비트라인
15 : 마스크절연막패턴 17 : 층간절연막
19 : 금속배선 콘택플러그
본 발명은 반도체소자의 화학적 기계적 연마방법에 관한 것으로서, 보다 상세하게 탈이온수에 희석시킨 슬러리(slurry)를 이용한 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 절연막에 대한 선택비는 감소시키는 동시에 금속층의 산화력은 일정하게 유지시켜 절연막에 대한 금속층의 선택비를 증가시켜 절연막의 손실을 감소시키는 반도체소자의 화학적 기계적 연마방법에 관한 것이다.
집적회로의 발달은 단위 면적(㎠) 당 약 8백만 개의 트랜지스터를 포함할 수 있을 정도로 소자 밀도가 증가되었고, 이러한 고집적화를 위해 소자 간의 연결을 가능하게 하는 고수준의 금속배선은 필수적인 것이 되었다. 이러한 다층배선의 실현은 금속배선 사이에 삽입되는 유전체를 얼마나 효과적으로 평탄화 시키느냐에 달려 있다고 할 수 있다.
이러한 이유에서 정밀한 웨이퍼 평탄화 공정이 필요하고, 기계적 공정과 화학적인 제거를 하나의 방법으로 혼합한 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정이 개발되었다.
상기 CMP공정은 나노 세라믹 입자의 화학적 작용 및 패드(pad)에 가해지는 물질적인 외력이 복합화된 기계적 제거 가공 기술이다. 상기 CMP 공정은 초고집적 반도체 제조공정에 도입되어 사용되고 있으며, 층간절연막(interlayer dielectric) CMP와 STI(shallow trench isolation) CMP 및 금속(metal) CMP로 분류된다.
또한, CMP공정에서 웨이퍼의 가압으로 겔(gel) 상태의 아교질의 현탁액(colloidal suspension)으로 된 후 수평방향의 상대운동에 의해 가공물의 표면과 슬러리 내의 미립자 응착, 박리 작용으로 원자, 분자 규모의 화학적 기계적 미소 제거 작용을 하는 CMP용 슬러리는 그 화학 성분, 미립자 종류, 크기, 함유량, 농도 및 pH의 특성에 따라 CMP효과에 영향을 미치고 있다.
상기와 같이 종래기술에 따른 반도체소자의 CMP방법은 금속층과 절연막에 대하여 각각 다른 종류의 슬러리를 이용하여 실시된다. 그러나, 금속배선 콘택플러그를 형성하는 경우 금속층을 연마하기 위한 슬러리를 이용하여 연마 정지층으로 사용되는 절연막까지 CMP공정을 실시하고, 금속층을 제거해야 한다. 그러나, 금속층을 연마하기 위한 슬러리는 절연막인 산화막에 대한 선택비를 가지므로 산화막에 대한 낮은 연마속도를 갖는 산화막을 제거하기 위해서는 CMP공정을 과도하게 실시하여야 하고, 이로 인하여 결함(defect)이 발생된다. 그러나, 이와 반대의 경우에는 슬러리의 선택비를 높여 절연막의 손실을 최소화해야 한다. 하지만 종래의 기술에서 비트라인 형성 후 금속배선 콘택플러그를 형성하는 경우 일정한 선택비를 갖는 슬러리를 사용하여 절연막 제거와 콘택플러그의 형성을 실시하기 때문에 절연막을 제거하기 곤란하고, 콘택플러그 형성 시에도 비트라인 상의 마스크절연막패턴이 과도하게 손실되기 때문에 비트라인이 노출되어 소자간에 단락을 일으키거나 소자의 동작 특성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 탈이온수에 슬러리를 희석시켜 슬러리에 함유되는 연마제(abrasive)에 의한 절연막의 연마속도는 감소시키고 절연막에 대한 금속층의 연마속도는 증가시켜 금속층을 연마하기 위한 슬러리를 이용하는 CMP공정에 의해 절연막의 손실을 줄여 소자의 동작 특성 및 신뢰성을 향상시키는 반도체소자의 화학적 기계적 연마방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 화학적 기계적 연마방법은,
금속층을 연마하는 슬러리를 이용하여 절연막과 금속층을 동시에 제거하는 반도체소자의 화학적 기계적 연마방법에 있어서,
상기 슬러리를 탈이온수에 희석시켜 초기에는 절연막에 대한 선택비가 낮게 하고, 후기에는 절연막에 대한 선택비가 높게 하여 연마 속도를 조절하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 상세한 설명을 하기로 한다.
도 1 및 도 2는 본 발명에 따른 화학적 기계적 연마방법을 도시한 공정 단면도이다.
먼저, 반도체기판(11) 상부에 소자분리절연막(도시안됨), 워드라인(도시안됨) 및 비트라인(13) 등의 하부구조물을 형성한다. 이때, 상기 비트라인(13)의 상부에는 마스크절연막패턴(15)이 적층되어 있고, 측벽에는 절연막 스페이서(도시안됨)이 구비되어 있다.
다음, 전체표면 상부에 금속배선 콘택홀(도시안됨)이 구비되는 층간절연막(17)을 형성한다. (도 1 참조)
그 다음, 전체표면 상부에 금속층(도시안됨)을 증착한다.
다음, 상기 금속층을 CMP공정으로 제거하여 상기 금속배선 콘택홀에 매립되는 금속배선 콘택플러그(19)를 형성한다. 이때, CMP공정 시 상기 금속층 이외에 층간절연막(17) 및 마스크절연막패턴(15)도 같이 제거된다.
상기 CMP공정은 금속층을 제거하기 위한 슬러리를 이용하여 실시된다. 따라 서, 상기 층간절연막(17) 및 마스크절연막패턴(15)에 대하여 선택비 차이가 있기 때문에 단차가 발생할 수 있다. 이를 해결하기 위하여 상기 슬러리를 탈이온수에 희석시켜 사용한다. 이때, CMP공정의 초기에 상기 층간절연막(17)이 단차를 갖는 경우 슬러리의 희석비를 낮추어 평탄화시키고, 후기에 금속층을 분리할 때에는 슬러리의 희석비를 높여 사용한다. 즉, 슬러리의 희석비는 절연막의 연마 속도에 비례한다. 또한, 상기 CMP공정 시 사용되는 슬러리는 슬러리와 탈이온수의 공급 라인을 달리하여 희석비를 조절하여 사용하거나, 탈이온수에 대한 희석비 차이를 갖는 슬러리를 한번에 공급하여 사용한다. (도 2 참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 화학적 기계적 연마방법은, 금속층을 연마하기 위한 슬러리를 이용하여 금속층과 절연막을 동시에 CMP방법으로 제거하는 경우 슬러리를 탈이온수로 희석시켜 사용함으로써 절연막의 손실을 감소시키고, 그에 따른 소자의 공정 수율 및 신뢰성을 향상시키는 이점이 있다.

Claims (4)

  1. 금속층을 연마하는 슬러리를 이용하여 절연막과 상기 금속층을 동시에 제거하는 반도체소자의 화학적 기계적 연마방법에 있어서,
    상기 슬러리를 탈이온수에 희석시켜 이용하되, 초기에는 상기 절연막에 대한 선택비가 낮게 하고, 후기에는 상기 절연막에 대한 선택비가 높게 하여 연마 속도를 조절하는 공정을 포함하는 반도체소자의 화학적 기계적 연마방법.
  2. 제 1 항에 있어서,
    상기 절연막의 연마 속도는 상기 슬러리의 희석비에 비례하는 것을 특징으로 하는 반도체소자의 화학적 기계적 연마방법.
  3. 제 1 항에 있어서,
    상기 화학적 기계적 연마방법은 상기 슬러리와 상기 탈이온수의 공급 라인을 달리하여 희석비를 조절하는 것을 특징으로 하는 반도체소자의 화학적 기계적 연마방법.
  4. 제 1 항에 있어서,
    상기 화학적 기계적 연마방법은 상기 탈이온수에 대한 희석비 차이를 갖는 슬러리를 공급하여 실시되는 것을 특징으로 하는 반도체소자의 화학적 기계적 연마방법.
KR1020010037465A 2001-06-28 2001-06-28 반도체소자의 화학적 기계적 연마방법 KR100732310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037465A KR100732310B1 (ko) 2001-06-28 2001-06-28 반도체소자의 화학적 기계적 연마방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037465A KR100732310B1 (ko) 2001-06-28 2001-06-28 반도체소자의 화학적 기계적 연마방법

Publications (2)

Publication Number Publication Date
KR20030001778A KR20030001778A (ko) 2003-01-08
KR100732310B1 true KR100732310B1 (ko) 2007-06-25

Family

ID=27711776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037465A KR100732310B1 (ko) 2001-06-28 2001-06-28 반도체소자의 화학적 기계적 연마방법

Country Status (1)

Country Link
KR (1) KR100732310B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023786A (ko) * 1995-10-20 1997-05-30 김광호 실리콘 온 인슐레이터(soi) 웨이퍼의 연마방법
KR20000041399A (ko) * 1998-12-22 2000-07-15 김영환 반도체소자의 평탄화 공정을 위한 화학적기계적연마 방법
KR20010003474A (ko) * 1999-06-23 2001-01-15 김영환 에스오아이 웨이퍼 제조방법
KR20010038194A (ko) * 1999-10-22 2001-05-15 박종섭 반도체장치의 화학기계적연마 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023786A (ko) * 1995-10-20 1997-05-30 김광호 실리콘 온 인슐레이터(soi) 웨이퍼의 연마방법
KR20000041399A (ko) * 1998-12-22 2000-07-15 김영환 반도체소자의 평탄화 공정을 위한 화학적기계적연마 방법
KR20010003474A (ko) * 1999-06-23 2001-01-15 김영환 에스오아이 웨이퍼 제조방법
KR20010038194A (ko) * 1999-10-22 2001-05-15 박종섭 반도체장치의 화학기계적연마 방법

Also Published As

Publication number Publication date
KR20030001778A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
US20180182665A1 (en) Processed Substrate
KR100233349B1 (ko) 금속 패턴 형성 방법
US6995090B2 (en) Polishing slurry for use in CMP of SiC series compound, polishing method, and method of manufacturing semiconductor device
US6734103B2 (en) Method of polishing a semiconductor device
KR100570060B1 (ko) 반도체소자의 랜딩플러그콘택 형성 방법
US7087188B2 (en) Abrasives for chemical mechanical polishing
US6280644B1 (en) Method of planarizing a surface on an integrated circuit
KR100732310B1 (ko) 반도체소자의 화학적 기계적 연마방법
US6548409B1 (en) Method of reducing micro-scratches during tungsten CMP
KR100732308B1 (ko) 반도체소자의 화학적 기계적 연마방법
KR100732309B1 (ko) 반도체소자의 제조방법
KR20070092028A (ko) 반도체 소자의 랜딩 콘택 플러그 형성 방법
KR100440082B1 (ko) 반도체소자의 도전배선 형성방법
KR100451985B1 (ko) 반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법
KR100451986B1 (ko) 반도체 소자의 저장전극 콘택 플러그 형성방법
US20060046491A1 (en) CMP polishing method and method for manufacturing semiconductor device
KR100587601B1 (ko) 반도체소자의 평탄화방법
KR20030000487A (ko) 반도체소자의 화학적 기계적 연마방법
US7025661B2 (en) Chemical mechanical polishing process
KR100403197B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100447254B1 (ko) 반도체소자의 금속배선 콘택 플러그 형성방법
KR100660340B1 (ko) 반도체 소자의 평탄화 방법
KR100536806B1 (ko) 반도체 소자의 제조 방법
JP2003023067A (ja) ビアメタル層の形成方法およびビアメタル層形成基板
KR100733262B1 (ko) 반도체 소자의 도전 플러그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee