KR20030056574A - 전계 방출 소자 및 그 제조 방법 - Google Patents

전계 방출 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20030056574A
KR20030056574A KR1020010086836A KR20010086836A KR20030056574A KR 20030056574 A KR20030056574 A KR 20030056574A KR 1020010086836 A KR1020010086836 A KR 1020010086836A KR 20010086836 A KR20010086836 A KR 20010086836A KR 20030056574 A KR20030056574 A KR 20030056574A
Authority
KR
South Korea
Prior art keywords
emitter
field emission
forming
emission device
insulating layer
Prior art date
Application number
KR1020010086836A
Other languages
English (en)
Other versions
KR100441751B1 (ko
Inventor
안성덕
이진호
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0086836A priority Critical patent/KR100441751B1/ko
Priority to JP2002156358A priority patent/JP3583766B2/ja
Priority to US10/160,413 priority patent/US6729923B2/en
Publication of KR20030056574A publication Critical patent/KR20030056574A/ko
Priority to US10/699,252 priority patent/US20040090162A1/en
Application granted granted Critical
Publication of KR100441751B1 publication Critical patent/KR100441751B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30403—Field emission cathodes characterised by the emitter shape

Abstract

본 발명은 전계 방출 소자 및 그 제조 방법에 관한 것으로, 기존 실리콘 반도체 공정을 이용하여 나노 미터 크기의 홀을 형성하고, 나노 미터 크기의 홀에 에미터를 형성하여 전계 방출 소자를 제조함으로써, 구동 전압을 감소시켜 소비전력을 낮출 수 있는 전계 방출 소자 및 그 제조 방법이 개시된다.

Description

전계 방출 소자 및 그 제조 방법{Field emission devices and a method for fabricating the same}
본 발명은 나노 홀 속에 제조한 에미터를 이용한 전계 방출 소자 및 그 제조 방법에 관한 것으로, 특히 동작 전압을 낮추어 소비 전력을 감소시킬 수 있는 나노 홀 속에 제조한 에미터를 이용한 전계 방출 소자 및 그 제조 방법에 관한 것이다.
전계 방출 소자는 에미터와 게이트 전극 사이에 전압이 인가되면 에미터의 일부분에서부터 전자가 방출되는 현상을 응용하는 소자로서, 마이크로웨이브 소자 또는 전계 방출 디스플레이(Field Emission Display : FED)에 응용되고 있다.
일반적으로, 전계 방출 소자는 전자 방출원인 에미터(Emitter) 또는 케소드(Cathod)로 이루어진 하판 및 상판으로 구성된 2극형 구조와, 에미터 가까이에서 전압을 가할 수 있도록 게이트(Gate)가 포함된 3극형 구조로 나뉘어진다.
상기에서, 2극 구조는 동작 전압이 높고 전자의 방출량을 조절하기 어렵기 때문에 3극형 구조가 주로 사용되며, 특히 스핀들(Spindle)형 에미터가 많이 사용된다.
원뿔형태의 미세한 팁을 형성하고 그 끝 부분에 강한 전기장이 걸리도록 하여 전자를 방출시키는 스핀들형 에미터는 동작 특성이 안정적이기 때문에 3극형 구조의 에미터로 가장 많이 사용되며, 팁의 형태나 재료에 대한 연구도 많이 이루어지고 있다.
그러나, 이러한 스핀들 형 에미터를 이용한 전계 방출 소자는 50V 내지 100V 정도의 높은 전압으로 구동되기 때문에, 소비전력이 높아 제품화에는 적합지 않으며, 제품화시키기 위해서는 구동 전압을 낮춰야만 한다.
저전압으로 구동되는 전계 방출 소자의 제조를 위해서는 에미터를 종횡비(Aspect ratio)가 큰 형태로 형성하는 것이 유리하다. 따라서, 최근에는 탄소나노튜브를 이용하여 에미터를 제조하는 연구가 진행되고 있다.
도 1은 종래 기술에 따른 전계 방출 소자의 구조를 설명하기 위한 단면도이다.
도 1을 참조하면, 전계 방출 소자는 실리콘 기판(11) 상부에 형성되며 금속으로 이루어진 에미터 전극(12)과, 에미터 전극(12) 상부에 형성되며 소정 영역이 식각되어 에미터 전극(12)을 노출시키는 개구부(15a)가 포함된 절연층(15)과, 전이 금속(Transition metal)으로 이루어지며 개구부(15a)를 통해 노출된 에미터 전극(12)의 소정 영역에 형성된 촉매층(13)과, 카본 나노튜브, 나노 입자 막 및 금속 팁 중 어느 하나로 이루어지며 촉매층(13) 상부에 형성된 에미터(14)와, 절연층(15) 상부에 소정의 패턴으로 형성된 게이트 전극(16)으로 구성된다.
이때, 에미터(14)는 촉매층(13)이 없는 상태에서 개구부(15a)를 통해 노출된 에미터 전극(12) 상부에 바로 형성될 수도 있다.
상기에서, 에미터 전극(12)과 게이트 전극(16)에 각각 전압을 인가하면 에미터(14) 부근에 강한 전계가 발생되고, 이로 인하여, 에미터(14)로부터 전자가 방출된다.
한편, 저전압에서 동작되는 전계 방출 소자를 제조하기 위해서는 에미터의 종횡비를 증가시켜야 하지만, 현재까지는 주로 양극 처리한 알루미나(Anodized aluminum oxide)를 이용하고 있으며, 양극 처리한 알루미나는 반도체 제조 공정에 적합하지 않아 실리콘 기판에 3극형 전계 방출 소자를 제조하는데 어려움이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 반도체 소자의 제조 공정으로 나노 미터 크기의 홀을 먼저 형성하고 홀 내부에 에미터를 형성하여 에미터의 종횡비를 증가시킴으로써, 구동 전압을 감소시켜 소비전력을 낮출 수 있는 전계 방출 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 전계 방출 소자는 실리콘 기판에 형성된 에미터 전극과, 에미터 전극 상부에 형성된 절연층과, 절연층에 나노 크기로 형성되며 에미터 전극을 노출시키는 나노 홀과, 나노 홀 내부에 형성된 에미터와, 절연층 상부에 형성된 게이트 전극으로 이루어지는 것을 특징으로 한다.
본 발명에 따른 전계 방출 소자의 제조 방법은 실리콘 기판에 실리콘 로드를 형성하는 단계와, 실리콘 기판에 에미터 전극을 형성하는 단계와, 실리콘 로드 사이에 절연층을 형성하는 단계와, 절연층 상부에 게이트 전극을 형성하는 단계와,실리콘 로드를 제거하여 에미터 전극을 노출시키는 나노 미터 크기의 나노 홀을 형성하는 단계와, 나노 홀에 에미터를 형성하는 단계로 이루어지는 것을 특징으로 한다.
도 1은 종래 기술에 따른 전계 방출 소자의 구조를 설명하기 위한 단면도.
도 2는 본 발명에 따른 전계 방출 소자의 구조를 보여주는 단면도.
도 3a 내지 도 3g는 본 발명에 따른 전계 방출 소자의 제조 방법을 설명하기 위한 소자의 단면도.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 전계 방출 소자의 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21 : 실리콘 기판12, 24 : 에미터 전극
13, 28 : 촉매층14, 29, 31 : 에미터
15, 25 : 절연층16, 26 : 게이트 전극
21a : 돌출부22 : 산화막
23 : 실리콘 로드27 : 나노 홀
30 : 희생 금속층
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 더 상세히 설명하기로 한다.
도 2는 본 발명에 따른 전계 방출 소자의 구조를 보여주는 단면도이다.
도 2를 참조하면, 본 발명에 따른 전계 방출 소자는 실리콘 기판(21)에 형성된 에미터 전극(21)과, 에미터 전극(21) 상부에 형성된 절연층(25)과, 절연층(25)에 나노 크기로 형성되며 에미터 전극(21)을 노출시키는 나노 홀(27)과, 나노 홀(27) 저면에 형성된 촉매층(28)과, 나노 홀(27) 내부에 형성된 에미터(24) 및 절연층(25) 상부에 형성된 게이트 전극(26)으로 이루어진다.
상기에서, 에미터 전극(24)은 실리콘 기판(21)에 불순물이 주입된 불순물 영역으로 이루어지며, 절연층(25)은 저온 실리콘 산화막이나 실리콘 질화막으로 형성한다. 또한, 촉매층(28)은 전이 금속으로 이루어지며, 전기화학 증착법(Electrochemical Deposition)으로 형성된다.
에미터(24)는 카본 나노튜브 및 나노 입자막 중 어느 하나로 이루어질 경우 화학기상 증착법에 의해 촉매층(28)의 상부에만 선택적으로 형성되며, 금속 팁으로 이루어질 경우 전자빔 증발법(Electro-Beam Evaporation)으로 형성된다. 게이트 전극(26)은 일반적인 금속이나 폴리실리콘으로 이루어진다.
이하, 상기의 구성으로 이루어진 전계 방출 소자의 제조 방법을 설명하기로 한다.
도 3a 내지 도 3h는 본 발명에 따른 전계 방출 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 3a를 참조하면, 실리콘 기판(21)의 소정 영역을 목표 두께로 식각하여 돌출부(21a)를 형성한다.
도 3b를 참조하면, 산화 공정을 실시하다. 산화 공정을 실시하면 산화막(22)이 형성되며, 실리콘 성분이 산소와 반응하여 실리콘 기판(21)의 표면도 산화막(22)으로 변한다. 이를 이용하여, 열처리 조건을 조절하여 돌출부(21a)의 두께가 나노 크기로 얇아지도록 한다.
도 3c를 참조하면, 산화막을 제거한다. 산화막이 제거되면, 열처리 시 산화되지 않고 얇은 두께로 잔류하는 돌출부로 이루어진 실리콘 로드(23)가 형성된다. 이후, 실리콘 기판(21)에 에미터 전극(24)을 형성한다.
에미터 전극(24)은 이온 주입 공정으로 실리콘 기판(21)에 불순물을 주입하여 형성된 불순물 영역으로 이루어지며, 이때 불순물은 N-타입 불순물을 사용한다.
도 3d를 참조하면, 실리콘 로드(23) 사이에 절연층(25)을 형성한 후 절연층(25) 상부의 소정 영역에는 게이트 전극(26)을 형성한다. 이때, 절연층(25)은 실리콘 로드(23)와 같은 높이로 형성하여 실리콘 로드(23)의 상부 표면을 노출시키며, 게이트 전극(26)은 실리콘 로드(23)와 중첩되지 않도록 소정의 패턴으로 형성한다.
상기에서, 절연층(25)은 저온 실리콘 산화막이나 실리콘 질화막으로 형성되며, 게이트 전극(26)은 일반적인 금속이나 폴리실리콘으로 형성된다.
이때, 실리콘 로드(23)에 의해 발생된 단차를 이용하여 에치 백(etch back)공정으로 게이트 전극(26)을 형성하면 실리콘 로드(23) 상부의 게이트 전극이 제거되면서 실리콘 로드(23)와 중첩되지 않는 게이트 전극(26)을 자기 정렬(Self align) 방식으로 형성할 수 있다.
좀더 상세하게 설명하면, 절연층(25) 형성시 실리콘 로드(23)에 의해서 단차가 발생되며, 이로 인해 실리콘 로드(23)가 형성된 부분의 절연층(25)이 실리콘 로드(23)가 없는 부분에 비하여 높게 형성된다. 이 때, 게이트 전극(26)을 패터닝하기 위해 포토레지스트(도시되지 않음)를 증착한 후 에치 백 공정을 실시하면 실리콘 로드(23)가 있는 부분의 포토레지스트가 제거되면서 게이트 전극(26)이 노출된다. 이때, 실리콘 로드(23)가 없는 부분은 게이트 전극(26)이 노출되지 않는다. 계속해서, 실리콘 로드(23)가 없는 부분의 게이트 전극(26)이 노출될 때까지 에치 백 공정을 실시하면 실리콘 로드(23)가 있는 부분의 게이트 전극(26)은 모두 식각되어 게이트 전극(26)의 자기 정렬 패터닝이 가능하다.
도 3e를 참조하면, 식각 공정으로 실리콘 로드를 제거한다. 실리콘 로드가 제거된 영역에는 나노 크기를 갖는 나노 홀(27)이 형성되며, 나노 홀(27)을 통해 저면에는 에미터 전극(24)이 노출된다.
상기에서, 실리콘 로드를 제거하는 식각 공정은 건식 식각이나 습식 식각으로 실시되며, 절연층(25)과 실리콘 로드의 식각 선택비를 조절하여 실리콘 로드만 이 제거될 수 있도록 한다.
이후, 나노 홀(27) 내부에 에미터를 형성하는데, 에미터가 어떠한 물질로 형성되느냐에 따라 형성 방법이 달라진다. 먼저, 탄소나노튜브 또는 나노 입자막을 이용하여 에미터를 형성할 경우의 에미터 형성 방법을 설명하기로 한다.
도 3f를 참조하면, 탄소나노튜브 또는 나노 입자막을 이용하여 에미터를 형성할 경우에는 탄소나노튜브 또는 나노 입자막을 성장시키기 위한 촉매층이 필요하므로, 나노 홀의 저면에 노출된 에미터 전극(24) 상부에 촉매층(28)을 형성한다.
이때, 촉매층(28)을 전기화학 증착법으로 형성하여 나노 홀(27) 저면의 에미터 전극(24) 상부에만 촉매층(28)을 선택적으로 형성한다.
도 3g를 참조하면, 촉매층(28) 상부로 탄소나노튜브 또는 나노 입자막을 성장시켜 나노 홀 내부에 탄소나노튜브 또는 나노 입자막으로 이루어진 에미터(29)를 형성한다. 이때, 탄소나노튜브 또는 나노 입자막은 화학기상 증착법(Chemical Vapor Deposition)으로 성장시킨다.
상기에서, 에미터(29)는 나노 홀 내부에 형성되므로, 에미터(29)의 종횡비는 매우 커진다. 따라서, 저전압에서도 전자를 원활하게 방출시킬 수 있다.
이로써, 에미터의 종횡비를 증가시킨 3극형 전계 방출 소자가 제조된다.
이하, 도 4a 및 도 4b를 참조하여, 금속 팁으로 에미터를 형성할 경우의 에미터 형성 방법을 설명하기로 한다.
도 4a를 참조하면, 도 3a 내지 도 3e까지의 공정이 실시된 상태에서, 에미터 전극(24)을 성장시켜 나노 홀(27)의 하부에 에미터 성장층(24a)을 형성한 후 게이트 전극(26) 및 절연층(25) 상부에 희생 금속층(30)을 형성한다. 희생 금속층(30)은 알루미늄이나 통상적으로 다른 박막에 영향을 주지 않는 범위에서 리프트 오프(Lift-off)가 가능한 물질로 이루어지며, 전자빔 증발법(Electrochemical Deposition)으로 형성된다.
도 4b를 참조하면, 직진성이 뛰어난 증착 장비를 이용하여 나노 홀 내부에 금속 물질을 증착하여 팁 형태의 에미터(31)를 형성한다. 이후 희생 금속층을 제거한다.이로써, 저전압에서도 전자를 원활하게 방출시킬 수 있는 3극형 전계 방출 소자가 제조된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있다.
상술한 바와 같이, 본 발명은 일반적인 반도체 제조 공정으로 나노 미터 크기의 홀을 형성하고, 나노 홀 내부에 에미터를 형성하여 에미터의 종횡비를 증가시킴으로써, 구동 전압을 낮추고 소비전력을 감소시킬 수 있는 효과가 있다.

Claims (15)

  1. 실리콘 기판에 형성된 에미터 전극과,
    상기 에미터 전극 상부에 형성된 절연층과,
    상기 절연층에 나노 크기로 형성되며 상기 에미터 전극을 노출시키는 나노 홀과,
    상기 나노 홀 내부에 형성된 에미터와,
    상기 절연층 상부에 형성된 게이트 전극으로 이루어지는 것을 특징으로 하는 전계 방출 소자
  2. 제 1 항에 있어서,
    상기 에미터 전극은 상기 실리콘 기판에 불순물이 주입된 불순물 영역으로 이루어지는 것을 특징으로 하는 전계 방출 소자.
  3. 제 1 항에 있어서,
    상기 에미터 및 상기 에미터 전극 사이에 형성되는 촉매층을 더 포함하여 이루어지는 것을 특징으로 하는 전계 방출 소자.
  4. 제 1 항에 있어서,
    상기 촉매층은 전이 금속으로 이루어지는 것을 특징으로 하는 전계 방출 소자.
  5. 제 1 항에 있어서,
    상기 에미터는 카본 나노튜브, 나노 입자막 및 금속 팁 중 어느 하나로 이루어지는 것을 특징으로 하는 전계 방출 소자.
  6. 실리콘 기판에 실리콘 로드를 형성하는 단계와,
    상기 실리콘 기판에 에미터 전극을 형성하는 단계와,
    상기 실리콘 로드 사이에 절연층을 형성하는 단계와,
    상기 절연층 상부에 게이트 전극을 형성하는 단계와,
    상기 실리콘 로드를 제거하여 상기 절연층에 상기 에미터 전극을 노출시키는 나노 미터 크기의 나노 홀을 형성하는 단계와,
    상기 나노 홀에 에미터를 형성하는 단계로 이루어지는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 실리콘 로드는 상기 실리콘 기판의 소정 영역을 목표 두께로 식각하여 돌출부를 형성하는 단계와,
    산화 공정으로 상기 돌출부의 표면을 산화시켜 상기 돌출부의 두께를 얇게 만드는 단계와,
    상기 돌출부의 표면의 산화막을 제거하는 단계를 통해 형성되는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  8. 제 6 항에 있어서,
    상기 에미터 전극은 상기 실리콘 기판에 불순물이 주입되어 형성되는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 불순물은 N-타입 불순물인 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  10. 제 6 항에 있어서,
    상기 나노 홀을 형성한 후 상기 나노 홀 저면의 상기 에미터 전극 상부에 촉매층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  11. 제 6 항에 있어서,
    상기 에미터는 탄소나노튜브, 나노 입자막 및 금속 팁 중 어느 하나로 형성되는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  12. 제 11 항에 있어서,
    상기 에미터가 상기 탄소나노튜브 및 상기 나노 입자막 중 어느 하나로 형성될 경우 상기 에미터는 상기 나노 홀 저면의 상기 에미터 전극 상부에 촉매층을 형성하는 단계와,
    상기 촉매층 상부로 상기 탄소나노튜브 및 상기 나노 입자막 중 어느 하나를 성장시키는 단계를 통해 형성되는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  13. 제 10 항 또는 제 12 항에 있어서,
    상기 촉매층은 전기화학 증착법으로 형성되는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  14. 제 11 항에 있어서,
    상기 에미터가 금속 팁으로 형성될 경우 상기 에미터는 에미터 전극을 성장시켜 나노 홀의 하부에 에미터 성장층을 형성하는 단계와,
    게이트 전극 및 절연층 상부에 희생 금속층을 형성하는 단계와,
    직진성이 뛰어난 증착 장비를 이용하여 나노 홀 내부에 금속 물질을 증착하여 금속 팁을 형성하는 단게와,
    상기 희생 금속층을 제거하는 단계를 통해 형성되는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 희생 금속층은 알루미늄이나 통상적으로 다른 박막에 영향을 주지 않는 범위에서 리프트 오프가 가능한 물질로 이루어지며, 전자빔 증발법으로 형성되는 것을 특징으로 하는 전계 방출 소자의 제조 방법.
KR10-2001-0086836A 2001-12-28 2001-12-28 전계 방출 소자의 제조 방법 KR100441751B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0086836A KR100441751B1 (ko) 2001-12-28 2001-12-28 전계 방출 소자의 제조 방법
JP2002156358A JP3583766B2 (ja) 2001-12-28 2002-05-29 電界放出素子の製造方法
US10/160,413 US6729923B2 (en) 2001-12-28 2002-05-30 Field emission device and method of fabricating the same
US10/699,252 US20040090162A1 (en) 2001-12-28 2003-10-30 Field emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086836A KR100441751B1 (ko) 2001-12-28 2001-12-28 전계 방출 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030056574A true KR20030056574A (ko) 2003-07-04
KR100441751B1 KR100441751B1 (ko) 2004-07-27

Family

ID=19717773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086836A KR100441751B1 (ko) 2001-12-28 2001-12-28 전계 방출 소자의 제조 방법

Country Status (3)

Country Link
US (2) US6729923B2 (ko)
JP (1) JP3583766B2 (ko)
KR (1) KR100441751B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US7239076B2 (en) * 2003-09-25 2007-07-03 General Electric Company Self-aligned gated rod field emission device and associated method of fabrication
EP1797579B1 (en) * 2004-10-04 2015-09-02 The Board Of Trustees Of The University Of Illinois Microdischarge devices with encapsulated electrodes and its method of fabrication
KR100659100B1 (ko) * 2005-10-12 2006-12-21 삼성에스디아이 주식회사 디스플레이 장치와 이의 제조 방법
CN102143652B (zh) * 2010-01-30 2012-07-18 宏恒胜电子科技（淮安）有限公司 电路板
KR102040150B1 (ko) 2013-09-02 2019-11-04 삼성전자주식회사 전계 방출 소자 및 전계 방출 소자의 에미터의 제조 방법
CN104882346B (zh) * 2015-04-02 2017-01-25 天津师范大学 一种碳纳米颗粒包覆的碳纳米管阵列场发射阴极的制备方法
CN104851765B (zh) * 2015-04-02 2017-02-01 天津师范大学 一种微波氢等离子体处理提升碳纳米管场发射性能的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755704A (en) 1970-02-06 1973-08-28 Stanford Research Inst Field emission cathode structures and devices utilizing such structures
JPH0612977A (ja) * 1992-06-30 1994-01-21 Shimadzu Corp 電子放出素子の製造方法
US5320570A (en) * 1993-01-22 1994-06-14 Motorola, Inc. Method for realizing high frequency/speed field emission devices and apparatus
JPH0817330A (ja) * 1993-07-16 1996-01-19 Matsushita Electric Ind Co Ltd 電界放出型電子源およびその製造方法
JPH07168532A (ja) * 1993-12-15 1995-07-04 Toppan Printing Co Ltd 電子放出素子
US5583393A (en) * 1994-03-24 1996-12-10 Fed Corporation Selectively shaped field emission electron beam source, and phosphor array for use therewith
US5872422A (en) * 1995-12-20 1999-02-16 Advanced Technology Materials, Inc. Carbon fiber-based field emission devices
JP2985942B2 (ja) * 1996-05-28 1999-12-06 日本電気株式会社 電界放出型冷陰極装置
US6187603B1 (en) * 1996-06-07 2001-02-13 Candescent Technologies Corporation Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material
JP3080004B2 (ja) * 1996-06-21 2000-08-21 日本電気株式会社 電界放出型冷陰極およびその製造方法
US5921838A (en) * 1996-12-27 1999-07-13 Motorola, Inc. Method for protecting extraction electrode during processing of Spindt-tip field emitters
JP3080021B2 (ja) * 1997-02-10 2000-08-21 日本電気株式会社 電界放出型冷陰極およびその製造方法
US5980349A (en) * 1997-05-14 1999-11-09 Micron Technology, Inc. Anodically-bonded elements for flat panel displays
JP3019041B2 (ja) * 1997-09-26 2000-03-13 日本電気株式会社 電界放出型陰極及びその製造方法
JP3303908B2 (ja) * 1997-12-03 2002-07-22 日本電気株式会社 微小冷陰極およびその製造方法
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6146227A (en) 1998-09-28 2000-11-14 Xidex Corporation Method for manufacturing carbon nanotubes as functional elements of MEMS devices
US6062931A (en) * 1999-09-01 2000-05-16 Industrial Technology Research Institute Carbon nanotube emitter with triode structure
KR100303293B1 (ko) 1999-10-20 2001-11-02 최규술 탄소나노튜브를 이용한 3극형 전자 방출 장치, 그의 제조 방법, 그를 이용한 평면판 표시 장치 및 양극산화된 알루미나 주형에 탄소나노튜브를 형성하는 방법
KR100480773B1 (ko) * 2000-01-07 2005-04-06 삼성에스디아이 주식회사 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법
JP2001266737A (ja) * 2000-03-24 2001-09-28 Toshiba Corp 電子源装置、その製造方法、および電子源装置を備えた平面表示装置
JP2002117756A (ja) * 2000-10-05 2002-04-19 Fujitsu Ltd 隔壁転写用元型の作製方法及び隔壁形成方法
US6574130B2 (en) * 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory

Also Published As

Publication number Publication date
KR100441751B1 (ko) 2004-07-27
US6729923B2 (en) 2004-05-04
US20030122466A1 (en) 2003-07-03
JP3583766B2 (ja) 2004-11-04
US20040090162A1 (en) 2004-05-13
JP2003203556A (ja) 2003-07-18

Similar Documents

Publication Publication Date Title
JP2000086216A (ja) カーボンナノチューブの製造方法、電界放出型冷陰極装置およびその製造方法
JPH05152640A (ja) 冷陰極エミツタ素子
KR100441751B1 (ko) 전계 방출 소자의 제조 방법
KR100449071B1 (ko) 전계 방출 소자용 캐소드
US5494179A (en) Field-emitter having a sharp apex and small-apertured gate and method for fabricating emitter
JP2900837B2 (ja) 電界放射型冷陰極装置及びその製造方法
KR100415597B1 (ko) 전계방출소자와 그 제조방법
KR100762590B1 (ko) 탄소나노튜브를 이용한 전계방출형 표시소자 및 그 제조방법
KR100237178B1 (ko) 전계방출 소자 제조방법
KR0175354B1 (ko) 전계 방출소자의 제조방법
KR100218685B1 (ko) 전계방출 소자 제조 방법
KR100259826B1 (ko) 전계방출용냉음극제조방법
JPH05242797A (ja) 電子放出素子の製造方法
KR100317362B1 (ko) 전계방출소자 및 그 제조방법
KR100199295B1 (ko) 전계방출소자 제조 방법
JP3457054B2 (ja) 棒状シリコン構造物の製造方法
KR100289066B1 (ko) 전도성박막증착공정을이용한원추형전계방출소자의제조방법
KR100286479B1 (ko) 다이아몬드 3극 필드 에미터의 제조방법
KR100205050B1 (ko) 전계 방출소자의 제조방법
KR100186253B1 (ko) Locos에 의한 실리콘 fea 제조방법
KR100329370B1 (ko) 전계방출소자 제조 방법
JP4093997B2 (ja) 電子デバイスにおける電子放出を改善するための陽極酸化法
KR100274864B1 (ko) 전계방사형 음극 및 그 제조방법
JP2001126608A (ja) 電子放出用半導体装置およびその製造方法
KR19980020555A (ko) 진공 소자의 구조 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee