JP3583766B2

JP3583766B2 - 電界放出素子の製造方法

Info

Publication number: JP3583766B2
Application number: JP2002156358A
Authority: JP
Inventors: ソンドクアン; ジンホイ; カンイクチョ
Original assignee: Electronics and Telecommunications Research Institute ETRI
Current assignee: Electronics and Telecommunications Research Institute ETRI
Priority date: 2001-12-28
Filing date: 2002-05-29
Publication date: 2004-11-04
Anticipated expiration: 2022-05-29
Also published as: US20030122466A1; KR20030056574A; US20040090162A1; JP2003203556A; KR100441751B1; US6729923B2

Description

【０００１】
【発明の属する技術分野】
本発明は、ナノホール内に形成されたエミッタを具備する電界放出素子の製造方法に関し、より詳細には、動作電圧を低めて消費電力を減少させることが可能な、ナノホール内に形成されたエミッタを具備する電界放出素子の製造方法に関する。
【０００２】
【従来の技術】
電界放出素子は、エミッタとゲート電極との間に電圧が印加されると、エミッタの一部から電子が放出される現象を応用する素子であって、マイクロウェーブ素子または電界放出ディスプレイ（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ：ＦＥＤ）に応用されている。
【０００３】
一般に、電界放出素子は、電子放出源としてのエミッタまたはカソードに用いられる下板及び上板で構成された２極型構造と、エミッタの近くから電圧を印加できるように構成されたゲートを含む３極型構造に分けられる。
【０００４】
上述した２極型構造は、動作電圧が高く、電子の放出量を調節し難いため、３極型構造が主に用いられるが、特にスピンドル（ｓｐｉｎｄｌｅ）型エミッタが多く用いられる。
【０００５】
円錐状の微細なチップを形成し、その先部に強い電気場がかかるようにして電子を放出させるスピンドル型エミッタは、動作特性が安定的なので、３極型構造のエミッタとして最も多く用いられており、チップの形や材料に対する研究も多く行われている。
【０００６】
ところが、このようなスピンドル型エミッタを用いた電界放出素子は、約５０Ｖ〜１００Ｖの高電圧で駆動されるため、消費電力が高くて製品化には不適であり、製品化のためには駆動電圧を低めなければならない。
【０００７】
低電圧で駆動される電界放出素子の製造のためには、エミッタをアスペクト比の大きい形態に形成することが有利である。従って、最近は炭素ナノチューブを用いてエミッタを製造する研究が行われている。
【０００８】
図１は、従来の電界放出素子の構造を説明するための断面図である。図１を参照すると、電界放出素子は、シリコン基板１１上に形成され、金属からなるエミッタ電極１２と、エミッタ電極１２上に形成され、所定の領域がエッチングされてエミッタ電極１２を露出させる開口部１５ａを有する絶縁層１５と、転移金属（Ｔｒａｎｓｉｔｉｏｎｍｅｔａｌ）からなり、開口部１５ａを介して露出されたエミッタ電極１２の所定の領域上に形成された触媒層１３と、カーボンナノチューブ、ナノ粒子膜及び金属チップのいずれか一つからなり、触媒層１３上に形成されたエミッタ１４と、絶縁層１５上に所定のパターンで形成されたゲート電極１６とから構成される。
【０００９】
この際、触媒層１３のない状態で、開口部１５ａを介して露出されたエミッタ電極１２上に金属チップからなるエミッタ１４が直接形成されることもできる。
【００１０】
エミッタ電極１２とゲート電極１６にそれぞれ電圧を印加すると、エミッタ１４の付近に強い電界が発生し、これによりエミッタ１４から電子が放出される。
【００１１】
一方、電界放出素子の駆動電圧を低めるためには、エミッタのアスペクト比を増加させなければならない。さらにエミッタのアスペクト比を増加させるためにはナノメータの大きさのホールを形成しなければならないが、既存の絶縁膜として使用される酸化膜にはナノメータの大きさのホールを形成し難いため、陽極処理したアルミナ（ＡｎｏｄｉｚｅｄＡｌｕｍｉｎｕｍＯｘｉｄｅ）を使用しなければならない。
【００１２】
しかし、陽極処理したアルミナは半導体素子の製造工程に不適である。従って、既存の方法ではアスペクト比の大きいエミッタを具備する３極型電界放出素子の製造は困難である。
【００１３】
【発明が解決しようとする課題】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、半導体素子の製造工程でナノメートルサイズのホールをまず形成し、ホール内にエミッタを形成してエミッタのアスペクト比を増加させることにより、駆動電圧を減少させて消費電力を低めることが可能な電界放出素子の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するための本発明の電界放出素子の製造方法は、シリコン基板の上部にシリコンロッドを形成するステップと、前記シリコン基板の表面部にエミッタ電極を形成するステップと、前記シリコンロッド同士の間に絶縁層を埋めこむステップと、前記絶縁層上にゲート電極を形成するステップと、前記シリコンロッドを除去して前記エミッタ電極の所定部分が露出するようにナノホールを形成するステップと、前記ナノホール内にエミッタを形成するステップとからなることを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図２は、本発明に係る電界放出素子の構造を示す断面図である。図２を参照すると、本発明に係る電界放出素子は、シリコン基板２１に形成されたエミッタ電極２４と、エミッタ電極２４上に形成された絶縁層２５と、絶縁層２５にナノサイズで形成され、エミッタ電極２４を露出させるナノホール２７と、ナノホール２７の底面に形成された触媒層２８と、ナノホール２７内に形成されたエミッタ２９及びエミッタ２９の周囲の絶縁層２５上に形成されたゲート電極２６とから構成されている。
【００１７】
エミッタ電極２４は、シリコン基板２１に不純物が注入された不純物領域からなり、絶縁層２５は、低温シリコン酸化膜またはシリコン窒化膜で形成する。また、触媒層２８は遷移金属からなり、電気化学堆積(Electrochemical Deposition Method)で形成される。
【００１８】
エミッタ電極２９は、カーボンナノチューブ及びナノ粒子膜のいずれかからなる場合、化学気相蒸着法によって触媒層２８上にのみ選択的に形成され、金属チップからなる場合、電子ビーム蒸発法（Ｅｌｅｃｔｒｏ−ＢｅａｍＥｖａｐｏｒａｔｉｏｎＭｅｔｈｏｄ）で形成される。ゲート電極２６は一般的な金属またはポリシリコンからなる。
【００１９】
次に、前記構成を有する電界放出素子の製造方法を説明する。
図３〜図９は、本発明に係る電界放出素子の製造方法を説明するための工程図である。
図３を参照すると、シリコン基板２１の所定の領域を所定の厚さだけエッチングして突出部２１ａを形成する。
【００２０】
図４を参照すると、酸化工程を行うとシリコン成分が酸素と反応してシリコン基板２１の表面に酸化膜２２が成長するが、このとき酸化条件を調節して酸化されずに残留する突出部２１ａの厚さがナノサイズほどに薄くなるようにする。
【００２１】
図５を参照すると、酸化膜を除去する。酸化膜が除去されると、酸化せずに薄い厚さで残留する突出部からなるシリコンロッド２３が形成される。その後、シリコン基板２１の表面部に、たとえばＮタイプの不純物を注入し、注入された不純物が拡散するように熱処理してシリコン基板２１の表面部にエミッタ電極２４が形成されるようにする。
【００２２】
図６を参照すると、シリコンロッド２３同士の間に絶縁層２５を形成した後、絶縁層２５上の所定の領域にゲート電極２６を形成する。この際、絶縁層２５は、シリコンロッド２３と同一の高さで形成してシリコンロッド２３の上部表面を露出させ、ゲート電極２６は、シリコンロッド２３とオーバーラップしないように所定のパターンで形成する。
【００２３】
絶縁層２５は、低温シリコン酸化膜またはシリコン窒化膜で形成され、ゲート電極２６は一般的な金属またはポリシリコンで形成される。この際、シリコンロッド２３によって発生した段差を用いてエッチバック（ｅｔｃｈｂａｃｋ）工程でゲート電極２６を形成すると、シリコンロッド２３上のゲート電極が除去されながらシリコンロッド２３とオーバーラップしないゲート電極２６を自己整列（ｓｅｌｆａｌｉｇｎ）方式で形成することができる。
【００２４】
さらに詳しく説明すると、絶縁層２５の形成時にシリコンロッド２３によって段差が発生し、これによりシリコンロッド２３が形成された部分の絶縁層２５がシリコンロッド２３のない部分に比べて高く形成される。この際、ゲート電極２６をパターニングするために、フォトレジスト（図示せず）を塗布した後、エッチバック工程を行うと、シリコンロッド２３の存在する部分のフォトレジストが除去されながらゲート電極２６が露出される。
【００２５】
この際、シリコンロッド２３のない部分はゲート電極２６が露出されない。次に、シリコンロッド２３のない部分のゲート電極２６が露出されるまでエッチバック工程を行うと、シリコンロッド２３の存在する部分のゲート電極２６は全てエッチングされてゲート電極２６の自己整列パターニングが可能になる。
【００２６】
図７を参照すると、エッチング工程でシリコンロッド２３を除去する。シリコンロッド２３が除去された領域にはナノサイズのナノホール２７が設けられ、ナノホール２７を介してエミッタ電極２４が露出される。シリコンロッド２３を除去するエッチング工程は、ドライエッチングまたはウェットエッチングで行われ、絶縁層２５とシリコンロッド２３のエッチング選択比を調節してシリコンロッド２３のみが除去できるようにする。
【００２７】
その後、ナノホール２７内にエミッタを形成するが、エミッタがどんな物質で形成されるかによって形成方法が異なる。まず、炭素ナノチューブまたはナノ粒子膜を用いてエミッタを形成する場合のエミッタ形成方法を説明する。
【００２８】
図８を参照すると、炭素ナノチューブまたはナノ粒子膜を用いてエミッタを形成する場合には、炭素ナノチューブまたはナノ粒子膜を成長させるための触媒層が必要なので、ナノホール２７の底面に露出されたエミッタ電極２４上に触媒層２８を形成する。この際、触媒層２８を電気化学堆積で形成し、ナノホール２７の底面のエミッタ電極２４上にのみ触媒層２８を選択的に形成する。
【００２９】
図９を参照すると、触媒層２８上に炭素ナノチューブまたはナノ粒子膜を成長させてナノホール２７内に炭素ナノチューブまたはナノ粒子膜からなるエミッタ２９を形成する。この際、炭素ナノチューブまたはナノ粒子膜は化学気相蒸着法（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎＭｅｔｈｏｄ）で成長させる。
【００３０】
ここで、エミッタ２９は、ナノホール２７内に形成されるので、エミッタ２９のアスペクト比は非常に大きくなる。したがって、低電圧でも電子を円滑に放出させることができる。これにより、エミッタのアスペクト比を増加させた３極型電界放出素子が製造される。
【００３１】
次に、図１０及び図１１を参照して、金属チップでエミッタを形成する場合のエミッタ形成方法を説明する。
図１０を参照すると、図３〜図７の工程が行われた状態で、エミッタ電極２４を成長させてナノホール２７の下部にエミッタ成長層２４ａを形成した後、ゲート電極２６を含む絶縁層２５上に犠牲金属層３０を形成する。犠牲金属層３０はアルミニウムまたは通常他の薄膜に影響を与えない範囲でリフトオフ（Ｌｉｆｔ−ｏｆｆ）が可能な物質からなり、電子ビーム蒸発法（Ｅｌｅｃｔｒｏ−ＢｅａｍＥｖａｐｏｒａｔｉｏｎＭｅｔｈｏｄ）で形成される。
【００３２】
図１１を参照すると、直進性に優れた蒸着装備を用いてナノホール２７内に金属物質を蒸着してチップ形のエミッタ３１を形成する。その後、犠牲金属層３０を除去する。これにより、低電圧でも電子を円滑に放出させることが可能な３極型電界放出素子が製造される。
【００３３】
本発明の技術的思想は、上述した好ましい実施例によって具体的に記載されたが、上述した実施例は本発明を説明するための例示に過ぎず、本発明を制限するものではない。また、当当業者であれば、本発明の技術思想の範囲内で様々な実施が可能なのは明らかなことである。
【００３４】
【発明の効果】
以上説明したように本発明によれば、一般的な半導体製造工程でナノメートルサイズのホールを形成し、ナノホール内にエミッタを形成してエミッタのアスペクト比を増加させることにより、駆動電圧を低めて消費電力を減少させることが可能な効果がある。
【図面の簡単な説明】
【図１】従来の電界放出素子の構造を説明するための断面図である。
【図２】本発明に係る電界放出素子の構造を示す断面図である。
【図３】本発明に係る電界放出素子の製造方法を説明するための工程図（その１）である。
【図４】本発明に係る電界放出素子の製造方法を説明するための工程図（その２）である。
【図５】本発明に係る電界放出素子の製造方法を説明するための工程図（その３）である。
【図６】本発明に係る電界放出素子の製造方法を説明するための工程図（その４）である。
【図７】本発明に係る電界放出素子の製造方法を説明するための工程図（その５）である。
【図８】本発明に係る電界放出素子の製造方法を説明するための工程図（その６）である。
【図９】本発明に係る電界放出素子の製造方法を説明するための工程図（その７）である。
【図１０】本発明における電界放出素子の製造方法の他の実施例を説明するための工程図（その１）である。
【図１１】本発明における電界放出素子の製造方法の他の実施例を説明するための工程図（その２）である。
【符号の説明】
１１、２１シリコン基板
１２、２４エミッタ電極
１３、２８触媒層
１４、２９、３１エミッタ
１５、２５絶縁層
１６、２６ゲート電極
２１ａ突出部
２２酸化膜
２３シリコンロッド
２７ナノホール
３０犠牲金属層

Claims

シリコン基板の上部にシリコンロッドを形成するステップと、
前記シリコン基板の表面部にエミッタ電極を形成するステップと、
前記シリコンロッド同士の間に絶縁層を埋めこむステップと、
前記絶縁層上にゲート電極を形成するステップと、
前記シリコンロッドを除去して前記エミッタ電極の所定部分が露出するようにナノホールを形成するステップと、
前記ナノホール内にエミッタを形成するステップと
からなることを特徴とする電界放出素子の製造方法。
前記シリコンロッドは、前記シリコン基板の所定領域を所定の厚さにエッチングして突出部を形成するステップと、前記突出部およびシリコン基板の表面を酸化させるステップと、前記シリコン基板および前記突出部表面の酸化された部分を除去するステップとによって形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
前記エミッタ電極は、前記シリコン基板に不純物を注入するステップと、前記注入された不純物を拡散させるステップとによって形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
前記不純物はＮ型不純物であることを特徴とする請求項３に記載の電界放出素子の製造方法。
前記エミッタは、前記ナノホールを介して露出される前記エミッタ電極上に触媒層を形成するステップと、前記触媒層に炭素ナノチューブ及びナノ粒子膜のうちいずれかを成長させるステップとによって形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
前記触媒層は電気化学堆積で形成されることを特徴とする請求項５に記載の電界放出素子の製造方法。
前記エミッタは、前記ナノホールを介して露出される前記エミッタ電極を成長させ、エミッタ成長層を形成するステップと、前記絶縁層及びゲート電極上に犠牲金属層を形成するステップと、前記ナノホール内部の前記エミッタ成長層上に金属を蒸着して金属チップを形成するステップと、前記犠牲金属層を除去するステップによって形成されることを特徴とする請求項１に記載の電界放出素子の製造方法。
前記犠牲金属層は、アルミニウム、またはリフトオフが可能な物質からなり、電子ビーム蒸発法で形成されることを特徴とする請求項７に記載の電界放出素子の製造方法。