KR20030042105A - 반도체 소자의 캐패시터 및 그 제조방법 - Google Patents

반도체 소자의 캐패시터 및 그 제조방법 Download PDF

Info

Publication number
KR20030042105A
KR20030042105A KR1020010072621A KR20010072621A KR20030042105A KR 20030042105 A KR20030042105 A KR 20030042105A KR 1020010072621 A KR1020010072621 A KR 1020010072621A KR 20010072621 A KR20010072621 A KR 20010072621A KR 20030042105 A KR20030042105 A KR 20030042105A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
capacitor
semiconductor device
barrier layer
manufacturing
Prior art date
Application number
KR1020010072621A
Other languages
English (en)
Other versions
KR100399073B1 (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0072621A priority Critical patent/KR100399073B1/ko
Priority to US10/222,684 priority patent/US6706627B2/en
Publication of KR20030042105A publication Critical patent/KR20030042105A/ko
Application granted granted Critical
Publication of KR100399073B1 publication Critical patent/KR100399073B1/ko
Priority to US10/739,234 priority patent/US7105883B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 및 그 제조방법에 관한 것으로 특히, 반도체 소자의 캐패시터 제조시에 사용되는 확산방지막과 그 제조방법에 관한 것이다. 본 발명은 산소의 확산을 방지하는 효과가 우수한 확산방지막을 제공하여 안정된 소자특성을 얻을 수 있게 한 것으로 이를 위한 본 발명은, 기판상에 형성된 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막; 상기 확산방지막상에 형성된 하부전극; 상기 하부전극상에 형성된 유전체; 상기 유전체상에 형성된 상부전극을 포함하여 이루어진다.

Description

반도체 소자의 캐패시터 및 그 제조방법{Capacitor in Semiconductor Device and method of fabricating the same}
본 발명은 반도체 소자의 캐패시터 및 그 제조방법에 관한 것으로 특히, 커패시터에 사용되는 확산방지막 및 그 제조방법에 관한 것이다.
반도체 메모리 소자중에서 많이 사용되고 있는 디램(DRAM:Dynamic Random Access Memory) 또는 FeRAM(Ferroelectric RAM)에서 커패시터는 일반적으로 폴리실리콘, 확산방지막, 하부전극, 고유전체 그리고 상부전극등으로 구성된다.
반도체 메모리 소자중 다이나믹램(Dynamic RAM :이하 DRAM이하 함)은 1개의 단위셀(unit cell)이 1개의 트랜지스터와 1개의 캐패시터로 구성되어 집적도가 뛰어난 메모리 소자이다.
메모리 소자에 있어서, 고집적화의 진전으로 3년마다 메모리의 용량이 4배씩 증가되어 현재에는 256Mb(Mega bit) DRAM 및 GB(giga bit)급의 디램도 개발되고 있다. 이와 같이 디램의 집적도가 높아질수록 전기신호를 읽고 기록하는 역할을 하는 셀의 면적은 점점 감소하고 있다. 예를 들어, 256Mb 디램의 경우 셀의 면적은 0.5㎛2이며, 이 경우 셀의 기본구성요소 중의 하나인 캐패시터의 면적은 0.3㎛2이하로 작아져야 한다.
이와 같이 적은 면적에 높은 캐패시턴스를 확보하기 위해서, 높은 유전상수를 갖는 유전막으로 캐패시터를 형성하거나 유전막을 얇게 형성하거나 또는 캐패시터의 단면적을 증가시키는 방법이 제시되고 있다.
캐패시터의 단면적(전하저장 전극의 표면적)을 증가시키기 위해서,스택(stack)형 캐패시터 또는 트렌치(trench)형 캐패시터를 형성하는 기술 또는 반구형의 폴리실리콘막을 사용하는 기술 등 여러가지 기술이 제안된바 있으나, 이러한 기술들은 캐패시터의 구조를 복잡하게 만들며 공정이 너무 복잡하여 제조단가의 상승과 수율을 저하시키는 등의 문제점이 있다.
캐패시터의 유전막으로는 보통 SiO2/Si3N4계 유전물질을 사용하는데, SiO2/Si3N4계 유전막의 두께를 감소시켜 캐패시턴스를 증가시키는 방법은 기술상 한계가 있다. 따라서, SiO2/Si3N4계 보다 유전율이 높은 Ta2O5, 페로브스카이트 (Perovskite) 구조를 갖는 SrBi2Ta2O9(이하, SBT), Pb(Zr,Ti)O3(이하, PZT), (Bi,La)4Ti3O12(이하, BLT)등의 고유전 물질을 이용한 캐패시터 제조 방법이 제시되고 있다.
소자의 고집적화에 따라서 전술한 바와 같은 고유전체 물질을 사용함에 따라, 이들의 전극재료로서, 전극재료의 산화에 의한 특성방지하기 위해서 내산화성이 우수한 Pt, Ru, RuO2, Ir, IrO2등의 복합구조를 갖는 전극에 대한 연구도 활성화 되어 있다.
한편, 전술한 바와 같은 하부전극을 적용하기 위해서는 하부전극과 폴리실리콘 플러그(plug) 사이에 확산방지막을 필수적으로 형성하여야 한다. 확산방지막은 600℃ 이상의 고온의 산소분위기에서 진행되는 유전체 형성공정에서 발생하는 산소의 확산을 방지하는 특성이 우수하여야 한다.
기존에 개발된 확산방지막들은 산소와 반응하여 산화가 발생하였으며 이러한 확산방지막의 산화는 부도체의 생성물을 형성하기 때문에 캐패시터의 오동작을 유발하는 문제점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 산소의 확산에 의한 캐패시터 오동작을 효과적으로 억제하는 확산방지막을 구비한 캐패시터 및 그 제조방법을 제공함을 그 목적으로 한다.
도1 내지 도2는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터를 도시한 도면
*도면의 주요부분에 대한 부호의 설명*
10 : 기판11 : 소오스/드레인
12 : 게이트13 : 층간절연막
14 : 폴리실리콘 플러그15 : 티타늄 실리사이드
16 : 티타늄 질화막17 : 접착력 향상층
20 : 루테늄-티타늄-질소 확산방지막
30 : 하부전극40 : 유전체
50 : 상부전극
상기한 목적을 달성하기 위한 본 발명은, 기판상에 형성된 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막; 상기 확산방지막상에 형성된 하부전극; 상기 하부전극상에 형성된 유전체; 상기 유전체상에 형성된 상부전극을 포함하여 이루어진다.
또한, 본 발명은 반도체 소자의 제조공정에 있어서, 기판상에 루테늄-티타늄-질소의 삼원계 원소로 확산방지막을 형성하는 단계; 상기 확산방지막을 어닐링하는 단계; 상기 확산방지막상에 하부전극, 유전체, 상부전극을 적층하여 형성하는 단계를 포함하여 이루어진다.
본 발명은 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막을 형성하여 고유전체 공정(증착 및 후처리)중에 발생되는 산소의 확산을 효과적으로 차단할수 있어 신뢰성 있고 전기적 특성이 우수한 캐패시터 특성을 확보하여 특성이 우수한 DRAM 및 FeRAM 반도체 소자의 제조를 가능케 한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2와 도3은 본 발명의 일실시예에 따라 형성된 반도체 소자의 캐패시터를 도시한 도면으로 먼저, 도2에 도시된 캐패시터는 트랜지스터의 소오스/드레인(11)과 연결된 폴리실리콘 플러그(14)와 상기 폴리실리콘 플러그(14)상에 티타늄을 증착하여 폴리실리콘 플러그(14)의 실리콘과 티타늄의 반응으로 생성된 티타늄 실리사이드(15)와 상기 티타늄 실리사이드(15)상에 형성된 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막(20)과 상기 확산방지막상에 차례로 적층되어 형성된 하부전극(30), 유전체(40), 상부전극(50)으로 구성되어 있다.
티타늄 실리사이드(15)는 폴리실리콘 플러그(14)로부터 하부전극(30)으로 실리콘이 확산되는 것을 방지하는 역할은 하고 있으며 상부, 하부전극물질로는 Pt, Ru, RuO2, Ir, IrO2등의 물질을 이용하며 유전체로는 Ta2O5, 페로브스카이트 (Perovskite) 구조를 갖는 SBT, PZT, SBTN, BLT 등과 같은 물질을 이용한다.
도3은 티타늄 실리사이드(15)상에 티타늄질화막(16)을 더 형성하고 또한, 접착력 향상을 위한 접착층(17)이 포함된 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막(20)을 구비한 반도체 소자의 캐패시터를 도시한 도면이다.
이하에서, 본 발명의 일실시예에 따른 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막을 형성하는 방법에 대해 상술한다.
반도체 소자의 캐패시터 제조공정은 600℃ 이상의 고온 공정이 수반되므로,유전체내의 산소가 외부로 확산된다. 따라서, 확산방지막은 산소의 확산을 막아야 할 뿐 아니라 산화에 대하여 상당한 저항을 가져야 한다.
확산방지막의 산화를 방지하기 위해서는 확산방지막을 구성하는 물질들 사이에 강한 화학적 결합이 이루어져 있어야 한다. 마지막으로 확산방지막은 산소와의 반응 후에도 전도성을 유지해야만 캐패시터가 작동하지 않는 문제가 발생하지 않는다.
이러한 요구조건들을 만족시키기 위해서 확산방지막을 이루는 기지물질은 준귀금속이 적당하다. 왜나하면 준귀금속과 산소와의 반응에 의해서 형성된 반응물은 전도성 산화물이기 때문에 전기적으로는 아무런 문제가 없기 때문이다.
또한, 확산방지막의 미세구조를 비정질로 만들어주고 확산방지막을 구성하는 물질들 사이에 강한 결합을 형성시키기 위해서는 금속을 첨가해야 하는데 이러한 첨가금속은 금속자체가 열적으로 안정하고 질소에 대한 친화력이 있어야 한다. 이런 성질을 갖는 금속은 내열금속이다. 그리고, 확산방지막을 구성하는 물질들 사이에 강한 화학적 결합을 지키기 위해서는 준귀금속에 내열금속 이외에도 질소가 첨가되어야 한다.
준귀금속기지에 내열금속과 질소가 첨가된 새로운 조성의 확산방지막은 내열금속과 질소와의 강한 화학적 결합때문에 비정질의 미세구조를 이룰 수 있으며 고온까지 비정질의 미세구조가 유지될 수 있다. 또한 새로운 조성의 확산방지막은 산소와 반응하여 산화된 이후에도 준귀금속 기지 때문에 전기적인 특성이 저하되지 않을 것이다.
본 발명에 따른 실시예에서는 준귀금속물질로 루테늄(Ru)을 사용하고 첨가되는 내열금속으로는 티타늄(Ti)을 사용하였다. 본 발명에서는 Ru 선구물질과 Ti의 선구물질을 이용하고 유기금속화학증착법((Metal Organic Chemical Vapor Deposition : MOCVD)을 이용하여 확산방지막을 형성하였다.
이와 같이, 유기금속화학증착법을 이용한 이유는 반도체 소자가 점점 더 미세화되어 감에 따라 캐패시터의 제조에 사용되는 스토리지노드 콘택홀의 직경이 0.1㎛정도로 작아지게 되어 종래에 사용되던 물리기상증착법(Phisical Vapor Deposition : PVD)으로는 우수한 갭필 특성을 얻을 수 없기 때문이다.
유기금속증착법에 사용되는 반응기체로는 여러 가지 기체를 사용하여 확산방지막을 형성할 수 있는데, NH3를 반응기체로 사용하는 경우를 참조하여 본 발명에 따른 일실시예를 설명하면 다음과 같다.
산소는 Ru 선구물질과 Ti 선구물질과 반응하여 Ru 및 TiN 막을 만들고 휘발성이 강한 반응생성물을 만들어 내는데 휘발성이 강한 반응생성물은 진공으로 쉽게 제거될 수 있다.
Ru 선구물질로 RuX2를 사용하고 Ti 선구물질로 TiX4를 사용하는 경우에는 아래와 같은 반응식에 따라 반응한다. 여기서, X는 리간드(regand)를 의미하며 구체적인 물질명은 상세히 후술한다.
RuX2+ NH3-----→ Ru + 2HX ( ↑)
TiX4+ NH3-----→ TiN + 4HX ( ↑)
Ru 선구물질로는 RuX2외에도 RuX3를 사용할 수 있는데, 이 경우엔 Ti 선구물질로 TiCl4를 사용하며 이에 따른 화학반응은 다음과 같다.
RuX3+ NH3-----→ RuOA+ 3HX ( ↑)
TiCl4+ NH3-----→ TiN + HCl ( ↑)
이 경우에도 역시 반응기체인 산소는 Ru 선구물질 및 Ti 선구물질과 반응하여 Ru 및 TiN 막을 만들고 휘발성이 강한 반응생성물을 만들어 내는데 휘발성이 강한 반응생성물은 진공으로 쉽게 제거될 수 있다.
이러한 반응원리을 바탕으로 본 발명의 일실시예에 따라 화학기상증착법에 의해 확산방지막을 형성하는 방법에 대한 세부 실시예를 기술하면 다음과 같다.
먼저, Ru선구물질(RuX2또는 RuX3) 및 Ti의 선구물질(TiX4또는 TiCl4)을 100℃ ∼ 900℃로 가열된 기판위에 공급하여 기판 표면에 흡착시킨다. 증착두께는 200 ∼ 1000Å로 하며, 증착되는 RuTiN 막의 조성은 Ru = 50 ∼ 90 at%, Ti = 10 ∼ 50 at%, N = 10 ∼ 80 at% 으로 한다.
Ru선구물질로 RuX2또는 RuX3를 사용하는 경우에, X는 수소(H), C1- C10알킬(alkyl), C2- C10알케닐(alkenyl), C1- C8알콕시(alkoxy), C6- C12아릴(aryl), β-디케토네이트 (β-diketonates), 시클로펜타디에닐 (cyclopentadienyl), C1- C8알킬시클로펜타디에닐(alkylcyclopentadienyl) 및 상기의 물질들에 할로겐이 첨가된 유도체들 중 어느 하나를 사용한다.
Ti선구물질로 TiX4또는 TiCl4를 사용하는 경우에, X는 수소(H), C1- C10알킬(alkyl), C2- C10알케닐(alkenyl), C1- C8알콕시(alkoxy), C6- C12아릴(aryl), β-디케토네이트 (β-diketonates), 시클로펜타디에닐 (cyclopentadienyl), C1- C8알킬시클로펜타디에닐(alkylcyclopentadienyl) 및 상기의 물질들에 할로겐이 첨가된 유도체들 중 어느 하나를 사용한다.
반응기체로는 산소기체 이외에도 O2, NH3, H2O, H2O2, ROH, RCOOH, C2- C10diol 중에서 적어도 질소를 포함하도록 혼합된 기체를 사용하고 R은 C1- C10alkyl, C2- C10alkenyl, C1- C8alkoxy, C6- C12aryl 및 상기의 물질에 할로겐이 첨가된 유도체들 중 어느 하나를 사용한다.
또한, 화학기상증착법에서 사용되는 퍼즈(purge) 기체로는 N2, He, Ne, Ar, H2또는 이들의 혼합기체를 사용한다.
이와 같은 방법으로 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막을 증착한 이후에, 증착된 상기 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막의 성질을 개선하기 위하여 여러 가지 공정이 적용될 수 있는데, 이온이나 플라즈마등을 이용하여 확산방지막의 표면을 더욱 조밀하게 만드는 공정과 확산방지막의 표면에 산소를 충진시키거나 균일한 산화층을 형성하는 공정이 적용될 수 있다.
이러한 방법들에 대해 상세히 설명하면 다음과 같다.
먼저, O2분위기 또는 Ar+O2분위기 또는 N2+O2분위기에서 100 ∼ 650℃의 온도범위와 1분 ∼ 5분의 시간동안 급속열처리를 수행하여 확산방지막의 표면에 산소를 충진시켜 막질을 개선할 수 있다.
Ar+O2분위기 또는 N2+O2분위기에서 산소를 충진시키는 경우에는 Ar과 O2의 조성비를 변화시키면서 급속 열처리를 수행할 수도 있고 N2+O2분위기인 경우에는 N2와 O2의 조성비를 변화시키면서 급속 열처리를 수행할 수 있다.
전술한 방법 이외에도, 이온을 이용하여 확산방지막의 표면을 조밀하게 만들고 산소이온을 이용하여 균일한 산화층을 형성하여 막질을 개선하는 방법이 있다.
즉, 산소이온을 기판쪽의 전기장으로 가속시키고 이를 이용하여 100 ∼ 650℃의 온도범위에서 1 ∼ 5분 동안 확산방지막의 표면을 때려주면 표면을 조밀화 시켜 막질을 개선할 수 있다. 산소이온은 위와 같이 표면을 조밀화하는데 사용될 수 있을 뿐만 아니라 균일한 산화층을 형성하여 막질을 개선하는데도 이용될 수 있다.
확산방지막의 표면을 조밀하게 만드는데 사용되는 이온으로는 산소이온 이외에도 여러가지 이온이 사용되어질 수 있는데, 챔버내에서 Ar 또는 N2를 이온화시켜 Ar이온 또는 N2이온을 이용하여 100 ∼ 650℃, 1분 ∼ 5분의 조건에서 증착막을 때려주어 막질을 조밀하게 만든 다음, 산소이온으로는 균일한 산화층을 형성하여 막질을 개선하는 방법이 있다.
이 경우, Ar과 N2를 이온화시킬 때에 산소도 동시에 이온화시켜서 산소이온도 막질을 조밀하게 만드는 공정에 사용하고 후속으로 산소이온을 이용하여 균일한 산화층을 형성하여 막질을 개선하는 방법도 적용할 수 있다.
NH4를 이용하여 막질을 개선하는 경우에는 챔버내에서 NH4또는 NH4플라즈마를 이용하여 열처리를 한 후(공정조건은 100 ∼ 650℃, 1 ∼ 5분), 산소이온으로 균일한 산화층을 형성하는 방법과 NH4플라즈마와 산소 플라즈마를 이용하여 열처리를 수행한 후, 산소이온으로 균일한 산화층을 형성하는 방법을 사용할 수도 있다.
또한, NH4플라즈마 또는 산소 플라즈마 대신에 챔버내에서 UV(Ultra Violet) 오존을 이용하여 확산방지막의 표면을 조밀하게 만들고 균일한 산화층을 형성시켜 막질을 개선할 수도 있다.(공정조건은 100 ∼ 650℃, 1 ∼ 5분)
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명에 의한 새로운 확산방지막은 고유전체막 공정(증착 및 후처리)중에 발생되는 산소의 확산을 효과적으로 차단할 수 있기 때문에 특성이 우수한 DRAM 및 FeRAM 반도체 소자제조를 가능케 하여 신뢰성 있고 전기적 특성이 우수한 캐패시터 특성을 확보할 수 있는 효과가 있으며 현재의 반도체 소자 및 차후에도 사용할 수 있을 것으로 기대된다.

Claims (17)

  1. 기판상에 형성된 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막;
    상기 확산방지막상에 형성된 하부전극;
    상기 하부전극상에 형성된 유전체;
    상기 유전체상에 형성된 상부전극
    을 포함하는 반도체 소자의 캐패시터.
  2. 제1항에 있어서,
    상기 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막은 Ru = 50 ∼ 90 at%, Ti = 10 ∼ 50 at%, N = 10 ∼ 80 at% 의 조성을 갖는 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서,
    상기 루테늄-티타늄-질소의 삼원계 원소로 구성된 확산방지막의 두께는 200 ∼ 1000Å 인 것을 특징으로 하는 반도체 소자의 캐패시터.
  4. 제1항에 있어서,
    상기 확산방지막상에 형성된 표면산화막을 더 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 캐패시터.
  5. 반도체 소자의 제조공정에 있어서,
    기판상에 루테늄-티타늄-질소의 삼원계 원소로 확산방지막을 형성하는 단계;
    상기 확산방지막을 어닐링하는 단계;
    상기 확산방지막상에 하부전극, 유전체, 상부전극을 적층하여 형성하는 단계
    를 포함하여 이루어지는 반도체 소자의 캐패시터 제조방법.
  6. 제5항에 있어서,
    상기 루테늄-티타늄-질소의 삼원계 원소로 확산방지막을 형성하는 단계는 유기금속화학기상증착법을 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  7. 제5항에 있어서,
    상기 루테늄-티타늄-질소의 삼원계 원소로 확산방지막을 형성하는 단계는100 ∼ 900℃의 온도범위에서 200 ∼ 1000Å의 두께로 확산방지막을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  8. 제5항에 있어서,
    상기 루테늄-티타늄-질소의 삼원계 원소로 확산방지막을 형성하는 단계에서 상기 루테늄-티타늄-질소의 삼원계 원소의 조성은 Ru = 50 ∼ 90at%, Ti = 10 ∼ 50at%, N = 10 ∼ 80at% 으로 하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  9. 제6항에 있어서,
    Ru 선구물질은 RuX2를 사용하고 Ti 선구물질은 TiX4를 사용하며 X는 수소, C1- C10알킬, C2- C10알케닐, C1- C8알콕시, C6- C12아릴, β-디케토네이트, 시클로펜타디에닐, C1- C8알킬시클로펜타디에닐 및 상기의 물질들에 할로겐이 첨가된 유도체들 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  10. 제6항에 있어서,
    Ru 선구물질은 RuX3를 사용하고 Ti 선구물질은 TiCl4를 사용하며 X는 수소, C1- C10알킬, C2- C10알케닐, C1- C8알콕시, C6- C12아릴, β-디케토네이트, 시클로펜타디에닐, C1- C8알킬시클로펜타디에닐 및 상기의 물질들에 할로겐이 첨가된 유도체들 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  11. 제6항에 있어서,
    퍼즈(purge)기체로는 N2, He, Ne, Ar, H2또는 이들의 혼합기체를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  12. 제9항 또는 제10항에 있어서,
    반응기체로는 O2, NH3, H2O, H2O2, ROH, RCOOH, C2- C10diol 중에서 적어도 산소가 포함되도록 혼합된 기체를 사용하며 R은 C1- C10alkyl, C2- C10alkenyl, C1- C8alkoxy, C6- C12aryl 및 상기의 물질들에 할로겐이 첨가된 유도체들 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  13. 제5항에 있어서,
    상기 확산방지막을 어닐링하는 단계는
    O2분위기 또는 Ar+O2분위기 또는 N2+O2분위기에서 O2, Ar 또는 N2의 조성비를 변화시켜 가며 100 ∼ 650℃의 온도범위와 1분 ∼ 5분의 시간동안 급속열처리를 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  14. 제5항에 있어서,
    상기 확산방지막을 어닐링하는 단계는
    전기장에 의해 가속된 산소이온을 이용하여 100 ∼ 650℃의 온도범위에서 1 ∼ 5분동안 어닐하여 확산방지막의 표면을 조밀화시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  15. 제5항에 있어서,
    상기 확산방지막을 어닐링하는 단계는
    챔버내에서 산소이온, Ar이온 또는 N2이온을 이용하여 100 ∼ 650℃, 1분 ∼ 5분의 조건에서 확산방지막의 표면을 조밀하게 한 다음, 균일한 산화층을 형성하는것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  16. 제5항에 있어서,
    상기 확산방지막을 어닐링하는 단계는
    챔버내에서 NH4,NH4플라즈마 또는 산소 플라즈마를 이용하여 100 ∼ 650℃, 1분 ∼ 5분 동안 열처리를 한 후, 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  17. 제5항에 있어서,
    상기 확산방지막을 어닐링하는 단계는
    챔버내에서 UV(Ultra Violet) 오존을 이용하여 100 ∼ 650℃, 1 ∼ 5분 동안 확산방지막의 표면을 조밀하게 만들고 균일한 산화층을 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
KR10-2001-0072621A 2001-11-21 2001-11-21 반도체 소자의 캐패시터 및 그 제조방법 KR100399073B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0072621A KR100399073B1 (ko) 2001-11-21 2001-11-21 반도체 소자의 캐패시터 및 그 제조방법
US10/222,684 US6706627B2 (en) 2001-11-21 2002-08-16 Method of manufacturing capacitor with a diffusion barrier containing ruthenium, titanium and nitrogen
US10/739,234 US7105883B2 (en) 2001-11-21 2003-12-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0072621A KR100399073B1 (ko) 2001-11-21 2001-11-21 반도체 소자의 캐패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030042105A true KR20030042105A (ko) 2003-05-28
KR100399073B1 KR100399073B1 (ko) 2003-09-26

Family

ID=19716152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0072621A KR100399073B1 (ko) 2001-11-21 2001-11-21 반도체 소자의 캐패시터 및 그 제조방법

Country Status (2)

Country Link
US (2) US6706627B2 (ko)
KR (1) KR100399073B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440072B1 (ko) * 2001-12-10 2004-07-14 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
JP2008078390A (ja) * 2006-09-21 2008-04-03 Fujitsu Ltd 半導体装置およびその製造方法
DE102008015270A1 (de) * 2008-03-20 2009-10-15 Qimonda Ag Herstellungsverfahren einer leitfähigen Schicht für eine integrierte Schaltung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01265542A (ja) * 1988-04-15 1989-10-23 Toshiba Corp 半導体装置
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
KR100189982B1 (ko) * 1995-11-29 1999-06-01 윤종용 고유전체 캐패시터의 제조방법
JP4214553B2 (ja) * 1996-12-26 2009-01-28 ソニー株式会社 誘電体キャパシタおよび不揮発性メモリ
US6600183B1 (en) * 1997-07-01 2003-07-29 Texas Instruments Incorporated Integrated circuit capacitor and memory
JP3169866B2 (ja) * 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
JP3092659B2 (ja) * 1997-12-10 2000-09-25 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
KR100574678B1 (ko) * 1998-05-25 2006-04-27 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
KR20020053967A (ko) * 2000-12-26 2002-07-06 박종섭 캐패시터 제조 방법
KR100721184B1 (ko) * 2001-02-06 2007-05-23 주식회사 하이닉스반도체 반도체 커패시터의 제조방법
US6900498B2 (en) * 2001-05-08 2005-05-31 Advanced Technology Materials, Inc. Barrier structures for integration of high K oxides with Cu and Al electrodes
KR100414872B1 (ko) * 2001-08-29 2004-01-13 주식회사 하이닉스반도체 반도체소자 및 그 제조 방법

Also Published As

Publication number Publication date
US7105883B2 (en) 2006-09-12
KR100399073B1 (ko) 2003-09-26
US20030094646A1 (en) 2003-05-22
US20040129968A1 (en) 2004-07-08
US6706627B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
JP4314413B2 (ja) Ｔａ▲下２▼Ｏ▲下５▼誘電体層の製造方法
US6548368B1 (en) Method of forming a MIS capacitor
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100424710B1 (ko) 반도체 소자의 제조방법
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US20030059959A1 (en) Method for fabricating capacitor
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
US6818522B2 (en) Method for forming capacitor of semiconductor device with RuTiN and RuTiO diffusion barrier
KR100713906B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100614576B1 (ko) 캐패시터 제조 방법
KR100533981B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100680952B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100886626B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
KR100772685B1 (ko) 캐패시터 형성 방법
KR100437618B1 (ko) (Ｔａ-Ｔｉ)ＯＮ 유전체 박막을 이용한 반도체 소자의캐패시터 형성 방법
KR100713908B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법
KR20030002022A (ko) 캐패시터의 제조 방법
KR20040001902A (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee