KR20030031616A - 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법 - Google Patents

게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20030031616A
KR20030031616A KR1020010063335A KR20010063335A KR20030031616A KR 20030031616 A KR20030031616 A KR 20030031616A KR 1020010063335 A KR1020010063335 A KR 1020010063335A KR 20010063335 A KR20010063335 A KR 20010063335A KR 20030031616 A KR20030031616 A KR 20030031616A
Authority
KR
South Korea
Prior art keywords
wafer
defects
single crystal
polishing
silicon wafer
Prior art date
Application number
KR1020010063335A
Other languages
English (en)
Inventor
이보영
이동건
황돈하
유학도
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020010063335A priority Critical patent/KR20030031616A/ko
Publication of KR20030031616A publication Critical patent/KR20030031616A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Abstract

본 발명은 본 발명의 목적은 게터링 수단을 가진 단결정 실리콘 웨이퍼를 제조하는 방법을 제공하기 위한 것으로서, 실리콘 단결정 잉곳을 얇게 절단하고, 이렇게 절단된 웨이퍼의 양면을 그라인딩 하고 세정하는 단계; 웨이퍼 표면 근처에 남아 있는 결정 손상들을 제거하기 위하여 케미컬 에치를 실시하는 단계; 온도 600도 내지 950도 정도로 열처리하여 웨이퍼 벌크 내에 미소결함의 핵을 형성하는 단계; 양면 폴리싱 단계를 포함한다.
폴리싱 단계에서는 양면 모두 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들을 전부 제거하거나 어느 일면에는 조금 남아 있게 할 수 있다.

Description

게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법{A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof}
본 발명은 웨이퍼의 표면 부위에 COP 무결함 영역을 만들고, 배면에 미세한 결정 결함들을 남겨서 게터링 수단으로 이용하는 고품질 웨이퍼 및 그 생산 방법에 관한 것이다.
반도체 집적회로 소자의 집적도가 보다 고밀도화 되어 감에 따라 디자인 룰(design rule)이 보다 작아짐으로 인해서 반도체 소자 형성 공정이 어려워 지고 있다. 반도체 소자 형성 공정에서 수율을 높이고 반도체 디바이스의 신뢰성을 높이기 위하여 웨이퍼 자체의 품질 향상이 요구되고 있다.
이러한 요구 중 하나는 반도체 소자가 형성될 웨이퍼의 활성영역(active region)에 결함이 없는 완벽한 단결정 실리콘 층을 가진 웨이퍼가 필요하다는 것이다. 그래서 반도체 소자 형성 영역에 결정결함(예: COP: Crystal Originated Particle)이 없는 웨이퍼의 생산이 필요하게 되고, COP 결함이 없는 웨이퍼의 개발에 많은 노력이 집중되고 있다.
또한 웨이퍼에 반도체 소자를 형성하는 공정 중에 디바이스에 치명적인 결함을 유발하는 전이금속(Transition metal)들을 흡수하기 위하여 게터링 수단을 가진 웨이퍼가 필요하게 된다. 일반적으로 게터링은 불필요한 물질을 흡수하여 이들의 부작용을 방지하는 것을 의미하는데, 반도체 공정 시에 야기될 수 있는 전이금속(transition metal)의 유입을 효과적으로 제어하기 위하여 웨이퍼 내에서 이러한 전이금속을 흡착(trap)하기 위하여 게터링 수단들을 만들어 주는 방식을 의미한다.
이 게터링 방식에는 대체로 IG(intrinsic gettering) 과 EG(extrinsic gettering) 두 가지로 나눈다.
IG 방식으로는 주로 실리콘 웨이퍼를 만드는 과정에서 Oi(Oxygen interstitial)의 양을 조절하여 반도체 소자 공정 시에 게터링 사이트(gettering site) 역할을 할 수 있는 BMD(bulk micro defect)를 만들어 주는 방식을 사용하여 왔다. 그러나 반도체 소자 공정에서 열처리 온도가 점점 낮아지고 있는 추세이고, 이러한 저온 공정에서는 게터링 사이트 역할을 하는 BMD의 생성이 힘들어지고 있다.
EG의 방법으로써 PBS(Poly-silicon Back Seal) 또는 BSD(Back Side Damage) 그리고 High energy Implantation등이 있다.
한국 공개 특허공보 특2001-0003616호에 게터링 개념을 적용한 실리콘 웨이퍼 제조 방법이 공개된 바 있다.
또한 웨이퍼를 고품질화 하기 위하여는 웨이퍼의 평활도(flatness)가 중요하게 다루어지고 있으며, 웨이퍼의 평활도 제어의 목적을 적절히 달성하기 위하여 웨이퍼 제조 공정 중에 양면 연마(DSP : Double Side Polishing)공정이 필수적으로 부가된다. 이 폴리싱 공정은 웨이퍼의 표면을 거울처름 평탄하게 만드는 연마 공정을 말한다.
본 발명의 목적은 게터링 수단을 가진 단결정 실리콘 웨이퍼를 제조하는 방법을 제공하기 위한 것으로서, 이 방법은 실리콘 단결정 잉곳을 얇게 절단하고, 이렇게 절단된 웨이퍼의 양면을 그라인딩 하고 세정하는 단계; 웨이퍼 표면 근처에 남아 있는 결정 손상들을 제거하기 위하여 케미컬 에치를 실시하는 단계; 온도 600도 내지 950도 정도로 열처리하여 웨이퍼 벌크 내에 미소결함의 핵을 형성하는 단계; 양면 폴리싱 단계를 포함한다. 폴리싱 단계에서는 양면 모두 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들을 전부 제거하거나 어느 일면에는 조금 남아 있게 할 수 있다.
미소결함의 핵을 형성하기위한 열처리는 열처리 로에서 30분 내지 3시간 정도 Ar, H2, N2, 또는 O2가스 분위기 하에서 실시하면 된다.
도1 내지 도6는 본 발명을 설명하기 위하여 개략적으로 보인 웨이퍼 단면도이다.
이하에서 도면을 참조하면서 본 발명의 구체적인 실시 예를 설명한다.
먼저 실리콘 잉곳을 절단하여 도1과 같은 웨이퍼로 만든다. 이 웨이퍼에는 잉곳을 슬라이싱 할 때 발생된 많은 요철이 발생되기 때문에 거친 표면을 가지고 있다.
이러한 거친 표면을 평탄한 표면으로 만들기 위하여 랩핑 또는 그라인딩 하여 도2에서 보인 바와 같이, 표면을 비교적 평탄하게 만든다.
그라인딩 공정에서 표면에 부착된 파티클 들과 오염 물질들을 제거하기 위하여 크리닝 공정을 실시한다.
이 공정에서는 SC1 세정용액 (NH4OH:H2O2:H2O=1:1:5)을 사용하여 세정하면 된다.(도3참조)
세정 공정을 마친 웨이퍼에 발생된 손상들을 치료하기 위하여 케미컬 에치한다.
케미컬 에치 공정은 이전까지의 공정에서 받은 손상들을 어느 정도 치유하기 위하여 에칭배스(bath)에 담그거나 또는 케미컬 에천트를 분사하는 방식을 이용한다. 이 공정에 의하여 웨이퍼 표면에 형성되어 있는 손상들을 어느 정도 제거할 수 있게 된다.
이렇게 한 다음 웨이퍼에 아직도 남아 있는 결정결함들을 치유하기 위하여 도4에서 보인 바와 같이 열처리를 실시한다. 이때 장차 게터링 사이트로 사용될 BMD 핵 형성을 위한 열처리까지 함께 하여도 된다.
즉, 웨이퍼의 표면 근처에 있는 결정 결함들을 치유하고, 잉곳 성장 시에 발생된 베이컨시 베이컨기(공공)들이 결합되어 형성된 보이드들을 제거함과 동시에 그라인딩 공정에서 발생된 결정 결함들을 어느 정도 치유하기 위하여 열처리를 실시한다. 아울러 웨이퍼 소자 형성시의 열처리 공정에서 서서히 BMD로 발전할 수 있는 BMD 핵을 형성하기 위하여 실시한다.
이 열처리 공정은 확산로를 사용하거나 급속열처리(RTP)장비를 추가 사용한다. 확산로를 사용하여 600도 내지 950도 정도의 온도로 30분 내지 3시간 정도 시간동안실시 하거나, 또는 급속열처리(RTP)장비를 사용하여 온도 1000도 내지 1200도 정도에서 1초 내지 5분 정도의 시간 동안 급속 열처리 공정을 추가 할 수 있다. 로 내의 분위기는 N2, O2, Ar, H2또는 N2+O2분위기 가스 내에서 실시하면 된다.
이러한 열처리 공정을 실시하면 웨이퍼 내에 있는 포인트 디펙트 들이 치유되고 Oi 들이 Si 원자들과 뭉쳐서 소자 형성 공정에서 BMD로 성장하여 갈 수 있는 BMD 핵이 도4에서 보인 바와 같이 형성된다. 이 BMD 핵은 소자 형성공정에서 금속 불순물들을 게터링할 게터링 사이트(BMD)로 된다.
RTP 장비를 이용하면 웨이퍼의 표면 부위에 있는 공공(Vacancy)들이 제거되어 무결함 영역(Denuded Zone)이 표면으로부터 일정 깊이 이상까지 형성이 된다. 급속 열처리를 하면 웨이퍼의 표면 부위에 있는 산소들이 증발되어 나가고, 표면 부위의 공공들의 농도가 줄어 든다. 그래서 표면으로부터 일정 깊이 이상에 있는 산소의 농도를 증가시키고 공공의 농도도 표면부위 보다 증가시킬 수가 있다.
이렇게 열처리 공정을 거친 웨이퍼에는 7-8 m 정도 깊이 영역까지 결정 손상들이 남아 있게 되는데, 양면 폴리싱 공정을 실시하여 이들 결함들을 제거한다.
이때 웨이퍼 양면을 모두 충분한 깊이 약 10 m 정도 이상으로 폴리싱하면 양면 모두 결함이 없는 웨이퍼가 되지만, 도5에서 보인 바와 같이 소자가 형성될 전면은 10 m 정도 연마하여 결정 결함들을 모두 없애고, 배면에는 5 내지 6 m 정도 연마하여 결정 결함들이 1 내지 3 m 정도 깊이 영역에 남아 있게 하는 것도 좋다.
이렇게 하여 잔류하는 1 - 3 m 정도의 깊이 영역에 존재하는 결함들이 소자 형성 공정에서 웨이퍼로 침투하는 불필요한 불순물들을 흡수하는 게터링 사이트로 역할하게 된다.
웨이퍼의 양면을 모두 폴리싱하면 웨이퍼의 양면에는 결정 결함이 없는 COP 프리한 영역을 가지고 벌크 내부에는 BMD핵을 가진 웨이퍼가 된다.
마지막으로 최종적인 세정 공정을 실시하여 도6에서 보인 바와 같은 웨이퍼를 생산한다. 도6에서는 일면에 미소결함이 존재하는 웨이퍼의 단면을 개략적으로 보인 것이다.
이상 설명한 바와 같은 방법으로 제조된 웨이퍼는 반도체 소자 형성 영역이 있는 전면에는 일정한 깊이까지 COP결함이 없는 영역이 되고, 이 영역 이하에는 BMD 핵이 많이 존재하게 되고, 웨이퍼 배면에는 결정 결함들이 다수 존재하게 되어 게터링 능력이 증대된 웨이퍼가 된다. 또는 양면 모두 일정한 깊이까지 무결함 영역이 되고, 이 영역 이하에는 BMD 핵이 많이 존재하게 되는 웨이퍼가 된다.
그래서 무결함 영역에 고집적 소자가 형성되어 신뢰성 있는 디바이스를 생산할 수가 있게 된다.

Claims (10)

  1. 게터링 수단을 가진 단결정 실리콘 웨이퍼를 제조하는 방법에 있어서,
    실리콘 단결정 잉곳을 얇게 절단하고, 이렇게 절단된 웨이퍼의 양면을 그라인딩 하고 세정하는 단계;
    웨이퍼 표면 근처에 남아 있는 손상들을 제거하기 위하여 케미컬 에치를 실시하는 단계;
    온도 600도 내지 950도 정도로 열처리하는 단계;
    이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들을 제거하기 위한 양면 폴리싱을 실시하는 폴리싱 단계; 그리고 세정 단계를 포함하는 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.
  2. 청구항 1에 있어서,
    상기 케미컬 에치 공정에서는 웨이퍼를 에칭배스에 담그거나 또는 케미컬 에천트를 웨이퍼에 분사하는 방식으로 실시하는 것이 특징인 단결정 실리콘 웨이퍼 제조 방법.
  3. 청구항 1에 있어서,
    상기 열처리 단계에서는 웨이퍼 벌크 내에 미소결함의 핵을 형성하기 위하여 열처리 로에서 30분 내지 3시간 정도 실시하는 것이 특징인 단결정 실리콘 웨이퍼 제조 방법.
  4. 청구항 1, 2, 3 항 중 어느 하나의 항에 있어서,
    상기 열처리는 Ar, H2,N2,또는 O2가스 중 하나 이상 선택한 가스 분위기 하에서 실시하는 것이 특징인 단결정 실리콘 웨이퍼 제조 방법.
  5. 청구항 1에 있어서,
    상기 세정단계에서는 SC1 세정 용액 (NH4OH:H2O2:H2O=1:1:5) 을 사용하여 세정하는 것이 특징인 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.
  6. 청구항 1에 있어서,
    상기 폴리싱 단계에서는 일면은 이전 단계까지의 공정에서 아직도 제거되지 아니한 미소한 결정 결함들이 남아 있게 하고, 타면은 이들 결함들이 전부 깎여 나가게 하는 것이 특징인 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.
  7. 청구항 6에 있어서,
    상기 폴리싱 단계에서는 웨이퍼의 일면은 두께 약 10 m 정도 연마하고, 다른 면은 두께를 5 m 정도만 연마하여, 웨이퍼의 배면에 1-3 m 정도의 깊이까지 결정 결함이 존재하도록 하는 것이 특징인 실리콘 웨이퍼 제조 방법.
  8. 청구항 6에 있어서,
    상기 폴리싱 단계에서는 웨이퍼의 양면을 두께 약 10 m 정도 연마하는 것이 특징인 실리콘 웨이퍼 제조 방법.
  9. 반도체 소자들이 형성되는 전면과 그 반대면인 배면을 가지는 단결정 실리콘 웨이퍼에 있어서,
    웨이퍼 표면 근처에 COP가 없는 영역을 가지고 있고,
    웨이퍼 전면과 반대면 사이에 반도체 소자 형성 공정에서 미소 결함으로 발전할 수 있는 미소 결함 핵이 형성되어 있고,
    웨이퍼 배면 일부에는 웨이퍼 절단 공정과 연마 공정에서 발생되는 미소한 결정 결함들이 남아 있는 것이 특징인 단결정 실리콘 웨이퍼.
  10. 청구항 10에 있어서,
    상기 결정 결함들은 상기 웨이퍼 배면으로부터 깊이 1-3 m 정도까지 존재하는 것이 특징인 단결정 실리콘 웨이퍼.
KR1020010063335A 2001-10-15 2001-10-15 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법 KR20030031616A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010063335A KR20030031616A (ko) 2001-10-15 2001-10-15 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010063335A KR20030031616A (ko) 2001-10-15 2001-10-15 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030031616A true KR20030031616A (ko) 2003-04-23

Family

ID=29564612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010063335A KR20030031616A (ko) 2001-10-15 2001-10-15 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20030031616A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722523B1 (ko) * 2005-10-28 2007-05-28 주식회사 실트론 웨이퍼 표면 식각 방법
KR100975467B1 (ko) * 2010-02-11 2010-08-11 최병일 비상 탈출기

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920015489A (ko) * 1991-01-15 1992-08-27 문정환 웨이퍼 이면 산소주입에 의한 익스트린식 게더링 방법
KR930014807A (ko) * 1991-12-06 1993-07-23 문정환 반도체 기판의 불순물 제거방법
JPH09246216A (ja) * 1996-03-06 1997-09-19 Mitsubishi Materials Shilicon Corp 半導体ウェ−ハの製造方法
KR100201705B1 (ko) * 1996-07-03 1999-06-15 이 창 세 경면 연마 웨이퍼 제조방법
JPH11274112A (ja) * 1999-02-08 1999-10-08 Sumitomo Sitix Corp 半導体ウエ―ハの製造方法
JP2000340571A (ja) * 1999-05-27 2000-12-08 Mitsubishi Materials Silicon Corp 高平坦度ウェーハの製造方法
KR20010017957A (ko) * 1999-08-16 2001-03-05 윤종용 웨이퍼의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920015489A (ko) * 1991-01-15 1992-08-27 문정환 웨이퍼 이면 산소주입에 의한 익스트린식 게더링 방법
KR930014807A (ko) * 1991-12-06 1993-07-23 문정환 반도체 기판의 불순물 제거방법
JPH09246216A (ja) * 1996-03-06 1997-09-19 Mitsubishi Materials Shilicon Corp 半導体ウェ−ハの製造方法
KR100201705B1 (ko) * 1996-07-03 1999-06-15 이 창 세 경면 연마 웨이퍼 제조방법
JPH11274112A (ja) * 1999-02-08 1999-10-08 Sumitomo Sitix Corp 半導体ウエ―ハの製造方法
JP2000340571A (ja) * 1999-05-27 2000-12-08 Mitsubishi Materials Silicon Corp 高平坦度ウェーハの製造方法
KR20010017957A (ko) * 1999-08-16 2001-03-05 윤종용 웨이퍼의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722523B1 (ko) * 2005-10-28 2007-05-28 주식회사 실트론 웨이퍼 표면 식각 방법
KR100975467B1 (ko) * 2010-02-11 2010-08-11 최병일 비상 탈출기

Similar Documents

Publication Publication Date Title
KR100423752B1 (ko) 실리콘 반도체 웨이퍼 및 그 제조 방법
KR100881682B1 (ko) 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조
US6613678B1 (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
US7582540B2 (en) Method for manufacturing SOI wafer
JP4351686B2 (ja) 半導体ウェーハの処理方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
US6451672B1 (en) Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
US4878988A (en) Gettering process for semiconductor wafers
JPH0472735A (ja) 半導体ウエーハのゲッタリング方法
KR20030031616A (ko) 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
KR20100105583A (ko) 반도체 기판들의 ｈｆ 처리들에서 워터마크들의 감소
KR20030032448A (ko) 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
JPS62123098A (ja) シリコン単結晶の製造方法
KR20030030620A (ko) 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR19980077553A (ko) 접합형 에스.오.아이 웨이퍼 제조방법
KR20030030712A (ko) 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
JPH08293589A (ja) 半導体基板および半導体装置
KR20030015770A (ko) 단결정 실리콘 웨이퍼 및 그 제조방법
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
KR20030015769A (ko) 배면에 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR20030033187A (ko) 반도체용 에피택셜 웨이퍼의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application