KR20030030620A - 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 - Google Patents
게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 Download PDFInfo
- Publication number
- KR20030030620A KR20030030620A KR1020010062843A KR20010062843A KR20030030620A KR 20030030620 A KR20030030620 A KR 20030030620A KR 1020010062843 A KR1020010062843 A KR 1020010062843A KR 20010062843 A KR20010062843 A KR 20010062843A KR 20030030620 A KR20030030620 A KR 20030030620A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- single crystal
- silicon wafer
- gettering
- crystal silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000005247 gettering Methods 0.000 title claims abstract description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims description 8
- 230000007547 defect Effects 0.000 claims abstract description 26
- 239000013078 crystal Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000006911 nucleation Effects 0.000 claims 1
- 238000010899 nucleation Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 7
- 239000002245 particle Substances 0.000 abstract description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 1
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 1
- 241000282816 Giraffa camelopardalis Species 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 게터링 수단을 가진 단결정 실리콘 웨이퍼를 제조하기 위한 방법에 관한 것이다.
본 방법은 실리콘 단결정 잉곳을 얇게 절단하는 단계; 상기 절단된 웨이퍼의 양면을 그라인딩 하고 세정하는 단계; BMD 핵 형성을 위한 열처리를 실시하는 단계; 양면을 폴리싱하되 일면은 그라인딩 단계에서 발생된 미소한 결정 결함들이 전부 깎여 나가게 하고 다른 면은 미소한 결정 결함들이 일부 남아 있게 하는 폴리싱 단계, 그리고 세정 단계를 포함한다.
양면 폴리싱 단계에서 웨이퍼의 일면은 10㎛ 연마하고, 다른 면은 5㎛ 정도만 연마하여, 웨이퍼의 배면에 1-3㎛ 정도의 결정 결함이 존재하도록 한다.
본 발명의 웨이퍼는 반도체 소자들이 형성되는 전면과 그 반대면인 배면을 가지고, 웨이퍼 전면과 반대면 사이에 반도체 소자 형성 공정에서 미소 결함으로 발전할 수 있는 미소 결함 핵이 형성되어 있고, 웨이퍼 절단 공정과 연마 공정에서 발생되는 미소한 결정 경함들이 웨이퍼 배면에 일부분 남아 있는 것이다.
Description
본 발명은 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법에 관한 것으로서, 특히 반도체 소자 형성 공정에서 고 집적화 된 소자의 제작을 위하여 저온 공정과 저 산소 웨이퍼를 사용하는 경우에 야기되는 웨이퍼 자체의 게터링 능력 저하를 향상시키기 위한 게터링 수단을 보강한 웨이퍼의 제조 방법과 이러한 방법으로 제작된 웨이퍼에 관한 것이다.
반도체 집적회로 소자의 집적도가 보다 고밀도화 되어 감에 따라 디자인 룰(design rule)이 보다 작아짐으로 인해서 반도체 소자 형성 공정이 어려워 지고 있다. 반도체 소자 형성 공정에서 수율을 높이고 반도체 디바이스의 신뢰성을 높이기 위하여 웨이퍼 자체의 품질 향상이 요구되고 있다.
이러한 요구 중 하나는 반도체 소자가 형성될 웨이퍼의 활성영역(active region)에 결함이 없는 완벽한 단결정 실리콘 층을 가진 웨이퍼가 필요하다는 것이다. 그래서반도체 소자 형성 영역에 결함(예: COP: Crystal Originated Particle)이 없는 웨이퍼의 생산이 필요하게 되고, COP 결함이 없는 웨이퍼의 개발에 많은 노력이 집중되고 있다.
또한 웨이퍼에 반도체 소자를 형성하는 공정 중에 디바이스에 치명적인 결함을 유발하는 전이금속(Transition metal)들을 흡수하기 위하여 게터링 수단을 가진 웨이퍼가 필요하게 된다. 일반적으로 게터링은 불필요한 물질을 흡수하여 이들의 부작용을 방지하는 것을 의미하는데, 반도체 공정 시에 야기될 수 있는 전이금속(transition metal)의 유입을 효과적으로 제어하기 위하여 웨이퍼 내에서 이러한 전이금속을 흡착(trap)하기 위하여 게터링 수단들을 만들어 주는 방식을 의미한다.
이 게터링 방식에는 대체로 IG(intrinsic gettering) 과 EG(extrinsic gettering) 두 가지로 나눈다.
IG 방식으로는 주로 실리콘 웨이퍼를 만드는 과정에서 Oi(Oxygen interstitial)의 양을 조절하여 반도체 소자 공정 시에 게터링 사이트(gettering site) 역할을 할 수 있는 BMD(bulk micro defect)를 만들어 주는 방식을 사용하여 왔다. 그러나 반도체 소자 공정에서 열처리 온도가 점점 낮아지고 있는 추세이고, 이러한 저온 공정에서는 게터링 사이트 역할을 하는 BMD의 생성이 힘들어지고 있다.
EG의 방법으로써 PBS(Poly-silicon Back Seal) 또는 BSD(Back Side Damage) 그리고 High energy Implantation등이 있다.
한국 공개 특허공보 특2001-0003616호에 게터링 개념을 적용한 실리콘 웨이퍼 제조방법이 공개된 바 있다.
또한 웨이퍼를 고품질화 하기 위하여는 웨이퍼의 평활도(flatness)가 중요하게 다루어지고 있으며, 웨이퍼의 평활도 제어의 목적을 적절히 달성하기 위하여 웨이퍼 제조 공정 중에 양면 연마(DSP : Double Side Polishing)공정이 필수적으로 부가된다. 이 폴리싱 공정은 웨이퍼의 표면을 거울처름 평탄하게 만드는 연마 공정을 말한다.
본 발명의 목적은 반도체 소자 형성 공정에서 불필요한 불순물들을 게터링하는 게터링 사이트를 웨이퍼 내부 및 웨이퍼 배면에 형성하는 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 반도체 소자 형성 공정에서 불필요한 불순물들을 게터링하는 게터링 사이트들이 내부 및 배면에 형성된 웨이퍼를 제공하기 위한 것이다.
이러한 목적 달성을 위하여 본 발명에서는 저온 열처리 공정과 양면 폴리싱 공정(DSP)을 포함하는 방법을 제공한다.
양면 폴리싱 공정에서는 웨이퍼 절단 공정에서 발생된 미소한 결정 결함들을 소자 형성면인 웨이퍼 전면에는 연마 하여 제거하고, 배면에는 일부분 그대로 남겨 주는 방법을 이용하고, 저온 열처리 공정에서는 웨이퍼 중간에 후속 공정들에서 BMD로 발전될 수 있는 핵을 형성하는 주는 방법을 이용한다.
본 방법은 실리콘 단결정 잉곳을 얇게 절단하는 단계; 상기 절단된 웨이퍼의 양면을 그라인딩 하고 세정하는 단계; BMD 핵 형성을 위한 열처리를 실시하는 단계;양면을 폴리싱하되 일면은 그라인딩 단계에서 발생된 미소한 결정 결함들이 전부 깎여 나가게 하고 다른 면은 미소한 결정 결함들이 일부 남아 있게 하는 폴리싱 단계, 그리고 세정 단계를 포함한다.
저온 열처리는 600도 내지 950 정도의 온도에서 N2가스, O2가스, Ar, H2 ,또는 N2+ O2가스 분위기 하에서 실시한다.
양면 폴리싱 단계에서 웨이퍼의 일면은 10 ㎛ 정도 연마하고, 다른 면은 5 ㎛ 정도만 연마하여, 웨이퍼의 배면에 1-3 ㎛ 정도의 결정 결함이 존재하도록 한다.
본 발명의 웨이퍼는 반도체 소자들이 형성되는 전면과 그 반대면인 배면을 가지고, 웨이퍼 전면과 반대면 사이에 반도체 소자 형성 공정에서 미소 결함으로 발전할 수 있는 미소 결함 핵이 형성되어 있고, 웨이퍼 절단 공정과 연마 공정에서 발생되는 미소한 결정 경함들이 웨이퍼 배면에 일부분 남아 있는 것이다.
도1 내지 도4는 본 발명을 설명하기 위하여 개략적으로 보인 웨이퍼 단면도이다.
이하에서 도면을 참조하면서 본 발명의 구체적인 실시예를 설명한다.
먼저 실리콘 잉곳을 절단하여 도1과 같은 웨이퍼로 만든다. 이 웨이퍼에는 잉곳을 슬라이싱 할 때 발생된 많은 요철이 발생되기 때문에 거핀 표면을 가지고 있다.
이러한 거친 표면을 평탄한 표면으로 만들기 위하여 랩핑 또는 그라인딩 하여 도2에서 보인 바와 같이, 표면을 비교적 평탄하게 만든다.
그라인딩 공정에서 표면에 부착된 파티클 들과 오염 물질들을 제거하기 위하여 크리닝 공정을 실시한다.
이 공정에서는 도3에서 보인 바와 같이, SC1 세정용액 (NH4OH : H2O2 : H2O = 1 : 1 : 5)을 사용하여 세정하면 된다.
다음에는 웨이퍼를 도4와 같이 열처리한다.
이 열처리는 잉곳 성장시에 발생된 써멀 도너(Thermal Donor: 산소들이 뭉친 것)와 그라인딩 공정에서 발생된 결정 결함들을 어느 정도 치유함과 아울러 특별히 웨이퍼 벌크 내에 BMD 핵을 형성하기 위하여 실시한다. 이때 발생된 BMD 핵은 소자 형성시의 열처리 공정에서 서서히 BMD로 발전할 수 있는 것들이다.
이 열처리 공정은 확산로를 사용하거나 급속열처리(RTP)장비를 추가 사용한다. 확산로를 사용하여 600도 내지 950도 정도의 온도로 30분 내지 3시간 정도 시간동안 실시 하거나, 또는 급속열처리(RTP)장비를 사용하여 온도 1000도 내지 1200도 정도에서 1초 내지 5분 정도의 시간 동안 급속 열처리 공정을 추가 할 수 있다. 로 내의 분위기는 N2, O2, Ar, H2또는 N2+O2분위기 가스 내에서 실시하면 된다.
이러한 열처리 공정을 실시하면 웨이퍼 내에 있는 포인트 디펙트 들이 치유되고 Oi 들이 Si 원자들과 뭉쳐서 소자 형성 공정에서 BMD로 성장하여 갈 수 있는 BMD 핵이 도3에서 보인 바와 같이 형성된다. 이 BMD 핵은 소자 형성공정에서 금속 불순물들을 게터링할 게터링 사이트(BMD)로 된다.
RTP를 하면 웨이퍼의 표면 부위에 있는 공공(Vacancy)들이 제거되어 무결함 영역(Denuded Zone)이 표면으로부터 일정 깊이 이상까지 생성이 된다. 급속 열처리를 하면 웨이퍼의 표면 부위에 있는 공공들의 농도가 줄어 든다.
이렇게 열처리 공정을 거친 웨이퍼에는 7-8 ㎛ 정도 깊이 영역까지 결정 손상들이남아 있게 되는데, 양면 폴리싱 공정을 실시하여, 도5에서 보인 바와 같이, 소자가 형성될 전면은 10 ㎛ 정도 연마하여 결정 결함들을 모두 없애고, 배면에는 5 내지 6 ㎛ 정도 연마하여 결정 결함들이 1 내지 3 ㎛ 정도 깊이 영역에 남아 있게 한다.
이렇게 잔류하는 1 - 3 ㎛ 정도의 깊이 영역에 존재하는 결함들이 소자 형성 공정에서 웨이퍼로 침투하는 불필요한 불순물들을 흡수하는 게터링 사이트로 역할하게 된다.
마지막으로 최종적인 세정 공정을 실시하여 도6에서 보인 바와 같은 웨이퍼를 생산한다.
이상 설명한 바와 같은 방법으로 제조된 웨이퍼는 반도체 소자 형성 영역이 있는 전면에는 일정한 깊이까지 무결함 영역이 되고, 이 영역 이하에는 BMD 핵이 많이 존재하게 되고, 웨이퍼 배면에는 결정 결함들이 다수 존재하게 된다. 그래서 소자 형성 공정에서 불필요한 불순물들이 BMD 게터링 사이트나 배면의 결정 결함들에 의하여 게터링 되고, 무결함 영역에는 고집적 소자가 형성되어 신뢰성 있는 디바이스를 생산할 수가 있게 된다.
Claims (5)
- 게터링 수단을 가진 단결정 실리콘 웨이퍼를 제조하기 위한 방법에 있어서,실리콘 단결정 잉곳을 얇게 절단하는 단계;상기 절단된 웨이퍼의 양면을 그라인딩 하고 세정하는 단계;BMD 핵 형성을 위한 열처리를 실시하는 단계;양면을 폴리싱하되 일면은 그라인딩 단계에서 발생된 미소한 결정 결함들이 전부 깎여 나가게 하고 다른 면은 미소한 결정 결함들이 일부 남아 있게 하는 폴리싱 단계, 그리고세정 단계를 포함하는 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.
- 청구항 1에 있어서,상기 열처리는 600도 내지 950 정도의 온도에서 N2가스, Ar가스, O2가스, N2+ O2가스, H2가스 중 어느 하나의 분위기 하에서 실시하는 것이 특징인 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.
- 청구항 1에 있어서,상기 세정단계에서는 SC1 세정 용액 (NH4OH:H2O2:H2O=1:1:5) 을 사용하여 세정하는 것이 특징인 게터링 수단을 가진 단결정 실리콘 웨이퍼 제조 방법.
- 청구항 1에 있어서,상기 양면 폴리싱 단계에서 웨이퍼의 일면은 10 ㎛ 정도 연마하고, 다른 면은 5 ㎛ 정도만 연마하여, 웨이퍼의 배면에 1-3 ㎛ 정도의 깊이 영역에 결정 결함이 존재하도록 하는 것이 특징인 실리콘 웨이퍼 제조 방법
- 반도체 소자들이 형성되는 전면과 그 반대면인 배면을 가지는 단결정 실리콘 웨이퍼에 있어서,웨이퍼 전면과 반대면 사이에 반도체 소자 형성 공정에서 미소 결함으로 발전할 수 있는 미소 결함 핵이 형성되어 있고,웨이퍼 절단 공정과 연마 공정에서 발생되는 미소한 결정 결함들이 웨이퍼 배면에 일부분 남아 있고,상기 웨이퍼 배면에 남아있는 결함들의 범위가 표면으로부터 1-3 ㎛ 영역인 것이 특징인 단결정 실리콘 웨이퍼.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010062843A KR20030030620A (ko) | 2001-10-12 | 2001-10-12 | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010062843A KR20030030620A (ko) | 2001-10-12 | 2001-10-12 | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030030620A true KR20030030620A (ko) | 2003-04-18 |
Family
ID=29564298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010062843A KR20030030620A (ko) | 2001-10-12 | 2001-10-12 | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030030620A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101125741B1 (ko) * | 2010-04-12 | 2012-03-27 | 주식회사 엘지실트론 | 어닐 웨이퍼 및 그 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6419729A (en) * | 1987-07-14 | 1989-01-23 | Kyushu Electron Metal | Manufacture of semiconductor wafer |
| JPH06232141A (ja) * | 1992-12-07 | 1994-08-19 | Sony Corp | 半導体基板の作成方法及び固体撮像装置の製造方法 |
| KR100201705B1 (ko) * | 1996-07-03 | 1999-06-15 | 이 창 세 | 경면 연마 웨이퍼 제조방법 |
| JP2000340571A (ja) * | 1999-05-27 | 2000-12-08 | Mitsubishi Materials Silicon Corp | 高平坦度ウェーハの製造方法 |
| KR20010016974A (ko) * | 1999-08-06 | 2001-03-05 | 윤종용 | 웨이퍼의 제조방법 |
-
2001
- 2001-10-12 KR KR1020010062843A patent/KR20030030620A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6419729A (en) * | 1987-07-14 | 1989-01-23 | Kyushu Electron Metal | Manufacture of semiconductor wafer |
| JPH06232141A (ja) * | 1992-12-07 | 1994-08-19 | Sony Corp | 半導体基板の作成方法及び固体撮像装置の製造方法 |
| KR100201705B1 (ko) * | 1996-07-03 | 1999-06-15 | 이 창 세 | 경면 연마 웨이퍼 제조방법 |
| JP2000340571A (ja) * | 1999-05-27 | 2000-12-08 | Mitsubishi Materials Silicon Corp | 高平坦度ウェーハの製造方法 |
| KR20010016974A (ko) * | 1999-08-06 | 2001-03-05 | 윤종용 | 웨이퍼의 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101125741B1 (ko) * | 2010-04-12 | 2012-03-27 | 주식회사 엘지실트론 | 어닐 웨이퍼 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100423752B1 (ko) | 실리콘 반도체 웨이퍼 및 그 제조 방법 | |
| US6613678B1 (en) | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure | |
| US7582540B2 (en) | Method for manufacturing SOI wafer | |
| JP2000077352A (ja) | 半導体基板及び半導体基板の作製方法 | |
| KR20070005660A (ko) | 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조 | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| JP2010034128A (ja) | ウェーハの製造方法及び該方法により得られたウェーハ | |
| US4878988A (en) | Gettering process for semiconductor wafers | |
| JP6604300B2 (ja) | シリコン接合ウェーハの製造方法 | |
| WO2007063677A1 (ja) | 半導体ウエーハの平面研削方法および製造方法 | |
| US7871904B2 (en) | Wafer processing method for improving gettering capabilities of wafers made therefrom | |
| KR20030030620A (ko) | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 | |
| JP6604294B2 (ja) | シリコン接合ウェーハの製造方法 | |
| KR20030031616A (ko) | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법 | |
| KR20030030712A (ko) | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 | |
| KR20030015770A (ko) | 단결정 실리콘 웨이퍼 및 그 제조방법 | |
| KR20030032448A (ko) | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 | |
| KR100308183B1 (ko) | 웨이퍼의 제조방법 | |
| KR20030015769A (ko) | 배면에 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH02183531A (ja) | 半導体ウエーハの洗浄方法 | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |