KR20030028823A - 안정기 제어용 프로그래밍가능한 ｐｗｍ 모듈 - Google Patents

Abstract

프로그래밍가능한 펄스 폭 변조(PWM) 생성기가 개시되고, 단일 모듈은 조명 디바이스용 안정기를 제어하는데 이용된 4개의 상이한 신호를 제공한다. 단일 레지스터에서 그 값을 변경시킴으로써, 다양한 파형이 얻어진다.

Description

안정기 제어용 프로그래밍가능한 ＰＷＭ 모듈{PROGRAMMABLE ＰＷＭ MODULE FOR CONTROLLING A BALLAST}

펄스 폭 변조(PWM: Pulse Width Modulation) 생성기는 전자 디바이스로 전달된 전력을 제어하기 위해 다양한 응용에 사용된다. 전자 조명기 또는 이와 유사한 디바이스를 구동하는데 사용하기 위한 안정기를 제어할 때, 일반적으로 4개의 상이한 모드 중 하나가 사용된다. 더 구체적으로는, 일반적으로 안정기용 제어 회로는 4개의 상이한 신호 세트 중 하나를 생성하며, 모드는, 제어 회로로부터 발산하고 안정기를 구동하는데 사용되는 2개의 상이한 펄스 시퀀스(즉, 파형)의 특정한 관계를 한정한다. 그 때 2개의 제어 파형은 상이한 트랜지스터 스위치의 게이트로 입력되어, 필요한 펄스 폭 변조된 신호를 생성시키기 위해 스위치를 턴 온 및 오프한다. 그러므로, 2개의 파형이 게이팅 신호(gating signals)로서 2개의 상이한 스위치에 사용되기 때문에, 상기 2개의 파형을 G1 및 G2로 언급한다. 일반적으로, 스위치는 트랜지스터로서 구현된다.

제 1 모드에서, 도 2에 201로 도시된 파형이 생성된다. 추가 모드에 사용된 제어 파형(G1 및 G2)은 도 2에 각각 202 내지 204로서 도시된다. 4개의 상이한 모드는 모두 2개의 게이팅 신호(G1 및 G2)를 생성하지만, 이러한 2개의 게이팅 신호는 모드들 사이에 차이가 있다.

도 2에 도시된 바와 같이, 제 1 모드에서, 파형은 서로 마주보고 있고, 그 2개의 파형 사이에는 어떠한 오프셋(offset) 또는 지연도 없다. 제 2 모드(202)에서, 파형은 G1의 단부와 펄스(G2)의 시작부 사이에 T3의 지연만큼 떨어져 있다. 제 3 모드에서, 파형도 또한 지연(T3)만큼 떨어져 있지만, 2개의 파의 펄스 폭은 2개의 파형 사이에 차이가 있고, 제 4 모드에서, 파형은 겹치고(overlapping), 상이한 폭을 갖는다.

본 발명의 양수인이 이용한 시스템과 같은 실제 시스템에서, 본 명세서에 설명된 4가지 세트의 파형은 대부분의 시스템의 명령 및 제어 필요성을 충족시키는데 적합하다.

일반적으로, 제어 파형은 아날로그 또는 하드와이어(hardwired) 디지털 회로를 사용하여 생성된다. 종래에, 아날로그 구현은 아날로그 피드백 루프를 기초하여 펄스 폭을 제어하기 위해 전압 제어 발진기(VCO: Voltage Controlled Oscillator) 및 아날로그 비교기를 사용한다. 일반적으로, 디지털 PWM 제어 회로는 디지털 카운터 및 레지스터를 사용하여 구현된다.

통상적으로, 증가한 정밀도, 및 온도 변화 등에 민감하지 않다는 점으로 인해 디지털 구현이 바람직하다. 그러나, 임의의 필요한 4가지 파형을 생성할 수 있고, 또한 신뢰성있는 보호 회로를 포함하는 유연한 PWM 생성기는 지금까지 존재하지 않는다. 상이한 유형의 동작을 위해 모드를 변경할 수 있는 능력과 함께, 그러한 시스템이 필요하다.

본 발명은 조명 시스템 제어에 관한 것으로, 더 구체적으로는, 조명 디바이스 또는 이와 유사한 디바이스를 구동하기 위해 안정기를 제어하기 위한 개선된 방법 및 장치에 관한 것이다.

도 1은 본 발명의 예시적인 실시예의 예시적인 하드웨어 및 기능도를 도시한 도면.

도 2는 본 발명과 함께 사용될 수 있는 유형의 전자 안정기를 구동하는데 사용될 수 있는 파형 세트를 도시한 도면.

도 3은 본 발명의 제 1 동작 모드에 필요한 신호를 생성하는데 사용될 수 있는 예시적인 장치를 도시한 도면.

도 3a는 상기 제 1 모드에 이용된 수 개의 신호의 타이밍도를 도시한 도면.

도 4는 본 발명의 제 2 동작 모드에 필요한 신호를 생성하는데 사용될 수 있는 예시적인 장치를 도시한 도면.

도 4a는 상기 제 2 모드에 이용된 수 개의 신호의 타이밍도를 도시한 도면.

도 5는 본 발명의 제 3 동작 모드에 필요한 신호를 생성하는데 사용될 수 있는 예시적인 장치를 도시한 도면.

도 5a는 상기 제 3 모드에 이용된 수 개의 신호의 타이밍도를 도시한 도면.

도 6은 본 발명의 제 4 동작 모드에 필요한 신호를 생성하는데 사용될 수 있는 예시적인 장치를 도시한 도면.

도 6a는 상기 제 4 모드에 이용된 수 개의 신호의 타이밍도를 도시한 도면.

종래 기술의 상기 문제 및 다른 문제는 본 발명에 따라 해결된다. 더 구체적으로, 다기능 PWM 모듈은 안정기를 구동시키는데 이용될 수 있는 임의의 몇몇 파형을 생성하도록 설계된다.

본 발명의 기술은, 다른 경우 4가지 가능한 파형 세트 중 특정한 세트를 생성할 상이한 하드웨어 장치(arrangements)를 에뮬레이팅(emulate)하기 위해 구성가능한 논리 회로와 조합하여 프로그래밍가능한 레지스터 세트를 사용한다.

바람직한 실시예에서, 값은 제어 레지스터에 프로그래밍되고, 그 다음에 그러한 값은 2개의 신호에 관해 규정된 지연 및 오프셋을 위해 논리 회로를 구성하는데 사용된다.

도 1은 본 발명에 따른 장치의 예시적인 블록도를 도시한다. 상기 장치는 이산 성분을 이용하여 구현될 수 있는 기본 논리 회로 Ⅰ와, 프로그래밍가능한 논리 어레이, 또는 다른 유사한 장치를 포함한다. 도 1의 시스템은, 이후에 설명될 다양한 값을 저장하고 논리 회로(101)에 의해 사용되는 값을 로딩(loading)하기 위한 제어 레지스터(102)를 또한 포함한다. 카운터(103 및 104) 및 레지스터(105 및 106)는 회로(101)에 사용하기 위한 관련 신호를 인가하는 역할을 한다. 카운터(110 및 112)는 신호(G1 및 G2)를 생성하기 위해 도시된 바와 같이 출력 논리 회로(114)에 공급한다. 이러한 카운터는 도시된 바와 같이 레지스터(116 및 118)를 통해 로딩된다.

제어 레지스터(102) 내의 저장 위치(0 내지 7)는 PWM 모듈을 동작시키는 정보를 포함한다. SR 지점(0)은 제어 레지스터 이외의 모든 카운터 및 레지스터를 0으로 리셋시키는 기능을 갖는 소프트웨어 리셋이다. PM(1) 및 PM(2)로 지정된 위치(1 및 2)는 신호(G1 및 G2)를 생성하는데 이용되어야 하는 4개의 가능한 모드 중 특정한 하나의 모드를 규정하는데 이용된 2개의 비트를 나타낸다. 위치(3 및 4)는 신호(G1, G2) 및 신호(GE1 및 GE2)(GE1 및 GE2는 전극 가열 제어에 사용된다)에 대한 등시성 정지 비트(synchronous stop bits)를 나타낸다.

제어 레지스터(102)의 위치(5 및 6)는 전달될 최대 전압을 설정하는 역할을 하는 보호 제어 비트를 나타낸다. 이것은, PWM 듀티 사이클(duty cycle)이 다른 경우 과전압 상태를 발생시킬 정도로 충분히 큰 경우 회로를 보호한다. 마지막으로, 위치(7)는 T 락(T lock)의 명칭을 갖고, 타이밍 파라미터 락 제어 비트를 나타낸다. T 락 위치는, PWM 신호에 대한 모든 다른 파라미터가 유효할 때 설정된다. 이것은, 신호에 대한 모든 파라미터가 정확히 설정될 때까지 PWM 신호가 시작하는 것을 방지한다.

레지스터(105, 106, 116, 118 및 120)는 파형(G1 및 G2)을 생성하기 위해 다양한 타이밍, 주파수, 및 펄스 폭 파라미터를 설정하는데 이용된다. 더 구체적으로, 예시적인 실시예에서, 레지스터(105)는 생성될 PWM 신호 주파수를 나타낸다. 레지스터(116)는 신호(G1)의 펄스 폭을 나타내는 파라미터(T1)가 있다. 레지스터(118)는 G2의 펄스 폭을 나타내는 T2로 표시된 파라미터가 있다. 마지막으로, 레지스터(106)는 적절한 오프셋을 얻기 위해 G1과 G2 사이에서 원하는 지연과동일하게 설정된 파라미터(T3)가 있다.

레지스터(120)는 GE1/GE2의 원하는 펄스 폭인 파라미터(TE)를 저장하는데 사용된다. GE1 및 GE2는 안정기 제어보다도 오히려 전극 가열 제어에 사용된다. 레지스터(122)는 과전압 상태의 경우에 회로 보호를 제공하기 위해 최소 펄스 폭 값을 저장한다.

103, 104, 110, 112, 및 128로 도시된 모든 카운터는 2진 프로그래밍가능한 카운터이다. 카운터는 도시된 연관 레지스터에 저장된 숫자를 이용하고, 그 다음에 필요한 펄스 폭 타이머, 지연 등을 생성하기 위해 그 숫자에서 카운트 업 또는 카운트 다운한다.

4개의 상이한 원하는 모드에서의 시스템 동작은 도 1 내지 도 4를 참조하여 이제 설명될 것이다.

제 1 모드에서는, 도 2에 201로 도시된 파형을 생성하는 것이 바람직하다. 제어 레지스터(102)가 제 1 모드를 구현하도록 설정될 때, 논리 회로(logic)(101)는 도 3에 도시된 상태에 있다. 도 1의 나머지 요소는 제 1 모드에 이용되지 않는다. 도 3에 도시된 시스템의 타이밍도는 도 3a에 도시된다. 제 1 모드에서의 PWM 모듈 동작은 다음과 같다: 지정된 시간 동안 G_fe=1일 때, A1은 하이(high) 상태에 있고 A3은 로우(low) 상태에 있다. 카운터(110)는 인에이블링(enabled)되고, 카운터(112)는 디스에이블링(disabled)된다. 레지스터(116)가 G1의 펄스 폭을 나타내기 때문에, 카운터(110)의 출력(Q1)은, 카운터(110)가 카운팅을 종료할 때까지 하이 상태를 유지할 것이다. 그 다음에 카운터(110)는 카운팅을 중단하고 G1을 0으로 설정할 것이다.

도 3a인 타이밍도에 도시된 바와 같이, 제 2 카운터(112)는 논리적 하이 상태까지 G2를 풀링(pulling)한 후에 카운팅을 시작할 것이다. 카운터(112)에서의 값에 도달할 때, 즉 T2일 때, 카운터는 카운팅을 중단하고, 도 3a의 타이밍도에 도시된 바와 같이 G2를 0으로 다시 설정할 것이다. 도 3a에서의 점선은 각 신호(G1 및 G2)의 가능한 길이를 나타낸다. 제 1 모드에서의 동작은, G1 및 G2가 분리된 겹치지 않은 펄스 트레인(trains)이고 일반적으로 각각 서로 반전되는 것을 제공함이 이해될 수 있다.

제 2 모드는 도 4에 도시되며, 대응하는 타이밍도는 도 4a 아래에 도시된다. 이전의 동작 모드와 달리, 제 2 모드의 장치는 카운터(104)에 의해 생성된 신호를 포함하여, 도 4a의 타이밍도에서 T3으로 도시된 지연을 야기시킨다. 제 2 모드로 시스템이 동작할 동안, 카운터(104 및 110)는 인에이블링되고, 카운팅을 시작한다. 적절한 지연 시간(T3)에 도달할 때, 카운터(104)는 카운팅을 중단하고, 출력(Q3) 상에서 논리적 로우 상태에 위치시킬 것이다. 이것으로 인해, 신호(G1)는 T1만큼 설정된 지속 기간 동안 하이 상태에 위치될 것이다. G1이 로우 상태에 있을 때, 도 4의 회로는, 신호(G2) 상에서 하이 상태에 위치시키기 전에 T3의 추가 지연을 야기한다. 따라서, 2개의 신호(G1 및 G2)는 지연(T3)만큼 분리된 구형 펄스 트레인을 나타낸다.

도 4에 도시된 추가 논리 회로는 도 3의 논리 회로와 같지 않다. 그 대신, 추가 논리 회로(402)는 도시된 바와 같이 래치(latch)(409), 논리 게이트(410), 및멀티플렉서(411)를 통해 지연(T3)을 구현한다. 적절한 논리 회로의 특정한 구현은 중요하지 않고, 당업자는 신호들 사이에서 규정된 지연(T3)을 생성하기 위해 적절한 논리 기능을 쉽게 구현할 수 있을 것이다.

도 5에 도시된 제 3 모드에서, 적절한 상태를 레지스터(102)의 위치(1 및 2)에 프로그래밍함으로써 확립된 등가 회로가 도시된다. 도 5a의 타이밍도에서 알 수 있듯이, 제 3 모드는 지연된 T3만큼 분리된 펄스 트레인(G1 및 G2)을 생성하려는 것이지만, 펄스 트레인은 겹칠 수 있으므로, 동시에 온될 것이다. 더욱이, 펄스 트레인은 상이한 길이를 가질 수 있다. 동작시, 작은 음의 펄스(A1)는 도 5a에 도시된 바와 같이 발생된다. 이것으로 인해, 카운터(110)는 펄스(G1)에 대해 T1을 지정할 정도로 충분한 양으로 카운팅하기 시작한다. Q3이 카운터(104)에 의해 한정된 바와 같이 적절한 지연(T3)을 유지시킨 후에, 카운터(112)는 펄스(G2) 폭을 설정하기 위해 T2에 적절한 양을 뺄 것이다. 따라서, 시스템은 간격(T3)만큼 서로 지연된 2개의 펄스 트레인을 생성하고, 각각의 폭은 서로에 독립적이다. 더욱이, 듀티 사이클은 PWM 신호의 전체 사이클 중 50%를 초과할지라도 필요한 만큼 있을 수 있다.

마지막으로, 제 4 동작 모드는 도 6에 도시되며, 대응하는 타이밍도는 도 6a에 도시된다. 제 4 모드는, G1 및 G2의 폭으로 하여금 각 신호의 전체 사이클 중 50%를 초과하도록 하고, 또한 G1 및 G2로 하여금 T3만큼 설정된 양만큼 겹치게 한다. 안정기 제어에 필요한 신호의 모든 가능한 4개의 세트가 생성될 수 있다.

임의의 4개의 원하는 모드가 단일 논리 회로, 및 동일한 클록 및 신호 소스에서 생성될 수 있음이 상기 설명에서 이해될 수 있다. 따라서, 동작 모드를 변경하는 것은 소프트웨어 프로그래밍에 관한 단순한 문제이다.

상기 설명은 본 발명의 바람직한 실시예를 설명하지만, 다양한 변형이 당업자에게 명백할 것이다. 그러한 변형은 신호 생성을 위한 상이한 회로를 이용하는 것을 포함한다.

상술한 바와 같이, 본 발명은 조명 시스템 제어에 관한 것으로, 더 구체적으로는, 조명 디바이스 또는 이와 유사한 디바이스를 구동하기 위해 안정기를 제어하기 위한 개선된 방법 및 장치 등에 이용된다.

Claims (13)

1. 전자 안정기를 제어하기 위해 한 세트의 신호(201)를 생성하기 위한 장치로서,

   복수의 상태를 용인하는 제어 레지스터(102)를 포함하는데, 상기 복수의 상태 각각은 상기 신호가 생성되어야 하는 모드를 나타내고, 상기 상이한 모드는, 상기 세트의 신호에서 2개의 신호가 (1) 시간적으로 서로 겹칠 수 있거나, (2) 서로에 대해 지연되는 지의 여부를 결정하는, 신호 생성 장치.
2. 제 1항에 있어서, 상기 제어 레지스터(102)는 한 세트의 논리 게이트(306)에 연결되고, 상기 제어 레지스터(102)에서의 상태는 상기 논리 게이트(306)를 구성하도록 이용되어, (1) 신호들 사이의 지연, 및 (2) 시간적으로 상기 신호의 겹침 중 하나 이상을 구현하는, 신호 생성 장치.
3. 제 2항에 있어서, 상기 지연은 레지스터(106)에 프로그래밍된 임의의 시간 양이고, 상기 레지스터는 상기 카운터(104)에 연결되어, 값을 상기 레지스터로부터 카운터로 로딩하여, 상기 지연 시간의 양을 결정하는, 신호 생성 장치.
4. 제 3항에 있어서, 상기 신호는 펄스 폭 변조된(PWM: Pulse Width Modulated) 신호인, 신호 생성 장치.
5. 제 4항에 있어서, 상기 PWM 신호가 생성되어야 하는 주파수를 나타내는 값을 저장하는 제 2 레지스터(105)를 더 포함하는, 신호 생성 장치.
6. 제 5항에 있어서, 상기 펄스 폭 변조된 신호에서의 펄스 폭을 나타내는 값을 저장하는 제 3 레지스터(116)를 더 포함하는, 신호 생성 장치.
7. PWM 신호로 전자 안정기를 구동하는 방법으로서,

   2개의 상이한 PWM 신호(201)를 생성하는 단계, 및 상기 2개의 신호가 (1) 서로에 대한 오프셋에 의해 지연되어야 하거나, (2) 서로에 대해 시간적으로 겹쳐야 하는 지의 여부를 결정하도록 컴퓨터(101, 102)를 프로그래밍하는 단계를

   포함하는, PWM 신호로 전자 안정기를 구동하는 방법.
8. 제 7항에 있어서, 상기 프로그래밍 단계는 복수의 레지스터(102)에서의 복수의 값의 저장을 용이하게 하는 단계를 포함하며, 상기 값은 신호들 사이의 지연, 펄스 길이, 및 펄스를 생성시키는 주파수를 나타내는, PWM 신호로 전자 안정기를 구동하는 방법.
9. 제 8항에 있어서, 제어 레지스터(102)로부터 값을 판독하고, 상기 판독에 응답하여, 상기 제어 레지스터(102)에 저장된 정보에 띠리, 만약 지연이 있다면 지연을 구현하고, 만약 오프셋이 있다면 오프셋을 구현하기 위해 상기 제어 레지스터(102)에 포함된 하나 이상의 논리 게이트(306)를 구성하는, 논리 모듈(101)을 이용하는 단계를 더 포함하는, PWM 신호로 전자 안정기를 구동하는 방법.
10. 제 8항에 있어서, 장애가 있는 경우에 PWM 신호의 최소 펄스 폭과 동일한 양으로 추가 레지스터{102(7)}를 프로그래밍하는 단계를 더 포함하는, PWM 신호로 전자 안정기를 구동하는 방법.
11. 디지털 안정기를 동작시키는데 사용된 2개의 PWM 신호를 제어하기 위한 장치로서,

    상기 2개의 PWM 신호(114)를 생성하는 수단, 및 컴퓨터(101, 102)에 프로그래밍된 값에 응답하여 시간적으로 서로에 대해 신호를 배치시키기 위한 구성가능한 논리 게이트(101)를 생성하기 위한 수단을 포함하는, 2개의 PWM 신호를 제어하기 위한 장치.
12. 제 11항에 있어서, 상기 컴퓨터(101, 102)에 프로그래밍된 값에 응답하여 PWM 모듈의 길이 및 주파수를 설정하기 위한 구성가능한 모듈을 더 포함하는, 2개의 PWM 신호를 제어하기 위한 장치.
13. 제 12항에 있어서, 상기 길이 및 주파수는 조명 디바이스로 전달된 전력을 제어하는데 이용되는, 2개의 PWM 신호를 제어하기 위한 장치.