KR20110037875A

KR20110037875A - 압전 기기용 소프트 기동 드라이버

Info

Publication number: KR20110037875A
Application number: KR1020100096248A
Authority: KR
Inventors: 해롤드 지 이; 더글라스 제임스 앤더슨
Original assignee: 월드 프로퍼티즈 인코퍼레이티드
Priority date: 2009-10-05
Filing date: 2010-10-04
Publication date: 2011-04-13
Also published as: JP2011091993A; US20110080148A1; CN102035383A; US8232791B2; KR101187222B1

Abstract

드라이버는 부스트 컨버터, 이 부스트 컨버터를 제어하는 펄스 폭 변조기, 및 이 펄스 폭 변조기를 제어하는 타이머를 포함한다. 이 타이머는 디지털 컨버터와 같으며, 기간이 종료되었거나 기간이 종료할 때까지 펄스 폭 변조기로 하여금 세폭 펄스를 생성하게 하며, 기간이 종료된 후에는 펄스 폭 변조기가 타이머에 의해 제어되지 않는다.

Description

압전 기기용 소프트 기동 드라이버{SOFT STARTING DRIVER FOR PIEZOELECTRIC DEVICE}

본 발명은 전압 부스트 회로에 관한 것이며, 특히 압전 드라이버와 같은 부하에 기동 전류를 제한하는 부스트 회로에 관한 것이다.

압전 액추에이터는 1.5 내지 12.6 volts의 통상적인 배터리 전압보다 높은 고전압을 필요로 한다. "고"전압은 20-200 volts이며, 현재 통상적인 구동 전압은 100-120 volts이다. 액추에이터용 몇몇 라인 구동 전원공급장치는 1000 볼트를 제공한다. 배터리로부터 고전압을 생성하는 것은 더 어렵다. 미국특허 7,468,573(Dai 등에게 허여됨)에 개시되어 있는 바와 같이, "오늘날의 소형 전자 기기에서 압전 액추에이터를 구동하는데" 필요한 고전압은 바람직하지 않다. '573 특허에 제안된 솔루션은 고전압의 단일 펄스 대신 "저"전압의 두 개의 펄스를 사용하는 것이다. "저"전압에 대해서는 개시되어 있지 않다. 단층의 액추에이터는 일반적으로 다층의 액추에이터보다 고전압을 필요로 한다. 다층의 액추에이터는 단층의 액추에이터보다 큰 피드백 힘(feedback force)을 제공하는 이점이 있다.

그러므로 배터리로부터 전원을 공급받는 드라이버, 즉 단일 칩 전원공급장치가 압전 기기에 필요하다. 전압 부스트 회로를 사용하여 배터리로부터의 저전압을 드라이버용 고전압으로 변환할 수 있다. 부스트 컨버터에서, 인덕터에 저장되어 있는 에너지는 고전압에서 전류의 펄스로서 커패시터에 공급된다.

도 1은 당기술분야에 잘 알려져 있는 기본적인 부스트 컨버터의 개략도이며, 미국특허 3,913,000(Cardwell, Jr.) 또는 미국특허 4,527,096(Kindlmann)을 참조하라. 인덕터(11) 및 트랜지스터(12)는 전원공급(13)과 접지 사이에 직렬로 접속되어 있다. 트랜지스터(12)가 턴 온 되면(전도되면), 인덕터(11)를 통해 전류가 흐르게 되고, 이 인덕터에 의해 생성된 자기장에 에너지가 저장된다. 인덕터(11)를 흐르는 전류는 배터리 전압, 인덕턴스, 내부 저항, 및 트랜지스터(12)의 온-레지스턴스(on-resistance)에 따라, 급속히 증가한다. 트랜지스터(12)가 셧 오프(shut off) 되면, 자기장은 트랜지스터(12)의 턴-오프 특성에 의해 결정된 속도로 붕괴한다. 이 붕괴 속도는 매우 빠르며, 자기장이 증가하는 속도보다 훨씬 더 빠르다. 인덕터(11) 양단의 전압은 자기장이 붕괴하는 속도에 비례한다. 백 볼트 이상의 전압이 가능하다. 그러므로 저전압은 고전압으로 변환된다.

트랜지스터(12)가 셧 오프되면, 접합(16)에서의 전압은 커패시터(14) 상의 전압보다 상당히 높고 전류는 순방향 바이어스되어 있는 다이오드(16)를 통해 흐른다. 전류의 각각의 펄스는 커패시터(15)를 약간 충전하고 커패시터 상의 전하는 점차적으로 증가한다. 어떤 시점에서는, 커패시터(14) 상의 전압이 공급 전압보다 더 높아질 것이다. 다이오드(16)는 커패시터(14)로부터 공급(13)으로 전류가 흐르는 것을 방지한다.

도 1에 도시된 컨버터에서의 문제점은, 커패시터(14)가 충전되어 있지 않을 때, 다이오드(16) 양단의 전압이 최대이고 인덕터의 내부 저항에 의해 전류가 제한된다는 점이다. 전류를 감소하기 위해 저항을 추가하면, 정상적인 동작 동안 회로의 효율성이 떨어진다. 고전류는 고전압을 일으키고 이로 인해 압전 기기나 그외 컨버터에 의해 전원을 공급받는 기기에 손상을 입힐 수 있다. 고전류는 또한 부스트 회로에 전원을 공급하는 저전압 배터리에 상당한 부하를 가한다.

펄스 폭, 즉 트랜지스터(12)가 전도하고 있는 기간은 (인덕터가 포화 상태에 있지 않는 한) 전류에 영향을 미치는 것으로 당기술분야에 알려져 있다. 수년에 걸쳐, 도 1의 회로는 다양한 피드백 루프로 장식되어 있는데, 이것들 중 일부가 펄스 폭을 변조하며, 이에 대해서는 예를 들어 미국특허 7,106,036(Collins) 및 7,129,679(Inaba 등)를 참조하라. '679 특허에는 기동하는 동안 점차 변화하는 듀티 사이클이 컨버터로부터의 출력 전압을 점차 증가시키는 것에 대해 개시되어 있다. 그러나 비용, 복잡도 및 컨버터의 전력 소모를 상당히 증가시키는 폐쇄된 루프 피드백 회로에 의해 이러한 점진적인 변화가 달성된다.

전술한 바의 관점에서, 본 발명의 목적은 소프트 기동하는, 압전 기기용 고전압 드라이버를 제공하는 것이다.

본 발명의 다른 목적은 단일 칩, 배터리에서 전력을 공급받는 드라이버에 의해 파워 드레인(power drain)을 최소화하는 것이다.

본 발명의 또다른 목적은 부스트 컨버터에서 피크 전류를 제한하여, 인덕터의 포화를 방지하고, 전력 소모를 최소화하며, 부하에 손상을 입히지 않는 것이다.

본 발명의 또다른 목적은 부스트 컨버터를 위한 단순하고 소프트한 기동 메커니즘을 제공하는 것이다.

본 발명의 또다른 목적은 개방형 루프의 소프트 기동 컨버터를 제공하는 것이다.

전술한 목적은 본 발명에 의해 달성되는데, 드라이버는 부스트 컨버터, 이 부스트 컨버터를 제어하는 펄스 폭 변조기, 및 이 펄스 폭 변조기를 제어하는 타이머를 포함한다. 이 타이머는 디지털 컨버터와 같으며, 기간이 종료되었거나 기간이 종료할 때까지 펄스 폭 변조기로 하여금 세폭 펄스를 생성하게 하며, 기간이 종료된 후에는 펄스 폭 변조기가 타이머에 의해 제어되지 않고 다른 수단에 의해 제어된다. 타이머는 바람직하게, 드라이버에서 클록 신호의 소스에 결합된 디지털 카운터이다.

본 발명의 보다 완벽한 이해를 위해 첨부된 도면을 참조하여 이하의 상세한 설명을 고려한다.
도 1은 종래 기술에 따라 구성된 부스트 컨버터에 대한 개략도이다.
도 2는 본 발명의 동작을 설명하는데 유용한 파형에 대한 도면이다.
도 3은 본 발명의 양호한 실시예에 따라 구성된 드라이버에 대한 개략도이다.

도 2에 도시된 본 발명의 한 관점에 따르면, 컨버터가 먼저 턴 온 되었을 때 또는 리셋 후에 트랜지스터(12)의 게이트(18)(도 1)에 임의의 개수의 세폭 펄스(21)가 인가된다. 인덕터(11)에 유도된 필드가 포화보다 훨씬 아래라는 점에서 이 펄스들이 좁다.

임의 개수의 펄스 후에는, 넓은 펄스(22)가 트랜지스터(12)의 게이트(18)(도 1)에 인가되고 드라이버가 셧 오프되거나 리셋될 때까지 계속 인가된다. 펄스(21)는 펄스(22)보다 펄스 당 충전을 덜 제공하고, 이에 의해 커패시터에 초기 전류를 덜 제공한다(도 1). 커패시터(14) 양단의 전압은, 곡선(23)으로 표시된 바와 같이, 증가하지만, 정상 동작 전압에는 도달하지 못한다. 펄스 폭이 증가한 후에만, 컨버터로부터의 출력 전압이, 곡선(25)으로 표시된 바와 같이, 동작 레벨(24)에 도달한다. 소프트 기동이 없으면, 피크 전류는 정상 상태 전류(steady state current)의 두 배가 될 수 있다. 소프트 기동 있으면, 피크 전류는 정상 상태 전류보다 작다.

본 발명의 일실시예에서, 게이트 듀티 사이클은 기동 동안 59 퍼센트이었다. 듀티 사이클이 128 클록 사이클 동안 이 값에 유지되었고, 그런 다음 듀티 사이클은 정상 상태 동안 최적의 값으로 증가하였다. 사용된 특별한 회로를 사용하면 75 내지 90 퍼센트의 듀티 사이클로 최적의 성능이 달성되었다. 클록 레이트는 130 kKz 내지 175 kHz 이었다. 이것은 0.985 내지 0.731 밀리초(milliseconds)의 기동 시간에 대응한다.

이 범위의 주파수에서의 클록 레이트에 의하면 물리적으로 소형이면서 저렴한 인덕터를 사용할 수 있다. 본 발명의 일실시예에서 사용된 인덕터는 33μH 및 68μH의 인덕턴스를 가진다. 전류는 인덕턴스에 따라 증가하고 주파수에 따라 감소한다. 인덕터를 더 적게 사용될수록 정밀도 또는 비용에 따른 상업화가 더 어렵게 된다.

도 3은 본 발명의 양호한 실시예에 따라 구성된 드라이버에 대한 개략도이다. 레지스터 또는 카운터(31)의 각각의 스테이지가 낸드 게이트(32)에 결합되어 있다. 클록(33)으로부터의 펄스를 카운트하면, 레지스터에서의 비트 패턴이 최종적으로 모두 일(11111111)로 되는데, 예를 들어 16진수 표기법으로 7FH 또는 10진수 표기법으로 127이 되며, 게이트(34)는 최대 카운트에 도달한 후에는 시스템이 리셋될 때까지 더 이상의 카운트가 행해지지 않게 한다. 파워 온(power on)은 기능적으로 리셋과 동일하다.

낸드 게이트(32)로부터의 출력이 하이(논리 1)인 동안, 펄스 복 변조기(35)는 세폭 펄스(도 2)를 생성한다. 레지스터(31)에서의 비트 패턴이 모두 1일 때는, 낸드 게이트(32)로부터의 출력이 하이에서 로우(논리 0)로 전환되어, 펄스 폭 변조기(35)가 넓은 펄스(22)(도 2)를 생성하게 된다. 그러므로 초기에, 컨버터(41)는 정상 동작 전압보다 낮은 전압을 생성하고, 압전 기기(43)를 구동하는 증폭기(42)용 공급 전압은 정상 전압보다 작다. 그러므로 과도한 전압이 압전 기기(43)에 걸리는 것이 방지된다. 정상 동작 전압이 달성되면, 과도한 전압은 발생하지 않는다.

낸드 게이트(32)로부터의 출력이 로우로 되면, 다른 입력들, 예를 들어 입력(37 및 38)에 대한 펄스 폭 변조기(35)의 제어가 해제된다. 이러한 입력은 예를 들어 주파수 및 펄스 폭을 제어할 수 있고, 전압 레귤레이션 또는 그외의 필요를 위한 적절한 루프에 결합되어 있다. 일반적으로, 펄스 폭은 도 2에 도시된 바와 같이 증가하지만, 이것이, 적어도 일시적으로 펄스 폭을 펄스(21)(도 2)보다 더 작아지게 할 수도 있는, 제어 입력(37 및 38)에 대한 제한을 의미하지는 않는다.

펄스 폭 변조용 회로는 당기술분야에 공지되어 있다. 펄스 폭은 다양한 회로에 의해 결정될 수 있다. 예를 들어, 카운터에서의 카운트는 펄스 폭을 나타낼 수 있고 낸드 회로(32)로부터의 출력은 이러한 카운터의 1 비트를 제어할 수 있다.

그러므로 본 발명은 배터리로부터 전원을 공급받아 동작하는 부스트 컨버터를 필요로 하는 압전 기기용 소프트 기동 드라이버를 제공한다. 드라이버는 기동 전류를 제한하고 파워 드레인을 최소화한다. 피크 전류가 제한되므로, 인덕터의 포화 또는 부하에 손상을 입히는 것을 방지한다. 개방 루프 제어는 부스트 컨버터에 간단하고 소프트 기동 메커니즘을 제공한다. 본 발명은 기존의 카운터, 로직, 및 펄스 폭 변조 회로에 대한 라이브러리를 본 발명에 따라 결합하여 사용하는 단일의 집적회로로 용이하게 구현될 수 있다.

이와 같이 본 발명에 대해 서술하였으나, 본 발명의 범주 내에서 다양한 변형이 이루어질 수 있다는 것은 당업자에게는 자명하다. 예를 들어, 주어진 특정의 값들은 단지 예시에 불과하다. 낸드 게이트(네거티브 로직)를 사용하는 것이 포지티브 로직을 대신 사용할 수 없다는 것을 의미하지 않는다. 다른 주변 로직을 구비한 다른 형태의 카운터를 대신 사용할 수 있는데, 예를 들어 기동의 종료를 나타내기 위해 캐리 비트(carry bit)를 사용할 수 있다. 기동의 종료를 나타내기 위해 임의의 수를 사용할 수 있는데, 예를 들어 43H를 사용할 수 있고, 이 수를 감지하기 위한 적절한 주변 로직을 구비한다. 본 발명은 또한 미국특허 5,313,141(Kimball)에 개시된 바와 같은 단일의 출력 인버터와 함께 사용될 수 있다. 펄스 폭 변조기는 카운터 또는 어느 정도 다른 그외 클록 신호와 동일한 클록 신호를 사용할 수 있다.

Claims

부스트 컨버터 및 상기 부스트 컨버터를 제어하는 펄스 폭 변조기를 포함하는 드라이버에 있어서,
상기 펄스 폭 변조기에 결합되어 있고, 미리 결정된 기간이 만료되지 않은 경우, 상기 펄스 폭 변조기로 하여금 세폭 펄스를 생성하게 하는 타이머를 포함하는 드라이버.
제1항에 있어서,
상기 펄스 폭 변조기는, 상기 미리 결정된 기간이 만료된 후에는 상기 타이머에 의해 제어되지 않는, 드라이버.
제1항에 있어서,
상기 미리 결정된 기간은 리셋(reset)으로 시작하는, 드라이버.
제1항에 있어서,
상기 타이머는 미리 결정된 수의 클록 펄스를 카운트하도록 설정된 디지털 카운터를 포함하는, 드라이버.
제4항에 있어서,
상기 디지털 카운터는 복수의 스테이지를 가지며,
상기 미리 결정된 수를 정하기 위해 상기 복수의 스테이지 중 적어도 일부에 결합되어 있는 로직 회로를 더 포함하는 드라이버.
부스트 컨버터 및 상기 부스트 컨버터를 제어하는 펄스 폭 변조기를 포함하는 드라이버에 있어서,
상기 펄스 폭 변조기에 결합되어 있고, 미리 결정된 기간이 만료될 때까지, 상기 펄스 폭 변조기로 하여금 세폭 펄스를 생성하게 하는 타이머를 포함하는 드라이버.
제6항에 있어서,
상기 펄스 폭 변조기는, 상기 미리 결정된 기간이 만료된 후에는 상기 타이머에 의해 제어되지 않는, 드라이버.
제6항에 있어서,
상기 미리 결정된 기간은 리셋으로 시작하는, 드라이버.
제6항에 있어서,
상기 타이머는 미리 결정된 수의 클록 펄스를 카운트하도록 설정된 디지털 카운터를 포함하는, 드라이버.
제9항에 있어서,
상기 디지털 카운터는 복수의 스테이지를 가지며,
상기 미리 결정된 수를 정하기 위해 상기 복수의 스테이지 중 적어도 일부에 결합되어 있는 로직 회로를 더 포함하는 드라이버.
제10항에 있어서,
상기 로직 회로는 낸드 게이트를 포함하며,
상기 낸드 게이트는 상기 복수의 스테이지에 결합되어 있고, 상기 펄스 폭 변조기에 결합된 제1 출력을 가지는, 드라이버.
제11항에 있어서,
상기 로직 회로는 낸드 게이트를 포함하며,
상기 낸드 게이트는, 클록 펄스의 소스에 결합된 제1 출력, 상기 제1 출력에 결합된 제2 출력, 및 상기 미리 결정된 기간이 만료된 후 클록 펄스를 인터럽트하기 위해 상기 카운터에 결합된 게이트 출력을 가지는, 드라이버.