KR20030017329A - 모듈부품, 코어기판요소 집합체, 다층기판, 코어기판요소집합체의 제조방법, 다층기판의 제조방법 및 모듈부품의제조방법 - Google Patents

모듈부품, 코어기판요소 집합체, 다층기판, 코어기판요소집합체의 제조방법, 다층기판의 제조방법 및 모듈부품의제조방법 Download PDF

Info

Publication number
KR20030017329A
KR20030017329A KR1020020047079A KR20020047079A KR20030017329A KR 20030017329 A KR20030017329 A KR 20030017329A KR 1020020047079 A KR1020020047079 A KR 1020020047079A KR 20020047079 A KR20020047079 A KR 20020047079A KR 20030017329 A KR20030017329 A KR 20030017329A
Authority
KR
South Korea
Prior art keywords
layer
sheet
deep
element assembly
manufacturing
Prior art date
Application number
KR1020020047079A
Other languages
English (en)
Inventor
다카야미노루
엔도도시카즈
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20030017329A publication Critical patent/KR20030017329A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

중간층(70)은, 제 1 의 층(20)과, 제 2 의 층(30)과, 심층(10)을 포함한다. 심층(10)은, 제 1 의 층(20)및 제 2 의 층(30)보다 강도가 높은 재질로 이루어져, 평면형상으로 넓어지는 망형상구조를 가지며, 바깥둘레(11)가 제 1 의 층(20)및 제 2 의 층(30)의 바깥둘레보다 안쪽에 배치되고, 제 1 의 층(20)과 제 2 의 층(30)과의 사이에 밀봉막음되어 있다. 위쪽층(71)은, 중간층(70)의 윗면에 적층되어 있다. 아래쪽층(72)은, 중간층(70)의 아래면에 적층되어 있다. 탑재부품(74)은, 위쪽층 (71)또는 아래쪽층(72)에 탑재되어 있다.

Description

모듈부품, 코어기판요소 집합체, 다층기판, 코어기판요소 집합체의 제조방법, 다층기판의 제조방법 및 모듈부품의 제조방법{MODULE COMPONENT, CORE SUBSTRATE ELEMENT ASSEMBLY, MULTILAYER SUBSTRATE, METHOD OF MANUFACTURING CORE SUBSTRATE ELEMENT ASSEMBLY, METHOD OF MANUFACTURING MULTILAYER SUBSTRATE, AND METHOD OF MANUFACTURING MODULE COMPONENT}
본 발명은, 모듈부품, 코어기판요소 집합체, 다층기판, 코어기판요소 집합체의 제조방법, 다층기판의 제조방법, 및 모듈부품의 제조방법에 관한 것이다.
통신용, 민생용, 산업용등에 사용되는 회로용 다층기판에 있어서는, 기판강도의 향상, 전기 특성의 향상이 요구된다. 예를 들면, 일본국 특개평 8-139424 호 공보에 개시된 다층기판은, 기판강도를 높이는 수단으로서, 다층기판의 심층에 글래스 크로스를 사용한다.
특개평 8-139424 호 공보에 개시된 다층기판은, 우선, 다수의 유리섬유의 다발을 격자형상으로 짠 글래스크로스와, 이 글래스크로스에 함침시킨 합성 수지로 이루어지는 워크시이트를 준비하고, 이 워크시이트를 유리섬유의 다발과 교차하는 방향으로 분할하고, 별개로 조각화하여 제조한다. 이 다층기판은, 워크시이트를 유리섬유의 다발과 교차하는 방향으로 분할하여 제조하기 때문에, 측면에 있어서 글래스크로스의 절단면과 합성 수지가 노출한 구조로 된다.
글래스크로스는, 합성 수지와의 접착성이 낮기 때문에, 상술한 특개평 8-139424 호 공보에 개시된 다층기판과 같이, 측면에 있어서 글래스크로스의 절단면과 합성수지가 노출한 구조를 갖는 경우, 글래스크로스와 합성 수지와의 경계면에서 습기를 흡수하여, 절연성등의 전기 특성이 열화한다고 하는 문제가 있었다.
또한, 글래스크로스는, 다수의 유리섬유를 묶인 구조로 이루어져서, 유리섬유사이에는 유리섬유의 수에 따른 틈이 존재한다. 이것 때문에, 글래스크로스의 절단면에는 다수의 틈이 나타나기 때문에, 이 틈으로부터 다량의 습기를 흡수하여, 절연성등의 전기 특성이 현저히 열화한다고 하는 문제가 있었다.
본 발명의 과제는, 기판강도가 높은 모듈부품을 제공하는 것이다.
본 발명의 또 하나의 과제는, 습기를 흡수함에 의해 생기는 전기 특성의 열화를 방지할 수 있는 모듈부품을 제공하는 것이다.
본 발명의 또 하나의 과제는, 상술한 모듈부품의 제조에 적합한 코어기판요소 집합체를 제공하는 것이다.
본 발명의 또 하나의 과제는, 상술한 모듈부품의 제조에 적합한 다층기판을 제공하는 것이다.
본 발명의 또 하나의 과제는, 상술한 코어기판요소 집합체의 제조에 적합한 제조방법을 제공하는 것이다.
본 발명의 또 하나의 과제는, 상술한 다층기판의 제조에 적합한 제조방법을 제공하는 것이다.
본 발명의 또 하나의 과제는, 상술한 모듈부품의 제조에 알맞은 제조방법을 제공하는 것이다.
도 1은 본 발명에 관한 모듈부품의 구성을 나타내는 사시도이다.
도 2는 도 1에 나타낸 모듈부품에 포함되는 중간층의 정면도이다.
도 3은 도 2에 나타낸 중간층의 정면단면도이다.
도 4는 도 2에 나타낸 중간층의 분해사시도이다.
도 5는 본 발명에 관한 코어기판요소 집합체의 구성을 나타내는 분해사시도이다.
도 6은 본 발명에 관한 코어기판요소 집합체의 제조방법의 일 실시예를 나타내는 공정도이다.
도 7은 본 발명에 관한 코어기판요소 집합체의 제조방법의 일 실시예를 나타내는 별도의 공정도이다.
도 8은 본 발명에 관한 코어기판요소 집합체의 제조방법의 일 실시예를 나타내는 다른 별도의 공정도이다.
도 9는 본 발명에 관한 코어기판요소 집합체의 제조방법의 일 실시예를 나타내는 또 다른 별도의 공정도이다.
도 10은 도 9를 더욱 구체적으로 나타내는 평면도이다.
도 11은 본 발명에 관한 코어기판요소 집합체의 제조방법의 일 실시예를 나타내는 또 다른 별도의 공정도이다.
도 12는 본 발명에 관한 코어기판요소 집합체의 제조방법의 일 실시예를 나타내는 또 다른 별도의 공정도이다.
도 13은 본 발명에 관한 코어기판요소 집합체의 제조방법의 일 실시예를 나타내는 또 다른 별도의 공정도이다.
도 14는 본 발명에 관한 다층기판의 구성을 나타내는 분해사시도이다.
도 15는 본 발명에 관한 다층기판의 제조방법의 일 실시예를 나타내는 공정도이다.
도 16은 본 발명에 관한 다층기판의 제조방법의 일 실시예를 나타내는 별도의 공정도이다.
도 17은 본 발명에 관한 다층기판의 제조방법의 일 실시예를 나타내는 또 다른 별도의 공정도이다.
도 18은 본 발명에 관한 다층기판의 제조방법의 일 실시예를 나타내는 또 다른 별도의 공정도이다.
도 19는 본 발명에 관한 모듈부품의 제조방법의 하나의 실시예를 나타내는 공정도이다.
도 20은 본 발명에 관한 모듈부품의 제조방법의 일 실시예를 나타내는 별도의 공정도이다.
도 21은 본 발명에 관한 모듈부품의 제조방법의 일 실시예를 나타내는 또 다른 별도의 공정도이다.
도 22는 본 발명에 관한 모듈부품의 제조방법의 일 실시예를 나타내는 또 다른 별도의 공정도이다.
도면의 주요부분에 대한 부호의 설명
1 : 모듈부품10 : 심층
11 : 바깥둘레20 : 제 1 의 층
30 : 제 2 의 층41, 42, 50, 73 : 도전패턴
60 : 스루홀70 : 중간층
71 : 위쪽층72 : 아래쪽 층
74 : 탑재부품75 : 회로형성층
100 : 금속박200 : 열경화성 수지
300 : 닥터 블레이드310 : 건조기
320 : 다이서330 : 스크린 인쇄판
331 : 심층재료332 : 스키지
400 : 코어기판요소 집합체410 : 제 1 의 시이트
420 : 제 2 의 시이트710 : 위쪽 시이트
720 : 아래쪽 시이트750 : 회로형성 시이트
상술한 과제를 해결하기 위해서, 본 발명에 관한 모듈부품은, 중간층과, 위쪽층과, 아래쪽층과, 탑재부품을 포함한다.
중간층은, 제 1 의 층과, 제 2 의 층과, 심층을 포함한다.
심층은, 제 1 의 층및 제 2 의 층보다도 강도가 높은 재질로 이루어지고, 평면형상으로 넓어지는 망형상 구조를 가지며, 바깥둘레가 제 1 의 층및 제 2 의 층의 바깥둘레보다도 안쪽으로 배치되고, 제 1 의 층과 제 2 의 층과의 사이에 밀봉막음된다.
위쪽층은, 중간층의 윗면에 적층된다. 아래쪽층은, 중간층의 아래면에 적층된다. 탑재부품은, 위쪽층 또는 아래쪽층에 탑재된다.
본 발명에 관한 모듈부품에 있어서, 심층은 제 1 의 층 및 제 2 의 층보다도 강도가 높은 재질로 이루어지고, 평면형상으로 넓어지고 있다. 이것 때문에, 심층의 주된 면에 직교하는 방향의 강도가 높게 된다.
또한, 본 발명에 관한 모듈부품에 있어서, 심층은 제 1 의 층과 제 2 의 층과의 사이에 밀봉막음되어, 제 1 의 층, 제 2 의 층 및 심층이 일체화된다. 이 때문에 본 발명에 관한 모듈부품은, 심층의 주된 면에 직교하는 방향의 강도가 높게 된다. 따라서, 모듈부품의 중간층에 필요한 강도를 확보할 수가 있다.
본 발명에 관한 모듈부품은, 심층의 바깥둘레가 제 1 의 층 및 제 2 의 층의 바깥둘레보다도 안쪽으로 배치되어 있다. 이 때문에, 제 1 의 층 및 제 2 의 층으로서, 서로 접착성이 높은 수지재료를 선택하고, 심층을 통하여 제 1 의 층 및 제 2 의 층을 중합시킴으로써, 심층을 확실히 밀봉막음하는 것이 가능하게 된다.
또한, 심층은 망형상구조를 갖기 때문에, 망장구조의 빈틈으로부터, 제 1 의 층과 제 2 의 층이 결합한다. 이 때문에, 제 1 의 층 및 제 2 의 층으로서, 서로접착성이 높은 수지재료를 선택함으로써 제 1 의 층, 제 2 의 층 및 심층의 결합강도를 높이는 것이 가능해진다. 또한, 심층은 망형상구조를 갖기때문에, 심층을 피하여 스루홀을 형성하는 것이 가능하게 된다.
또한, 본 발명에 관한 모듈부품에 있어서, 심층은 제 1 의 층과 제 2 의 층의 사이에 밀봉막음되고, 외부에 노출하지 않는다. 이 때문에, 제 1 의 층 및 제 2 의 층과, 심층과의 접착성이 낮은 경우가 있어도, 심층의 경계면에서 습기가 흡수되는 일이 없고, 모듈부품의 회로요소의 전기 특성의 열화를 방지할 수 있다.
또한, 본 발명에 관한 모듈부품에 있어서, 위쪽층은 중간층의 윗면에 적층되고, 아래쪽층은 중간층의 아래면에 적층되어, 중간층을 통해 위쪽층및 아래쪽층이 일체화된다. 이 때문에, 중간층에 의해 강도를 확보할 수가 있기 때문에, 위쪽층및 아래쪽층이 강도를 가지지 않은 경우라도, 모듈부품 전체로서 기판강도를 확보할 수 있다.
또한, 위쪽층및 아래쪽층으로서는, 임의의 재료를 사용하는 것이 가능하고, 위쪽층 및 아래쪽층에는, 임의의 회로요소를 구성하는 것이 가능하다.
또한, 본 발명에 관한 모듈부품에 있어서, 탑재부품은 위쪽층 또는 아래쪽층에 탑재되어 있다. 이 때문에, 중간층, 위쪽층 또는 아래쪽층에 형성된 회로요소와, 탑재부품이 일체화되어, 모듈부품으로서의 기능을 발휘하는 것이 가능해진다.
또한, 본 발명은, 상술한 모듈부품의 제조방법, 상술한 모듈부품의 제조에 적합한 코어기판요소 집합체 및 다층기판과, 상술한 코어기판요소 집합체 및 다층기판의 제조방법을 개시한다.
(실시예)
도 1 은, 본 발명에 관한 모듈부품의 구성을 나타내는 사시도이다. 도시된 모듈부품(1)은, 중간층(70)과, 위쪽층(71)과, 아래쪽층(72)과, 탑재부품(74)을 포함한다.
도 2는 도 1에 나타낸 모듈부품에 포함되는 중간층의 정면도, 도 3은 도 2에 나타낸 중간층의 정면단면도, 도 4는 도 2에 나타낸 중간층의 분해사시도이다. 도 2 내지 도 4에 있어서, 중간층(70)은, 모듈부품의 코어를 구성하는 기판이고, 제 1 의 층(20)과, 제 2 의 층(30)과, 심층(10)과, 도전패턴(41),(42),(50)과, 스루홀 (60)을 포함한다.
심층(10)은, 제 1 의 층(20) 및 제 2 의 층(30)보다도 강도가 높은 재질로 이루어지며, 평면형상으로 넓어지는 망형상구조를 갖는다. 예를 들면, 심층(10)은, 세라믹스성분과, 제 1 의 열경화성수지가 혼합되어 이루어진다.
세라믹스성분은, 유리계 세라믹스, 알루미나계 세라믹스, 또는 석영으로부터 선택된 적어도 일종을 포함하는 것이 바람직하다. 제 1 의 열경화성수지는, 에폭시수지, 페놀수지, BT수지, 폴리이미드수지, 또는 베닐벤질수지로부터 선택된 적어도 일종을 포함하는 것이 바람직하다.
제 1 의 층(20)및, 제 2 의 층(30)은, 서로 접착성이 높은 재료를 선택하는 것이 바람직하다. 예를 들면, 제 1 의 층(20)및 제 2 의 층(30)에 같은 조성의 재료를 사용함으로써, 서로 접착성이 높은 재료를 구성할 수가 있다. 또한, 제 1 의 층(20)및 제 2 의 층(30)은, 서로 다른 조성의 재료를 사용하더라도 좋다.
제 1 의 층(20) 및, 제 2 의 층(30)으로서는, 예컨대, 수지, 또는 수지에 세라믹스, 유전재료, 자성재료등을 혼합한 하이브리드재료를 사용할 수 있다.
구체적으로는, 제 1 의 층(20) 및, 제 2 의 층(30)으로서, 수지를 사용하는 경우, 에폭시수지, 페놀수지, BT수지, PPE, PPO, 폴리이미드수지, 또는 베닐벤질수지로부터 선택된 적어도 일종을 포함하는 것이 바람직하다.
또한, 세라믹스성분과 수지를 혼합한 하이브리드재료를 사용하는 경우, 세라믹스성분은, 유리계 세라믹스, 알루미나계 세라믹스, 포스터라이트계 세라믹스, 티탄바륨계 세라믹스, BaTiO3-BaZrO3계 세라믹스, BaO-TiO2-Nd2O3계 세라믹스, BaO-4 TiO2계 세라믹스로부터 선택된 적어도 일종을 포함하여, 수지는, 에폭시수지, 페놀수지, BT수지, PPE, PPO, 폴리이미드수지, 또는 베닐벤질수지로부터 선택된 적어도 일종을 포함하는 것이 바람직하다.
본 실시예에 있어서, 제 1 의 층(20)및, 제 2 의 층(30)은, 제 2 의 열경화성수지를 사용하였다. 이 제 2 의 열경화성수지는, 제 1 의 열경화성수지보다 열경화온도가 높은 수지재료로서, 예를 들면, 에폭시수지, 페놀수지, BT수지, 폴리이미드수지, 또는 베닐벤질수지로부터 선택된 적어도 일종을 포함하는 수지이다.
그리고, 심층(10)은, 바깥둘레(11)가 제 1 의 층(20) 및 제 2 의 층(30)의 바깥둘레보다 안쪽에 배치되어, 제 1 의 층(20)과 제 2 의 층(30)과의 사이에 밀봉 막음된다.
도전패턴(41),(42)는, 제 2 의 층(30)에 있어서의 심층(10)이 설치되지 않은쪽의 주된 면에 형성된다. 도전패턴(50)은, 제 1 의 층(20)에 있어서의 심층(10)이 설치되지 않은 쪽의 주된 면에 형성된다. 도전패턴(41),(42),(50)은, 임의의 형상으로 할 수 있다. 이 도전패턴(41),(42),(50)은, 콘덴서나 코일등의 수동 소자나, 배선패턴을 구성한다.
스루홀(60)은, 심층(10)이 배치된 부분을 피하여, 제 1 의 층(20) 및 제 2 의 층(30)에 형성된다. 이 스루홀(60)에는, 도금막(도시하지 않음)이 실시되어 있다.
도 1을 참조하면, 위쪽층(71) 및 아래쪽층(72)은, 복수의 회로형성층(75)과, 도전패턴(73)을 포함하며, 콘덴서나 코일등의 회로요소를 구성하고 있다. 회로형성층(75)은, 유기성분을 주성분으로 하고, 서로 적층되어 있다. 도전패턴(73)은, 회로형성층(75)의 사이에 설치된다. 위쪽층(71)은, 중간층(70)의 표면에 적층되고, 아래쪽층(72)은, 중간층(70)의 아래면에 적층되어 있다.
탑재부품(74)은, 예를 들면, 저항, 콘덴서, 코일등의 수동 소자, 트랜지스터등의 능동소자, 또는 IC 등이다. 이 탑재부품(74)은, 위쪽층(71)의 최상면에 배치되어 있다. 또한, 탑재부품(74)은, 아래쪽층(72)상에 배치되어 있어도 좋다.
본 실시예에 관한 모듈부품에 있어서, 심층(10)은 제 1 의 층(20)및 제 2 의 층(30)보다 강도가 높은 재질로 이루어지고, 평면형상 넓어지고 있다. 이 때문에, 심층(10)의 주된 면에 직교하는 방향의 강도가 높게 된다.
또한, 본 실시예에 관한 모듈부품에 있어서, 심층(10)은 제 1 의 층(20)과 제 2 의 층(30)과의 사이에 밀봉막음되고, 제 1 의 층(20),제 2 의 층(30) 및심층(10)이 일체화된다. 이 때문에, 본 실시예에 관한 모듈부품은, 심층(10)의 주된 면에 직교하는 방향의 강도가 높게 된다. 따라서, 모듈부품의 중간층에 필요한 강도를 확보할 수가 있다.
본 실시예에 관한 모듈부품은, 심층(10)의 바깥둘레(11)가 제 1 의 층(20) 및 제 2 의 층(30)의 바깥둘레보다 안쪽에 배치되어 있다. 이 때문에, 제 1 의 층(20) 및 제 2 의 층(30)으로서, 서로 접착성이 높은 수지재료를 선택하여, 심층 (10)을 통해 제 1 의 층(20)및 제 2 의 층(30)을 중합함으로써, 심층(10)을 확실히 밀봉막음하는 것이 가능하게 된다.
또한, 심층(10)은 망형상구조를 갖기 때문에, 망형상구조의 빈틈으로부터, 제 1 의 층(20)과 제 2 의 층(30)이 결합한다. 이 때문에, 제 1 의 층(20)및 제 2 의 층(30)으로서, 서로 접착성이 높은 수지재료를 선택함으로써, 제 1 의 층(20),제 2 의 층(30) 및 심층(10)의 결합강도를 높이는 것이 가능해진다. 또한, 심층 (10)은 망형상구조를 갖기 때문에, 심층(10)을 피하여 스루홀을 형성하는 것이 가능하게 된다.
또한, 본 실시예에 관한 모듈부품에 있어서, 심층(10)은 제 1 의 층(20)과 제 2 의 층(30)의 사이에 밀봉막음되고, 외부로 노출하지 않는다. 이 때문에, 제 1 의 층(20) 및 제 2 의 층(30)과, 심층(10)의 접착성이 낮은 경우라도, 심층(10)의 경계면으로부터 습기가 흡수되는 일이 없고, 모듈부품의 회로요소의 전기 특성의 열화를 방지할 수 있다.
또한, 본 실시예에 관한 모듈부품에 있어서, 위쪽층(71)은 중간층(70)의 윗면에 적층되고, 아래쪽층(72)은 중간층(70)의 아래면에 적층되어, 중간층(70)을 통해 위쪽층(71)및 아래쪽층(72)이 일체화된다. 이 때문에, 중간층(70)에 의해 강도를 확보할 수가 있기 때문에, 위쪽층(71)및 아래쪽층(72)이 강도를 갖지 않은 경우 라도, 모듈부품전체로서 기판강도를 확보할 수 있다.
또한, 위쪽층(71)및 아래쪽층(72)으로서는, 임의의 재료를 사용하는 것이 가능하고, 위쪽층(71)및 아래쪽층(72)에는, 임의의 회로요소를 구성하는 것이 가능하다.
또한, 본 실시예에 관한 모듈부품에 있어서, 탑재부품(74)은 위쪽층(71) 또는 아래쪽층(72)에 탑재되어 있다. 이 때문에, 중간층(70), 위쪽층(71) 또는 아래쪽층(72)에 형성된 회로요소와, 탑재부품(74)이 일체화되어, 모듈부품(1)으로서의 기능을 발휘하는 것이 가능해진다.
다음에, 도 1에 나타낸 모듈부품의 제조에 적합한 본 발명에 관한 코어기판요소 집합체를 설명한다. 도 5 는, 본 발명에 관한 코어기판요소 집합체의 일 실시예를 나타내는 분해사시도이다.
도 5에 있어서, 본 실시예에 관한 코어기판요소 집합체(400)는, 제 1 의 시이트(410)와, 제 2 의 시이트(420)와, 심층(10)의 군을 포함한다.
제 1 의 시이트(410)는, 제 2 의 열경화성수지(200)와 도전패턴(50)과 스루홀(60)(도시않됨)을 포함한다. 제 2 의 시이트(420)는, 제 2 의 열경화성수지(200)와 도전패턴(41),(42)와, 스루홀(60)을 포함한다. 심층(10)의 군은, 서로 소정의 간격을 두고 배치된 복수의 심층(10)으로 이루어진다.
본 실시예에 있어서, 제 1 의 시이트(410) 및 제 2 의 시이트(420)은, 제 2 의 열경화성수지를 사용하고 있지만, 상술한 제 1 의 층(20)및 제 2 의 층(30)과 동일한 재료, 예를 들면 수지에 세라믹스, 유전재료, 자성재료등을 혼합한 하이브리드재료를 사용하더라도 좋다.
도전패턴(50)은, 1 의 시이트(410)의 제 2 의 열경화성수지(200)의 주된 면에 설치된다. 도전패턴(41),(42)는, 제 2 의 시이트(420)의 제 2 의 열경화성수지 (200)의 주된 면에 설치된다.
심층(10)의 군은, 제 1 의 시이트(410)의 열경화성수지(200)와, 제 2 의 시이트(420)의 열경화성수지(200)의 사이에 배치되어 있다.
본 실시예에 관한 코어기판요소 집합체(400)는, 도 1에 나타낸 중간층(70)이 연속적으로 배열된 구성을 갖는다. 이 때문에, 심층(10)끼리의 간격내, 예를 들면 도 5에 나타낸 일점쇄선으로 절단함에 의해, 용이하게 모듈부품(1)의 중간층(70)을 제조할 수가 있다.
다음에, 본 발명에 관한 코어기판요소 집합체의 제조방법을 설명한다. 도 6내지 도 13은, 본 발명에 관한 코어기판요소 집합체의 제조방법의 일 실시예를 나타내는 공정도로서, 시이트적층법을 사용한 제조방법이다.
본 실시예에 관한 코어기판요소 집합체(400)의 제조방법에 있어서는, 우선, 금속박(100)과, 슬러리상태의 심층재료(331)와, 슬러리상태의 제 2 의 열경화성수지(200)를 준비한다.
금속박(100)은, 예를 들면, 금, 은, 동, 알루미늄등 도전율이 양호한 금속중에서 적절한 것을 사용하면 좋다. 이들중에서도 특히 동이 바람직하다. 금속박 (100)을 제작하는 방법으로서는, 전기분해, 압연법등 여러가지의 공지의 방법을 사용할 수 있지만, 금속박의 박리강도를 취하고 싶은 경우에는 전해박을, 고주파특성을 중시하고 싶은 경우에는, 표면요철에 의한 표피효과의 영향이 적은 압연박을 사용하면 좋다. 심층재료(331)는, 세라믹스성분과, 제 1 의 열경화성수지가 혼합되어 이루어진다.
다음에, 도 6에 나타낸 바와 같이, 슬러리상태의 제 2 의 열경화성수지(200)를 금속박(100)상에 도포하고, 닥터블레이드(300)를 사용하여 제 2 의 열경화성수지(200)의 두께를 균일로 하고, 건조기(310)로 건조시킨다.
다음에, 도7, 도8에 도시한 바와 같이, 건조한 제 2 의 열경화성수지(200)와 금속박(100)을 다이서(320)로 절단하고, 제 1 의 시이트(410) 및 제 2 의 시이트 (420)를 형성한다. 본 실시예에 있어서, 제 1 의 시이트(410)및 제 2 의 시이트 (420)는, 동일한 형상, 구조를 갖는 시이트이지만, 각각 다른 형상, 구조를 갖는 시이트를 사용하더라도 좋다.
다음에, 도 7, 도 9에 나타낸 바와 같이, 스크린인쇄판(330)에 공급된 슬러리상태의 심층재료(331)를 스키지(332)로 압출하고, 소정의 간격을 두고 심층재료 (331)를 인쇄하여, 심층(10)의 군을 형성한다. 이후, 심층(10)의 군 및 제 1 의 시이트(410)를 가열, 건조시켜, 심층(10)을 경화시킨다.
도 10은, 도 9을 더욱 구체적으로 나타내는 평면도이다. 도 10에 도시한 바와 같이, 심층(10)은, 예를 들면 n 행 m 열(n, m은 임의의 자연수)에 배열되어, 군을 구성하고 있다.
다음에, 도 11에 도시한 바와 같이, 제 1 의 시이트(410)의 심층(10)이 형성된 측의 주된 면에, 제 2 의 시이트(420)의 제 2 의 열경화성수지(200)가 형성된 측의 주된 면을 중합하고, 가압, 가열한다. 이에 따라, 제 2 의 열경화성수지(200)끼리가 심층(10)을 통해 접착됨과 함께, 경화한다. 이 가열온도는, 예를 들면 200℃ 정도이다.
다음에, 도 12에 도시한 바와 같이, 심층(10)을 피하여, 제 1 의 시이트 (410), 제 2 의 시이트(420)에 스루홀(60)을 형성한다. 형성한 스루홀(60)에는, 도금막(도시않됨)을 실시한다.
마지막으로, 도 13에 도시한 바와 같이, 금속박(100)에 소정패턴의 레지스트를 도포하고, 에칭하여, 도전패턴(41),(42),(50)을 형성한다.
또한, 본 발명에 관한 코어기판요소 집합체(400)은, 연속코팅법을 사용하여도 제조할 수가 있지만, 상세한 설명은 생략한다.
다음에, 도 1에 나타낸 모듈부품의 제조에 적합한 본 발명에 관한 다층기판을 설명한다. 도 14는, 본 발명에 관한 다층기판의 일 실시예를 나타내는 분해사시도이다.
도 14에 있어서, 본 실시예에 관한 다층기판(2)은, 코아기판요소 집합체 (400)와, 위쪽 시이트(710)와, 아래쪽 시이트(720)를 포함한다.
위쪽 시이트(710) 및 아래쪽 시이트(720)는, 복수의 회로형성 시이트(750)와 도전패턴(73)을 포함한다. 회로형성시이트(750)는, 회로형성층(75)와 동일한 재료로 이루어지고, 서로 적층되어 있다. 도전패턴(73)은, 회로형성 시이트(750)의 사이에 형성된다. 위쪽 시이트(710)는, 코어기판요소 집합체(400)의 윗면에 적층되고, 아래쪽 시이트(720)는, 코어기판요소 집합체(400)의 아랫면에 적층되어 있다.
본 실시예에 관한 다층기판(2)는, 도 1에 나타낸 모듈부품(1)이 연속적으로 배열된 구성을 갖는다. 이 때문에, 심층(10)끼리의 간격내, 예를 들어 도 14에 나타낸 일점쇄선에서 절단함으로써, 용이하게 모듈부품(1)을 제조할 수가 있다.
다음에, 본 발명에 관한 다층기판의 제조방법을 설명한다. 도 15 내지 도 18은, 본 발명에 관한 다층기판의 제조방법의 일 실시예를 나타내는 공정도이다. 본 실시예에 관한 다층기판(2)의 제조방법에 있어서는, 우선, 도 15에 도시한 바와 같이, 코어기판요소 집합체(400)의 윗면및 아랫면에 회로형성 시이트(750)를 적층한다.
다음에, 도 16에 도시한 바와 같이, 회로형성 시이트(750)상에 도전패턴(73)을 형성한다. 다음에, 도 17에 도시한 바와 같이, 회로형성 시이트(750)상에서, 다른 회로형성 시이트(750)를 적층하고, 위쪽 시이트(710) 및 아래쪽 시이트(720)를 형성하는 공정을 필요한 횟수만큼 반복하는 것에 의해, 도 18에 나타내는 다층기판 (2)을 제조할 수 있다.
마지막으로, 본 발명에 관한 모듈부품의 제조방법을 설명한다. 도 19내지 도 22는, 본 발명에 관한 모듈부품의 제조방법의 일 실시예를 나타내는 공정도이다.
본 실시예에 관한 모듈부품(1)의 제조방법에 있어서는, 우선, 다층기판(2)과, 탑재부품(74)을 준비한다.
다음에, 도 19에 도시한 바와 같이, 탑재부품(74)을 다층기판(2)에 탑재한다. 그리고, 다층기판(2)을 심층(10)끼리의 간격내, 예컨대 도 19에 나타낸 일점쇄선에서 절단하여, 복수의 모듈부품(1)을 제조한다. 보다 구체적으로는, 도 20 내지 22에 도시한 바와 같이, 탑재부품(74)을 탑재한 다층기판(2)을 가로방향인 x11, x 12에서 절단하고, 그 후, 세로방향인 y21, y22에서 절단함으로써, 모듈부품(1)을 제조할 수가 있다.
본 실시예에 관한 모듈부품(1)의 제조방법은, 다층기판(2)을 사용하기때문에, 동일구조를 갖는 모듈부품(1)을 용이하게 양산하는 것이 가능해진다.
이상 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과를 얻을 수 있다.
(a) 기판강도가 높은 모듈부품을 제공할 수가 있다.
(b) 습기를 흡수함에 의해 생기는 전기 특성의 열화를 방지할 수 있는 모듈부품을 제공할 수가 있다.
(c) 상술한 모듈부품의 제조에 적합한 코어기판요소 집합체를 제공할 수가 있다.
(d) 상술한 모듈부품의 제조에 적합한 다층기판을 제공할 수가 있다.
(e) 상술한 코어기판요소 집합체의 제조에 적합한 제조방법을 제공할 수가 있다.
(f) 상술한 다층기판의 제조에 적합한 제조방법을 제공할 수가 있다.
(g) 상술한 모듈부품의 제조에 알맞은 제조방법을 제공할 수가 있다.

Claims (16)

  1. 중간층과, 위쪽층과, 아래쪽층과, 탑재부품을 포함하는 모듈부품으로서,
    상기 중간층은, 제 1 의 층과, 제 2 의 층과, 심층을 포함하며,
    상기 심층은, 상기 제 1 의 층 및 상기 제 2 의 층보다 강도가 높은 재질로 이루어지고, 평면형상으로 넓어지는 망형상구조를 가지며, 바깥둘레가 상기 제 1 의 층 및 상기 제 2 의 층의 바깥둘레보다 안쪽으로 배치되어, 상기 제 1 의 층과 상기 제 2 의 층과의 사이에 밀봉막음되며,
    상기 위쪽층은, 상기 중간층의 윗면에 적층되고,
    상기 아래쪽층은, 상기중간층의 아랫면에 적층되며,
    상기 탑재부품은, 상기 위쪽층 또는 상기 아래쪽층에 탑재되는 모듈부품.
  2. 청구항 1에 있어서, 상기 심층은, 세라믹스성분과, 제 1 의 열경화성수지가 혼합되어 이루어지는 모듈부품.
  3. 청구항 2에 있어서, 상기 세라믹스성분은, 유리계 세라믹스, 알루미나계 세라믹스, 또는 석영으로부터 선택된 적어도 1종을 포함하며,
    상기 제 1 의 열경화성수지는, 에폭시수지, 페놀수지, BT수지, 폴리이미드수지, 또는 베닐벤질수지로부터 선택된 적어도 1종을 포함하는 모듈부품.
  4. 청구항 1에 있어서, 상기 제 1 의 층 또는 상기 제 2 의 층은, 수지로 이루어지는 모듈부품.
  5. 청구항 4에 있어서, 상기수지는, 에폭시수지, 페놀수지, BT수지, PPE, PPO, 폴리이미드수지, 또는 베닐벤질수지로부터 선택된 적어도 1종을 포함하는 모듈부품.
  6. 청구항 2에 있어서, 상기 제 1 의 층 및 상기 제 2 의 층은, 제 2 의 열경화성수지로 이루어지며,
    상기 제 2 의 열경화성수지의 열경화온도는, 상기 제 1 의 열경화성수지의 열경화온도보다도 높은 모듈부품.
  7. 청구항 1에 있어서, 상기 제 1 의 층 또는 상기 제 2 의 층은, 세라믹스성분과 수지가 혼합되어 이루어지는 모듈부품.
  8. 청구항 7에 있어서, 상기 세라믹스성분은, 유리계 세라믹스, 알루미나계 세라믹스, 포스터라이트계 세라믹스, 티탄바륨계 세라믹스, BaTiO3-BaZrO3계 세라믹스, BaO-TiO2-Nd2O3계 세라믹스, BaO-4 TiO2계 세라믹스로부터 선택된 적어도 1종을 포함하며,
    상기 수지는, 에폭시수지, 페놀수지, BT수지, PPE, PPO, 폴리이미드수지 또는 베닐벤질수지로부터 선택된 적어도 1종을 포함하는 모듈부품.
  9. 청구항 1에 있어서, 상기 중간층은 도전패턴을 포함하며,
    상기 도전패턴은, 상기 제 1 의 층 또는 상기 제 2 의 층에 있어서의 상기심층이 형성되지 않은 쪽의 면에 형성되어 있는 모듈부품.
  10. 청구항 1에 있어서, 상기 위쪽층 또는 상기 아래쪽층은, 회로형성층과, 도전패턴을 포함하며,
    상기 회로형성층은, 서로 적층되고,
    상기 도전패턴은, 상기 회로형성층의 사이에 형성되는 모듈부품.
  11. 모듈부품의 중간층을 제조하기 위하여 사용되는 코어기판요소 집합체로서, 제 1 의 시이트와, 제 2 의 시이트와, 심층의 군을 포함하며,
    상기 심층은, 상기 제 1 의 시이트 및 상기 제 2 의 시이트보다 강도가 높은 재질로 이루어지고, 평면형상으로 넓어지는 망형상구조를 가지며,
    상기 심층의 군은, 서로 소정의 간격을 두고 배치된 복수의 상기 심층으로 이루어지고, 상기 제 1 의 시이트와 상기제 2 의 시이트의 사이에 배치되어 있는 코어기판요소 집합체.
  12. 코어기판요소 집합체의 제조방법으로서,
    제 1 의 시이트와, 제 2 의 시이트와, 심층재료를 준비하여,
    상기 제 1 의 시이트상에, 소정의 간격을 두고 상기 심층재료를 인쇄하여, 심층의 군을 형성하고,
    상기 심층의 군이 형성된 상기 제 1 의 시이트상에, 상기 제 2 의 시이트를 적층하는 공정을 포함하는 코어기판요소 집합체의 제조방법.
  13. 청구항 12에 있어서, 상기 제 1 의 시이트 및 상기 제 2 의 시이트는, 상기 심층의 군이 형성되어 있지 않은 측의 면에 금속박이 형성되는 코어기판요소 집합체의 제조방법.
  14. 코어기판요소 집합체와, 위쪽시이트와, 아래쪽시이트를 포함하는 다층기판으로서,
    상기 코어기판요소 집합체는, 제 1 의 시이트와, 제 2 의 시이트와, 심층의 군을 포함하고,
    상기 심층은, 상기 제 1 의 시이트 및 상기 제 2 의 시이트보다 강도가 높은 재질로 이루어지며, 평면형상으로 넓어지는 망형상구조를 가지며,
    상기 심층의 군은, 서로 소정의 간격을 두고 배치된 복수의 상기 심층으로 이루어지며, 상기 제 1 의 시이트와 상기 제 2 의 시이트의 사이에 배치되어 있으며,
    상기 위쪽시이트 및 상기 아래쪽 시이트는, 회로형성 시이트와, 도전패턴을 포함하며,
    상기 회로형성 시이트는, 서로 적층되고,
    상기 도전패턴은, 상기 회로형성 시이트의 사이에 형성되는 다층기판.
  15. 다층기판의 제조방법으로서,
    코어기판요소 집합체와, 복수의 회로형성 시이트를 준비하고,
    상기 코어기판요소 집합체는, 제 1 의 시이트와, 제 2 의 시이트와, 심층의 군을 포함하며,
    상기 심층은, 상기 제 1 의 시이트 및 상기 제 2 의 시이트보다 강도가 높은 재질로 이루어지고, 평면형상으로 넓어지는 망형상 구조를 가지며,
    상기 심층의 군은, 서로 소정의 간격을 두고 배치된 복수의 상기 심층으로 이루어지며, 상기 제 1 의 시이트와 상기 제 2 의 시이트의 사이에 배치되어 있으며,
    상기 코어기판요소 집합체의 윗면및 아래면에 상기 회로형성 시이트를 적층하고,
    상기 회로형성 시이트상에 도전패턴을 형성하며,
    다음에, 상기 회로형성 시이트상에서, 다른 회로형성 시이트를 적층하고, 위쪽 시이트및 아래쪽 시이트를 형성하는 공정을 필요한 횟수만큼 반복하는 공정을 포함하는 다층기판의 제조방법.
  16. 모듈부품의 제조방법으로서,
    다층기판과, 탑재부품을 준비하고,
    상기 다층기판은, 코어기판요소 집합체와, 위쪽 시이트와, 아래쪽 시이트를 포함하며,
    상기 코어기판요소 집합체는, 제 1 의 시이트와, 제 2 의 시이트와, 심층의 군을 포함하고,
    상기 심층은, 상기 제 1 의 시이트 및 상기 제 2 의 시이트보다 강도가 높은 재질로 이루어지고, 평면형상으로 넓어지는 망형상구조를 가지며,
    상기 심층의 군은, 서로 소정의 간격을 두고 배치된 복수의 상기 심층으로 이루어지며, 상기 제 1 의 시이트와 상기제 2 의 시이트의 사이에 배치되어 있고,
    상기 위쪽 시이트 및 상기 아래쪽 시이트는, 회로형성 시이트와, 도전패턴을 포함하고,
    상기 회로형성 시이트는, 서로 적층되고,
    상기 도전패턴은, 상기 회로형성 시이트의 사이에 형성되어 있고,
    상기 다층기판에 상기 탑재부품을 탑재하고,
    상기 다층기판을, 상기 심층의 상기 간격내에서 절단하는 공정을 포함하는 모듈부품의 제조방법.
KR1020020047079A 2001-08-22 2002-08-09 모듈부품, 코어기판요소 집합체, 다층기판, 코어기판요소집합체의 제조방법, 다층기판의 제조방법 및 모듈부품의제조방법 KR20030017329A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001251663 2001-08-22
JPJP-P-2001-00251663 2001-08-22
JP2002194810A JP2003136623A (ja) 2001-08-22 2002-07-03 モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法
JPJP-P-2002-00194810 2002-07-03

Publications (1)

Publication Number Publication Date
KR20030017329A true KR20030017329A (ko) 2003-03-03

Family

ID=26620799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020047079A KR20030017329A (ko) 2001-08-22 2002-08-09 모듈부품, 코어기판요소 집합체, 다층기판, 코어기판요소집합체의 제조방법, 다층기판의 제조방법 및 모듈부품의제조방법

Country Status (5)

Country Link
US (1) US20030039101A1 (ko)
EP (1) EP1286575A3 (ko)
JP (1) JP2003136623A (ko)
KR (1) KR20030017329A (ko)
TW (1) TW561812B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5625250B2 (ja) * 2009-03-30 2014-11-19 凸版印刷株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103102A (en) * 1976-07-01 1978-07-25 Bell Telephone Laboratories, Incorporated Reinforced flexible printed wiring board
US4513055A (en) * 1981-11-30 1985-04-23 Trw Inc. Controlled thermal expansion composite and printed circuit board embodying same
SE462071B (sv) * 1985-12-23 1990-04-30 Perstorp Ab Moensterkort
JPH0246061Y2 (ko) * 1986-03-17 1990-12-05
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
JPH01263032A (ja) * 1988-04-15 1989-10-19 Yasuyuki Sugi 無圧又は低圧での強化複合プラスチックスの製造法
US5065284A (en) * 1988-08-01 1991-11-12 Rogers Corporation Multilayer printed wiring board
US4916260A (en) * 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US5175047A (en) * 1990-08-09 1992-12-29 Teledyne Industries, Inc. Rigid-flex printed circuit
JPH08139424A (ja) * 1994-11-10 1996-05-31 Ibiden Co Ltd プリント配線板及びその製造方法
DE19710047A1 (de) * 1997-03-12 1998-09-17 Tech Uni Dresden Dezernat 5 Sg Folienleiterplatte mit mechanischer Stabilisierung
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP2000340895A (ja) * 1999-05-31 2000-12-08 Tokyo Cathode Laboratory Co Ltd 配線基板及びその製造方法
JP2001111185A (ja) * 1999-07-30 2001-04-20 Ngk Insulators Ltd 配線基板材及びこれを用いたプリント回路用の基板材
US6570099B1 (en) * 1999-11-09 2003-05-27 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and the method for manufacturing the same
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6459047B1 (en) * 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating

Also Published As

Publication number Publication date
EP1286575A2 (en) 2003-02-26
EP1286575A3 (en) 2005-01-26
US20030039101A1 (en) 2003-02-27
JP2003136623A (ja) 2003-05-14
TW561812B (en) 2003-11-11

Similar Documents

Publication Publication Date Title
CN106328339B (zh) 线圈部件
DE3784760T2 (de) Substrat für gedruckte Schaltungsplatte.
CN1105484C (zh) 电子电路组件中埋置的电容器的制造方法及电子电路组件
US3739469A (en) Multilayer printed circuit board and method of manufacture
JP2612529B2 (ja) 多層プリント配線板の製造方法
CN1046078C (zh) 多层印刷电路板及其制备方法
US20230154665A1 (en) Inductor assembly and manufacturing method for inductor assembly
TW201127246A (en) Flex-rigid wiring board and method for manufacturing the same
TW200416755A (en) Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module
US4980217A (en) Printed circuit board fabrication
US6618238B2 (en) Parallel plate buried capacitor
US20130025914A1 (en) Wiring board and method for manufacturing the same
CN100558222C (zh) 多层布线板及其制造方法
EP1180921A2 (en) Multi-layer circuit board and method of manufacturing the same
US20110293874A1 (en) Hybrid substrate and method for producing the same
JPH06267788A (ja) 複合部品
KR20030017329A (ko) 모듈부품, 코어기판요소 집합체, 다층기판, 코어기판요소집합체의 제조방법, 다층기판의 제조방법 및 모듈부품의제조방법
US20020048137A1 (en) Two-layered embedded capacitor
JP3617388B2 (ja) プリント配線板及びその製造方法
JP2004241526A (ja) 配線基板
JP2000340955A (ja) 受動部品内蔵複合多層配線基板およびその製造方法
CN111988905A (zh) 印刷电路板及其制作方法
CN107949187A (zh) 一种软硬结合板的制作方法、软硬结合板及移动终端
WO2017154167A1 (ja) 多層積層板及びこれを用いた多層プリント配線板の製造方法
JPS59232846A (ja) 電気配線板用積層板及びその製造法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid