KR20030016981A - 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법 - Google Patents

유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20030016981A
KR20030016981A KR1020010051070A KR20010051070A KR20030016981A KR 20030016981 A KR20030016981 A KR 20030016981A KR 1020010051070 A KR1020010051070 A KR 1020010051070A KR 20010051070 A KR20010051070 A KR 20010051070A KR 20030016981 A KR20030016981 A KR 20030016981A
Authority
KR
South Korea
Prior art keywords
organic
gate insulating
insulating film
substrate
organic semiconductor
Prior art date
Application number
KR1020010051070A
Other languages
English (en)
Other versions
KR100428002B1 (ko
Inventor
심재훈
김성민
김봉옥
박노길
곽미영
김영관
Original Assignee
(주)그라쎌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)그라쎌 filed Critical (주)그라쎌
Priority to KR10-2001-0051070A priority Critical patent/KR100428002B1/ko
Publication of KR20030016981A publication Critical patent/KR20030016981A/ko
Application granted granted Critical
Publication of KR100428002B1 publication Critical patent/KR100428002B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Abstract

본 발명은 유기 고분자 게이트 절연막을 구비하는 유기 반도체 트랜지스터 의 제조 방법을 제공한다. 본 발명에 따른 유기 반도체 트랜지스터의 제조 방법은 유기 단량체 소오스를 사용한 기상 증착법으로 기판 상에 유기 게이트 절연막을 성막한 후, 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 유기 고분자 게이트 절연막을 완성한다. 본 발명의 제조 방법에 따르면 저온 건식 공정의 기상 증착법을 사용하기 때문에 대면적 기판에 유기 고분자 게이트 절연막을 균일하게 단순화된 공정으로 형성할 수 있다.

Description

유기 고분자 게이트 절연막을 구비하는 유기 반도체 트랜지스터의 제조 방법{Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer}
본 발명은 트랜지스터의 제조 방법에 관한 것으로, 특히 유기 고분자 게이트 절연막을 구비하는 유기 반도체 트랜지스터의 제조 방법에 관한 것이다.
유기 반도체 트랜지스터의 게이트 절연막으로 사용되기 위해서는 전기전도율(electrical conductivity)이 낮고 내전계(breakdown field) 특성이 높은 소재가 요구된다. 현재 게이트 절연막으로는 실리콘 산화막과 같은 무기절연막이 널리 사용되고 있다. 무기절연막은 전기전도율이 10-12S/㎝ 보다 작고 내전계가 1MV/㎝ 보다 높아서 게이트 절연막으로서 적합한 특성을 나타낸다.
그러나, 무기 절연막의 경우 막 형성 온도가 고온이어서 유기 반도체 트랜지스터 제조 공정에 사용할 경우 선행 공정에서 기판 상에 미리 형성되어 있는 다른 막질(이하, 선(先) 공정 막)에 영향을 줄 수 있다.
이에 반해 유기 절연막은 무기 절연막보다 저온에서 형성할 수 있으므로 선 공정 막에 영향을 주지 않는 장점이 있어서 새로운 게이트 절연막으로서 많은 연구가 이루어지고 있다.
현재까지 알려진 바로는 유기 절연막은 스핀코팅법과 단분자층(Langmuir-Blodgett film) 공정법에 의해 제조되고 있다. 이들 방법은 제조 공정이 단순하고저온 공정이 가능하다는 장점이 있다.
그러나, 상술한 방법들은 소형 기판에만 효과적으로 적용할 수 있을 뿐이며, 대면적화되어가는 평판 디스플레이 기판에는 적용하기 어렵다는 단점이 있다. 또한, 공정이 습식으로 진행되므로 선 공정 막을 용해시킬 염려가 있어서 선 공정 막의 종류 선택에 많은 제약이 따르기 때문에 유기 반도체 트랜지스터의 구조 디자인이 매우 제한된다. 그리고, 유기 절연막 형성 공정이 선 공정 또는 후(後) 공정과 인-시츄(in-situ)로 진행되지 못하므로 공정이 복잡해지고, 제조 설비도 복잡해지며 이로 인해 제조 단가가 증대된다.
따라서, 최근에는 대면적 기판에 단순화된 공정으로 유기 게이트 절연막을 형성할 수 있는 방법에 대한 요구가 증대되고 있다.
본 발명이 이루고자 하는 기술적 과제는 저온 건식 공정으로 유기 게이트 절연막을 형성하는 유기 반도체 트랜지스터의 제조 방법을 제공하고자 하는 것이다.
도 1은 본 발명에 따른 유기 반도체 트랜지스터 제조 방법 중 유기 고분자 게이트 절연막을 형성하는 공정 순서도이고,
도 2 내지 도 3은 본 발명의 일 실시예에 따른 역-스테거드 형의 유기 TFT의 제조 방법을 설명하기 위한 단면도들이고,
도 4는 본 발명에 따라 제조된 폴리이미드 게이트 절연막의 FT-IR 스펙트럼이고,
도 5는 알루미늄 게이트-폴리이미드 게이트 절연막으로 구성된 소자의 전류-전압 그래프이고,
도 6은 본 발명의 일 실시예에 따라 제조된 역-스테거드 형의 유기 TFT의 단면도이고,
도 7은 도 6에 도시되어 있는 유기 TFT의 전류-전압 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 12: 게이트 전극
14: 유기 고분자 게이트 절연막 16: 유기 반도체 활성층
18: 소오스/드레인 전극
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 유기 반도체 트랜지스터의 제조 방법에서는 게이트 절연막을 유기 고분자막으로 형성하되, 유기 고분자막을 저온 건식 공정인 기상 증착 공정을 사용하여 형성한다. 먼저, 기판을 제공한 후, 유기 단량체 소오스를 사용한 기상 증착법으로 상기 기판 상에 유기 게이트 절연막을 성막한다. 이어서, 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 유기 고분자 게이트 절연막을 완성한다.
여기서, 유기 게이트 절연막은 50 내지 20000 Å 두께로 형성한다.
기상 증착법은 진공 증착법인 것이 바람직하다.
중합반응은 100 내지 400℃의 열처리에 의한 열 중합 반응 또는 150nm 내지 10㎛ 의 광 조사에 의한 광 중합 반응으로 진행된다. 바람직하기로는 유기 게이트 절연막 성막 단계와 상기 중합 반응에 의한 유기 고분자 게이트 절연막 완성 단계는 인-시츄로 실시된다.
상기 유기 고분자 게이트 절연막을 완성하는 단계 이후에 상기 유기 고분자 게이트 절연막상에 유기 반도체 활성층을 형성하는 단계를 더 포함하고, 유기 게이트 절연막 성막 단계, 상기 유기 게이트 고분자 절연막 완성 단계 및 상기 유기 반도체 활성층 형성 단계는 인-시츄로 실시되는 것이 바람직하다.
한편, 상기 기판을 제공하는 단계에서 제공되는 상기 기판 상에는 유기 반도체 활성층 및 소오스/드레인 전극이 형성되어 있으며, 상기 유기 반도체 활성층 및 소오스/드레인 전극은 상기 유기 게이트 절연막 성막 단계, 상기 유기 게이트 고분자 절연막 완성 단계와 인-시츄로 실시되는 공정에 의해 제조된 것이 바람직하다.
유기 고분자 게이트 절연막이 폴리이미드막인 경우, 사용되는 유기 단량체 소오스는 방향족 테트라 카르복실산 이무수물 단량체 및 방향족 디아민 단량체이며, 이 경우 유기 게이트 절연막 성막 단계는 방향족 테트라 카르복실산 이무수물 단량체 소오스와 상기 방향족 디아민 단량체 소오스를 각각 따로 증발시켜 상기 유기 게이트 절연막내의 단량체들의 몰 비가 1:1이 되도록 진행한다.
그리고, 상기 유기 반도체 트랜지스터의 소오스/드레인 전극 형성 공정 및게이트 전극 형성 공정은 상기 유기 게이트 절연막 성막 단계 및 상기 유기 고분자 게이트 절연막 완성 단계와 인-시츄로 실시되는 것이 바람직하다.
이하 본 발명에 따른 유기 반도체 트랜지스터의 제조 방법에 관해서 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 특히 도면에서 유기 TFT(thin film transistor)는 설명의 편의를 위해 개략화되고 막 두께는 과장되게 도시된 것이다. 도면에서 동일 참조 부호는 동일 부재를 지칭한다.
본 발명에 따른 유기 반도체 트랜지스터의 제조 방법에서는 게이트 절연막을 유기 고분자막으로 형성한다. 유기 고분자 게이트 절연막을 형성하는 공정 순서도가 도 1에 도시되어 있다.
도 1을 참조하면, 먼저, 게이트 절연막을 형성하기 위한 기판을 제공한다 (1 단계). 기판은 트랜지스터를 형성하고자 하는 기판으로 실리콘 기판, 유리 기판 또는 플라스틱 기판 어느 것이라도 무방하다. 유리 전이 온도가 높은 내열성 플라스틱 기판도 유기 반도체 트랜지스터의 기판으로서 가능하다. 평판 디스플레이용 기판으로 8 인치 이상의 대면적 기판도 사용 가능하다. 트랜지스터의 종류에 따라 기판 상에는 선 공정 막이 형성되어 있다. 예컨대 역-스테거드(staggered-inverted)형 유기 TFT(thin film transistor)를 형성하고자 하는 경우에는 게이트 전극이 형성되어 있을 수 있고, 정-스테거드형의 유기 TFT를 형성하고자 하는 경우에는 활성층 및 소오스/드레인 전극의 적층막이 형성되어 있을 수 있다.
구체적으로, 기판을 기상 증착 장치에 로딩한다. 기상 증착 장치로는 진공 증착 장치를 사용한다.
이어서, 기상 증착 장치의 증발원에 적어도 하나 이상의 유기 단량체 소오스를 넣는다. 형성하고자 하는 유기 고분자 게이트 절연막이 폴리이미드막일 경우, 2 가지 소오스를 동시에 사용하는 것이 바람직하다. 제1 소오스는 방향족 테트라 카르복실산 이무수물 단량체 소오스이다. 예를 들면, 옥시디프탈산이무수물(oxydiphthalic anhydride: ODPA), 피로멜리트산이무수물(pyromellitic dianhydride: PMDA), 벤조페논테트라카르복실산 이무수물(benzophenone tetracarboxylic dianhydride: BTDA), 바이프탈산이무수물(biphthalic dianhydride: BPDA) 등이 사용될 수 있다. 제2 소오스는 방향족 디아민 단량체 소오스이다. 예를 들면, 하기 화학식 1로 표시되는 물질들이 방향족 디아민 단량체로 사용가능하다.
이러한 방식의 공정을 이용할 수 있는 또 다른 예로는, 비닐 유도체 단분자를 기상증착 시킨 후, 자외선을 조사함으로써 고분자화시켜, 양질의 절연 특성을갖는 박막을 형성시키는 방법이 있다. 반응식은 아래와 같으며, 이 때 R 치환기를 다양하게 변화시켜 박막의 특성을 조절할 수 있게 된다. 이 때, 다섯 개의 치환기는 H도 가능하고, 모두 동일할 필요는 없다.
이어서, 기판 상에 유기 게이트 절연막을 성막한다. (2 단계)
사용되는 기상 증착 장치의 특성에 따라 챔버 내의 진공도, 기판의 온도 및 전원 출력 등 물리적 파라미터들을 모두 제어하여 기판 상에 유기 게이트 절연막이 형성되도록 한다. 진공 증착 챔버를 사용할 경우 진공도는 10-6Torr이하가 되도록 설정한다.
유기 게이트 절연막이라 칭하는 이유는 형성되는 절연막의 대부분이 중합 반응이 완료된 고분자 상태가 아니라 단분자 상태 또는 올리고머 상태로 형성되기 때문이다.
방향족 테트라 카르복실산 이무수물 단량체 소오스와 방향족 디아민 단량체 소오스를 사용할 경우에는 각 소오스를 따로 증발시켜 유기 게이트 절연막내의 단량체들의 몰 비가 1:1이 되도록 물리적 파라미터들을 제어하여 성막한다.
마지막으로 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 유기 고분자 게이트 절연막을 완성한다. (3 단계)
이 단계는 단분자 또는 올리고머 상태로 성막되어 있는 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 고분자막으로 중합하는 단계이다. 유기 게이트 절연막에 100 내지 400℃의 열처리를 하여 열 중합 반응이 일어나도록 하거나 150nm 내지 10㎛ 의 광을 조사하여 광 중합 반응이 일어나도록 하여 유기 고분자막으로 이루어진 게이트 절연막을 완성한다.
열 중합 반응의 경우 기상 증착 장치 내의 히터를 사용하여 기판의 온도를 올려주는 방식으로 중합을 실시하면, 유기 게이트 절연막 성막 단계와 열 중합에 의한 유기 고분자 게이트 절연막 완성 단계를 인-시츄로 실시할 수 있다.
광 중합 반응의 경우에도 기상 증착 장치에 광 조사부를 설치함으로써 유기 게이트 절연막 성막 단계와 광 중합에 의한 유기 고분자 게이트 절연막 완성 단계를 인-시츄로 실시할 수 있다.
이하 도 2 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 역-스테거드형 유기 TFT의 제조 방법을 설명한다.
도 2는 기판(10)상에 게이트 전극(12)을 형성하는 단계를 나타낸다. 구체적으로, 게이트 전극 증착용 진공 챔버 안에 게이트 전극을 정의하는 새도우 마스크를 씌운 기판(10)을 넣고 금속 보트에 게이트 전극용 금속을 넣는다. p채널 TFT를 구현하기 위해서 일 함수가 낮은 알루미늄이 게이트 전극용 금속으로서 사용 가능하다. 진공 챔버 안의 진공도는 5×10-4Torr 이하가 되도록 한다. 바람직하기로는5×10-7Torr 정도의 진공도가 적합하다. 초당 3-5Å 의 증착속도로 증착시켜 게이트 전극(12)을 형성한다. 알루미늄 게이트 전극의 경우 약 1700Å 두께로 형성한다.
도 3은 유기 고분자 게이트 절연막(14)을 형성하는 단계를 나타낸다.
게이트 전극(12)이 형성되어 있는 기판을 진공 증착 챔버내에 넣고, 형성하고자 하는 유기 고분자막을 형성하기 위한 단량체 소오스들을 금속 보트와 같은 증발원에 넣는다.
이어서, 챔버내의 진공도를 10-6Torr 이하, 바람직하기로는 5×10-7Torr 가 되도록 하고 초당 5-10Å의 증착 속도로 증착시켜, 약 50-20000Å 두께로 유기 게이트 절연막을 성막한다.
방향족 테트라 카르복실산 이무수물 단량체 소오스와 방향족 디아민 단량체 소오스를 사용할 경우에는 절연막내의 각 단량체들의 몰 비가 1:1 이 되도록 증착한다.
계속해서, 100 내지 400℃의 열처리에 의한 열 중합 반응을 30분 내지 2 시간 동안 진행하거나, 150nm 내지 10㎛ 의 광 조사에 의한 광 중합 반응을 10 분 이하로 진행하여 유기 고분자 게이트 절연막(14)을 완성한다.
방향족 테트라 카르복실산 이무수물 단량체 소오스로 4,4'-옥시디프탈산이무수물을 방향족 디아민 단량체 소오스로 4,4'-옥시디아닐린을 사용하여 이들의 몰 비가 1:1이 되는 유기 게이트 절연막을 1500Å 두께로 형성한 후, 진공 오븐에서 220℃로 1시간 동안 축중합 반응시킨 후, 얻어진 유기 고분자 게이트 절연막의 FT-IR 스펙트럼을 관찰한 결과가 도 4에 도시되어 있다. 도 4에서 각 피크는 1379(C-N), 1500(C-C), 1720(C=O,비대칭), 1778(C=O,대칭) [1/cm] 로 최종적으로 얻어진 유기 고분자 게이트 절연막이 폴리이미드막임을 알 수 있다.
또, 알루미늄 게이트(1700Å)-폴리이미드 게이트 절연막(1500Å)으로 구성된 소자의 전기 전도율은 약 10-11S/㎝ 이고 내전계는 0.3MV/㎝ (도 5)로서 게이트 절연막으로서 적합한 특성을 보임을 알 수 있다.
유기 고분자 게이트 절연막(14)이 완성된 기판(10)상에 후속 공정을 진행하여 도 6에 도시되어 있는 바와 같이 역-스테거드형의 유기 TFT를 완성한다.
구체적으로, 유기 반도체 활성층(16)을 진공 증착법, 바람직하기로는 열 증발법으로 유기 고분자 게이트 절연막(14)상에 형성한다. 유기 반도체 활성층(16)은 펜타센(pentacene), 올리고 티오펜(oligo-thiophene), 폴리알킬티오펜(poly(alkyl- thiophene)) 또는 폴리티에닐렌비닐렌(poly(thienylenevinylene))과 같은 유기 반도체 물질을 사용하여 형성한다. 진공 증착 챔버내의 진공도를 5×10-4Torr 이하, 바람직하기로는 5×10-7Torr 가 되도록 하여 초당 0.5Å의 증착 속도로 증착시켜, 약 1000Å 두께로 형성한다.
이어서, 기판(10)에 소오스/드레인 전극용 새도우 마스크를 씌우고, 일함수가 높은 금속 재료를 진공 증착하여 소오스/드레인 전극(18)을 형성한다. 금속 재료로 는 금이 적당하다. 진공 증착 챔버내의 진공도를 5×10-4Torr 이하, 바람직하기로는 5×10-7Torr 가 되도록 하여 초당 3-5Å의 증착 속도로 증착시켜, 약 1500Å 두께의 소오스/드레인 전극(18)을 형성한다.
알루미늄 게이트(1700Å)-폴리이미드 게이트 절연막(1500Å)-펜타센 활성층(1000Å)-금 소오스/드레인 전극(1500Å)으로 이루어진 유기 TFT의 출력 특성이 도 7에 도시되어 있다. 도 7로부터 유기 TFT의 전계효과이동도가 약 0.1㎠/V·s 로 매우 양호함을 알 수 있다.
상술한 본 발명의 일 실시예에서는 역-스테거드형의 TFT의 제조 방법에 대하여 설명하였으나, 활성층 - 소오스/드레인 전극 - 게이트 절연막 - 게이트 전극 순으로 적층된 정-스테거드형의 유기 TFT의 제조시에도 본 발명에 따른 제조 방법을 적용할 수 있으며, 이 경우에도 각 단계들이 인-시츄로 진행된다. 또, 본 발명에 따른 유기 고분자 게이트 절연막 형성 방법은 통상적인 유기 전계 효과 트랜지스터의 제조에도 적용할 수 있음은 물론이다.
본 발명에 따른 유기 반도체 트랜지스터의 제조 방법은 게이트 절연막을 저온에서 형성 가능한 유기 고분자막으로 형성한다. 저온 건식 공정의 기상 증착법을 사용하여 유기 고분자 게이트 절연막을 형성하기 때문에 선 공정 막에 영향을 미치지 않으므로 선 공정 막의 선택이 자유롭고 유기 반도체 트랜지스터의 구조 디자인을 다양하게 할 수 있다. 또 유기 게이트 절연막 형성 공정을 활성층 형성 공정과 인-시츄로 실시할 수 있으며, 게이트 전극 형성 공정 및 소오스/드레인 전극 형성과도 인-시츄로 실시할 수 있으므로 공정이 단순화되고 제조 설비가 간단해진다. 따라서 응용 범위가 광범위한 유기 반도체 트랜지스터를 저 비용으로 용이하게 제조할 수 있다. 또, 기상 증착법을 이용하여 형성하기 때문에 특성이 양호한 게이트 절연막을 높은 균일도로 형성할 수 있으므로 대면적 기판상에 트랜지스터를 제조하는 것이 용이하다.

Claims (16)

  1. 기판을 제공하는 단계;
    유기 단량체 소오스를 사용한 기상 증착법으로 상기 기판 상에 유기 게이트 절연막을 성막하는 단계; 및
    상기 유기 게이트 절연막내에서 중합 반응이 일어나도록 하여 유기 고분자 게이트 절연막을 완성하는 단계를 포함하는 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  2. 제1항에 있어서, 상기 유기 게이트 절연막은 50 내지 20000Å 두께로 형성하는 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  3. 제1항에 있어서, 상기 기상 증착법은 진공 증착법인 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 중합반응은 100 내지 400℃의 열처리에 의한 열 중합 반응인 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  5. 제4항에 있어서, 상기 유기 게이트 절연막 성막 단계와 상기 열 중합 반응에의한 유기 고분자 게이트 절연막 완성 단계는 인-시츄로 실시되는 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 중합반응은 150nm 내지 10㎛ 의 광 조사에 의한 광 중합 반응인 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  7. 제6항에 있어서, 상기 유기 게이트 절연막 성막 단계와 상기 광 중합 반응에 의한 유기 고분자 게이트 절연막 완성 단계는 인-시츄로 실시되는 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  8. 제1항에 있어서, 상기 유기 고분자 게이트 절연막을 완성하는 단계 이후에 상기 유기 고분자 게이트 절연막상에 유기 반도체 활성층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  9. 제8항에 있어서, 상기 유기 게이트 절연막 성막 단계, 상기 유기 고분자 게이트 절연막 완성 단계 및 상기 유기 반도체 활성층 형성 단계는 인-시츄로 실시되는 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  10. 제1항에 있어서, 상기 기판을 제공하는 단계에서 제공되는 상기 기판 상에는유기 반도체 활성층 및 소오스/드레인 전극이 형성되어 있는 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  11. 제10항에 있어서, 상기 유기 반도체 활성층 및 소오스/드레인 전극은 상기 유기 게이트 절연막 성막 단계, 상기 유기 고분자 게이트 절연막 완성 단계와 인-시츄로 실시되는 공정에 의해 제조된 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
  12. 제1항에 있어서, 상기 유기 단량체 소오스는 방향족 테트라 카르복실산 이무수물 단량체 및 방향족 디아민 단량체이며,
    상기 유기 고분자 게이트 절연막은 폴리이미드 게이트 절연막인 것을 특징으로 하는 트랜지스터의 제조 방법.
  13. 제12항에 있어서, 상기 유기 게이트 절연막을 형성하는 단계는 상기 방향족 테트라 카르복실산 이무수물 단량체 소오스와 상기 방향족 디아민 단량체 소오스를 각각 따로 증발시켜 상기 유기 게이트 절연막내의 단량체들의 몰 비가 1:1이 되도록 하는 단계이며,
    상기 유기 고분자 게이트 절연막을 완성하는 단계는 상기 유기 게이트 절연막에 100 내지 400℃의 열을 처리하여 폴리이미드 게이트 절연막으로 열 축중합하는 단계인 것을 특징으로 하는 트랜지스터의 제조 방법.
  14. 제12항에 있어서, 상기 유기 게이트 절연막을 형성하는 단계는 상기 방향족 테트라 카르복실산 이무수물 단량체 소오스와 상기 방향족 디아민 단량체 소오스를 각각 따로 증발시켜 상기 유기 게이트 절연막내의 단량체들의 몰 비가 1:1이 되도록 하는 단계이며,
    상기 유기 고분자 게이트 절연막을 완성하는 단계는 상기 유기 게이트 절연막에 150nm 내지 10㎛ 의 광을 조사하여 폴리이미드 게이트 절연막으로 광 축중합하는 단계인 것을 특징으로 하는 트랜지스터의 제조 방법.
  15. 제1항에 있어서, 상기 기판은 내열성 플라스틱 기판인 것을 특징으로 하는 트랜지스터의 제조 방법.
  16. 제1항에 있어서, 상기 유기 반도체 트랜지스터의 소오스/드레인 전극 형성 공정 및 게이트 전극 형성 공정은 상기 유기 게이트 절연막 성막 단계 및 상기 유기 고분자 게이트 절연막 완성 단계와 인-시츄로 실시되는 것을 특징으로 하는 유기 반도체 트랜지스터의 제조 방법.
KR10-2001-0051070A 2001-08-23 2001-08-23 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법 KR100428002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0051070A KR100428002B1 (ko) 2001-08-23 2001-08-23 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0051070A KR100428002B1 (ko) 2001-08-23 2001-08-23 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030016981A true KR20030016981A (ko) 2003-03-03
KR100428002B1 KR100428002B1 (ko) 2004-04-30

Family

ID=27720560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0051070A KR100428002B1 (ko) 2001-08-23 2001-08-23 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR100428002B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398578B1 (ko) * 2001-09-06 2003-09-19 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
KR100718358B1 (ko) * 2003-08-29 2007-05-14 인피니언 테크놀로지스 아게 집적 회로 및 집적 회로의 제조 방법
KR100777162B1 (ko) * 2005-07-06 2007-12-03 양재우 저전압 유기나노트랜지스터 소자 및 그의 제조방법
EP2073288A2 (en) 2007-12-17 2009-06-24 Electronics And Telecommunications Research Institute Composition for organic polymer gate insulating layer and organic thin film transistor using the same
US7564053B2 (en) 2004-09-22 2009-07-21 Electronics And Telecommunications Research Institute Photo-reactive organic polymeric gate insulating layer composition and organic thin film transistor using the same
US7582896B2 (en) 2003-08-29 2009-09-01 Infineon Technologies Ag Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit
US7586119B2 (en) 2005-09-13 2009-09-08 Electronics And Telecommunications Research Institute Low temperature-cured polymer gate insulation layer and organic thin film transistor using the same
US8039294B2 (en) 2006-09-11 2011-10-18 Electronics And Telecommunications Research Institute Insulating layer, organic thin film transistor using the insulating layer, and method of fabricating the organic thin film transistor
WO2011126235A3 (ko) * 2010-04-07 2012-03-08 포항공과대학교 산학협력단 광가교 폴리이미드 고분자 및 이의 제조 방법과 이를 이용한 메모리 소자
KR20170011073A (ko) 2015-07-21 2017-02-02 부산대학교 산학협력단 열가교형 절연 고분자 및 이를 이용한 유기박막트랜지스터

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593300B1 (ko) 2004-11-10 2006-06-26 한국전자통신연구원 열경화성 유기고분자 게이트 절연막 조성물 및 이를 이용한 유기박막 트랜지스터

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0237017B1 (en) * 1986-03-11 1995-09-06 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Electric-electronic device including polyimide thin film
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
KR100358075B1 (ko) * 1999-11-30 2003-01-24 한국화학연구원 고경도 투명 지방족 폴리이미드계 나노 복합 소재
KR100351627B1 (ko) * 2000-01-04 2002-09-11 한국화학연구원 무색 투명의 고접착성 지방족 폴리이미드 수지와 이를이용한 폴리이미드/무기물 복합 소재

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398578B1 (ko) * 2001-09-06 2003-09-19 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100718358B1 (ko) * 2003-08-29 2007-05-14 인피니언 테크놀로지스 아게 집적 회로 및 집적 회로의 제조 방법
US7825404B2 (en) 2003-08-29 2010-11-02 Qimonda Ag Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit
US7582896B2 (en) 2003-08-29 2009-09-01 Infineon Technologies Ag Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
US7348593B2 (en) 2004-08-07 2008-03-25 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
US7564053B2 (en) 2004-09-22 2009-07-21 Electronics And Telecommunications Research Institute Photo-reactive organic polymeric gate insulating layer composition and organic thin film transistor using the same
KR100777162B1 (ko) * 2005-07-06 2007-12-03 양재우 저전압 유기나노트랜지스터 소자 및 그의 제조방법
US7586119B2 (en) 2005-09-13 2009-09-08 Electronics And Telecommunications Research Institute Low temperature-cured polymer gate insulation layer and organic thin film transistor using the same
US8039294B2 (en) 2006-09-11 2011-10-18 Electronics And Telecommunications Research Institute Insulating layer, organic thin film transistor using the insulating layer, and method of fabricating the organic thin film transistor
EP2073288A2 (en) 2007-12-17 2009-06-24 Electronics And Telecommunications Research Institute Composition for organic polymer gate insulating layer and organic thin film transistor using the same
WO2011126235A3 (ko) * 2010-04-07 2012-03-08 포항공과대학교 산학협력단 광가교 폴리이미드 고분자 및 이의 제조 방법과 이를 이용한 메모리 소자
US8981353B2 (en) 2010-04-07 2015-03-17 Postech Academy-Industry Foundation Photocrosslinkable polyimide polymer, manufacturing methods for the same memory devices using the same
KR20170011073A (ko) 2015-07-21 2017-02-02 부산대학교 산학협력단 열가교형 절연 고분자 및 이를 이용한 유기박막트랜지스터

Also Published As

Publication number Publication date
KR100428002B1 (ko) 2004-04-30

Similar Documents

Publication Publication Date Title
US7056838B2 (en) Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer
Yasuda et al. Organic field-effect transistors with gate dielectric films of poly-p-xylylene derivatives prepared by chemical vapor deposition
KR100428002B1 (ko) 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
TW201017883A (en) Hybrid dielectric material for thin film transistors
TW201228060A (en) Process for preparing an organic electronic device
KR101401601B1 (ko) ｉＣＶＤ 공정을 이용한 절연막 형성 방법
KR101200796B1 (ko) 고분자 브러쉬를 이용한 고성능 및 안정한 용액공정용 트랜지스터 제조방법
JPH1041518A (ja) 半導体装置の製造方法及び液晶表示装置の製造方法
KR100858930B1 (ko) 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
JPH09116163A (ja) 電界効果トランジスタ及びその製造方法
KR101856563B1 (ko) 액정성 유기박막 트랜지스터 및 그 제조방법
JPH10289902A (ja) 成膜装置
US20070286953A1 (en) Solution processible materials and their use in electronic devices
JP3509781B2 (ja) 半導体装置の製造方法
JP2004128467A (ja) 電界効果トランジスタ
JP4076245B2 (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
KR20040012212A (ko) 박막 트랜지스터 제조 방법
KR100464070B1 (ko) 유기물 전계효과 트랜지스터의 제조 방법
JP2004063977A (ja) 電界効果トランジスタ
CN113782565B (zh) 一种体异质结有机场效应晶体管存储器及其制备方法
JPH09326388A (ja) 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置
JP3957811B2 (ja) 低比誘電性高分子膜の形成方法
CN114188482A (zh) 一种提高低压有机薄膜晶体管偏压稳定性的方法及其制备工艺
JP3481395B2 (ja) 層間絶縁膜の形成方法
KR20160041036A (ko) 약염기（ｄｕｄｏ）를 이용한 고전도도의 ｐｅｄｏｔ 박막 제작 방법 및 그것을 포함하는 전자소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee