KR100777162B1 - 저전압 유기나노트랜지스터 소자 및 그의 제조방법 - Google Patents

저전압 유기나노트랜지스터 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100777162B1
KR100777162B1 KR1020050060612A KR20050060612A KR100777162B1 KR 100777162 B1 KR100777162 B1 KR 100777162B1 KR 1020050060612 A KR1020050060612 A KR 1020050060612A KR 20050060612 A KR20050060612 A KR 20050060612A KR 100777162 B1 KR100777162 B1 KR 100777162B1
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
single molecule
thin film
forming
Prior art date
Application number
KR1020050060612A
Other languages
English (en)
Other versions
KR20070005331A (ko
Inventor
송정근
김강대
김태호
Original Assignee
양재우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양재우 filed Critical 양재우
Priority to KR1020050060612A priority Critical patent/KR100777162B1/ko
Publication of KR20070005331A publication Critical patent/KR20070005331A/ko
Application granted granted Critical
Publication of KR100777162B1 publication Critical patent/KR100777162B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 저전압 유기나노트랜지스터 소자 및 그의 제조방법에 관한 것으로, 이를 더욱 상세하게 설명하면, 플라스틱이나 유리 또는 실리콘을 소재로 하여 제작되어지며, 산화막(1)이 형성되어 있는 기판(A)에, 산화막(1)을 식각하기 위해 B.O.E용액으로 식각하는 식각단계(B)와, 식각 후 잔류하는 B.O.E용액을 세척하는 B.O.E 세척단계(C)와, 자연산화막을 형성하기 위한 피라나용액 처리단계(D)와, 절연체(2 또는 6)로 구성되어진 단분자 게이트 절연막의 형성단계(E)와, 단분자 게이트 절연막 위에 유기 활성체인 펜타센박막(3)을 증착시키는 펜타센박막 증착단계(F), 펜타센박막(3)위에 소스-드레인 전극(4)을 형성하는 소스-드레인 전극(4)형성단계(G)로 적용하는 것을 특징으로 하여, 상기의 단계를 통해 형성된, 단분자 게이트 절연막에 의해 기존 20V 이상의 동작전압을 10분의 1인 2V이하로 낮출 수 있으며, 자기조립공정과 같이 공정이 단순하고 그 제작비용이 저렴한 트랜지스터를 제작 할 수 있는 저전압 유기나노트랜지스터 소자 및 그의 제조방법에 관한 것이다.
유기나노트랜지스터, 절연체, 단분자 게이트 절연막, 저전압

Description

저전압 유기나노트랜지스터 소자 및 그의 제조방법{Device Structure and Fabrication Process for low-voltage organic nano-transistor}
도 1은 종래 기술에 따른 유기트랜지스터 소자의 수직단면도
도 2는 본 발명의 유기나노트랜지스터 소자 및 그의 제조방법의 흐름도
도 3a에서 도3e까지는 본 발명의 유기나노트랜지스터 소자 및 그의 제조방법에
따른 소자 단면도
도 4는 본 발명의 유기나노트랜지스터 소자의 전기적 특성을 도시한 그래프
도 5a와 도 5b는 본 발명의 유기나노트랜지스터 소자의 다른 실시예의
수직단면도
도 6a와 도 6b는 본 발명의 단분자 게이트 절연막의 분자구조도
<도면의 주요부분에 대한 부호의 설명>
A : 기판
1 : 실리콘 산화막
2 : 절연체 [벤질록실(Benzyloxy) 알킬트리코로롤실란(alkyltrichlorosilane)]
3 : 펜타센 박막 4 : 소스-드레인 전극 5 : 게이트 전극
6 : 절연체[벤질티오(Benzythio)의 알카네티올(alkanethiol)]
본 발명은 저전압 유기나노트랜지스터 소자 및 그의 제조방법에 관한 것으로, 이를 더욱 상세하게 설명하면, 플라스틱이나 유리 또는 실리콘을 소재로 하여 제작되어지며, 산화막(1)이 형성되어 있는 기판(A)에, 산화막(1)을 식각하기 위해 B.O.E용액으로 식각하는 식각단계(B)와, 식각 후 잔류하는 B.O.E용액을 세척하는 B.O.E 세척단계(C)와, 자연산화막을 형성하기 위한 피라나용액 처리단계(D)와, 절연체(2 또는 6)로 구성되어진 단분자 게이트 절연막의 형성단계(E)와, 단분자 게이트 절연막 위에 유기 활성체인 펜타센박막(3)을 증착시키는 펜타센박막 증착단계(F), 펜타센박막(3)위에 소스-드레인 전극(4)을 형성하는 소스-드레인 전극(4)형성단계(G)로 적용하는 것을 특징으로 하여, 상기의 단계를 통해 형성된, 단분자 게이트 절연막에 의해 기존 20V 이상의 동작전압을 10분의 1인 2V이하로 낮출 수 있으며, 자기조립공정과 같이 공정이 단순하고 그 제작비용이 저렴한 트랜지스터를 제작 할 수 있는 저전압 유기나노트랜지스터 소자 및 그의 제조방법에 관한 것이다.
일반적으로, 유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발 된 후, 유기물의 특성 즉, 합성방법이 다양하며, 섬유나 필름 형태로 성형이 용이하고, 유연성, 전도성, 저렴한 생산비 때문에 새로운 전기전자재료로서 기능성 전자소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다.
이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 활성층으로 사용하는 유기박막트랜지스터인 OTFT(Organic Thin Film Transistor)에 관한 연구는 1980년 이후부터 시작되었으며, 근래에 들어 전 세계에서 많은 연구가 진행중에 있다. OTFT는 Si-TFT(Si-Thin Film Transistor)와 구조적으로 거의 같은 형태로서 반도체 영역에 실리콘 대신에 유기물을 사용한다는 차이점이 있으나 제작공정 면에서는 Si-TFT에 비하여 간단하고 비용이 저렴하며, 충격에 의해 깨어지지 않고 구부리거나 접을 수 있는 전자회로 기판이 미래의 산업에 필수적인 요소가 될 잠재력 등의 장점을 가지고 있다. 다시말하면, Si-TFT는 그 제작공정이 복잡하고 제작 비용이 비싸다는 문제점이 있었다.
또한, 현재 OTFT는 능동형 유기 EL의 구동소자, 반도체칩을 내장한 카드(smart card)와 유기태양전지(organic solar cell) 등에 높은 활용도가 예상되므로 기업체와 연구소 및 대학 등에서 연구되어지고 있다. 이러한 OTFT의 성능 면으로는 기존의 Si-TFT(Si-Thin Film Transistor)의 성능에 가까워지고 있다.
이러한 OTFT의 성능은 전계 이동도, 점멸비(on/off ratio), 문턱전압, Subthreshold slope 등으로 평가하고 있다. 상기 OTFT의 성능은 유기 활성층의 결 정도, 게이트 절연체 및 계면상태에 좌우된다. 이러한 특성을 개선하기 위하여 여러 가지 방법이 시도되고 있다. 산화막과 유기 활성층 사이의 접착력과 전하 특성을 향상시키기 위한 새로운 자기 조립체의 삽입, 문턱전압을 감소하기 위한 유전율이 높은 폴리머를 게이트 절연막으로 사용하는 방법이 있다. 그러나 100nm 이상의 게이트 절연막 두께를 가지는 기존의 유기트랜지스터 소자구조로는 20V 이상의 큰 동작전압을 가지는 등의 문제점이 있어 왔다.
따라서 본 발명의 목적은 상기와 같은 종래의 여러 가지 문제점을 개선시키기 위하여 안출한 것으로, 플라스틱이나 유리 또는 실리콘을 소재로 하여 제작되어지며, 산화막(1)이 형성되어 있는 기판(A)에, 산화막(1)을 식각하기 위해 B.O.E용액으로 식각하는 식각단계(B)와, 식각 후 잔류하는 B.O.E용액을 세척하는 B.O.E 세척단계(C)와, 자연산화막을 형성하기 위한 피라나용액 처리단계(D)와, 절연체(2 또는 6)로 구성되어진 단분자 게이트 절연막의 형성단계(E)와, 단분자 게이트 절연막 위에 유기 활성체인 펜타센박막(3)을 증착시키는 펜타센박막 증착단계(F), 펜타센박막(3)위에 소스-드레인 전극(4)을 형성하는 소스-드레인 전극(4)형성단계(G)로 적용하는 것을 특징으로 하여, 상기의 단계를 통해 형성된, 단분자 게이트 절연막에 의해 기존 20V 이상의 동작전압을 10분의 1인 2V이하로 낮출 수 있으며, 자기조립공정과 같이 공정이 단순하고 그 제작비용이 저렴한 트랜지스터를 제작 할 수 있는 저전압 유기나노트랜지스터 소자 및 그의 제조방법을 제공하는데 그 목적이 있다.
본 발명은 저전압 유기나노트랜지스터 소자 및 그의 제조방법에 관한 것으로, 이를 더욱 상세하게 설명하면, 플라스틱이나 유리 또는 실리콘을 소재로 하여 제작되어지며, 산화막(1)이 형성되어 있는 기판(A)에, 산화막(1)을 식각하기 위해 B.O.E용액으로 식각하는 식각단계(B)와, 식각 후 잔류하는 B.O.E용액을 세척하는 B.O.E 세척단계(C)와, 자연산화막을 형성하기 위한 피라나용액 처리단계(D)와, 절연체(2 또는 6)로 구성되어진 단분자 게이트 절연막의 형성단계(E)와, 단분자 게이트 절연막 위에 유기 활성체인 펜타센박막(3)을 증착시키는 펜타센박막 증착단계(F), 펜타센박막(3)위에 소스-드레인 전극(4)을 형성하는 소스-드레인 전극(4)형성단계(G)로 적용하는 것을 특징으로 하여, 상기의 단계를 통해 형성된, 단분자 게이트 절연막에 의해 기존 20V 이상의 동작전압을 10분의 1인 2V이하로 낮출 수 있으며, 자기조립공정과 같이 공정이 단순하고 그 제작비용이 저렴한 트랜지스터를 제작 할 수 있는 저전압 유기나노트랜지스터 소자 및 그의 제조방법에 관한 것이다.
본 발명의 구성을 첨부한 도면을 통하여 더욱 상세히 설명하면 다음과 같다.
도 1은 종래 기술에 따른 유기트랜지스터 소자의 수직단면도로서,
일반적인 기판(A)위에 산화막(1)과 유기 활성층(펜탄센 등, 3), 소스-드레인 전극(4), 게이트 전극(5)으로 구성된다.
도 2는 본 발명의 저전압 유기나노트랜지스터 소자 및 그의 제조방법의 흐름도로서,
본 발명의 유기나노트랜지스터 소자에 의해 제조되어지는 유기나노트랜지스터의 베이스가 되는 기판(A)은, 플라스틱이나 유리 또는 실리콘을 소재로 하여 제작되고 산화막(1)이 형성되어 있다(도 3a참조).
B.O.E용액 식각단계(B)는,
상기의 산화막(1)을 식각하는 단계로서, 리쏘그래피(lithogarphy) 공정을 이용하여 B.O.E용액으로 식각하게 되는 단계이다(도 3b참조).
B.O.E 세척단계(C)는,
잔류하는 B.O.E용액을 세척하는 단계로서 Dl-water로 세척한 후, 삼염화에틸렌(trichloroethylene), 아세톤, 메탄올 순으로 한번 더 세척하므로 잔류 B.O.E용액을 세척하게 되는 단계이다(도 3b참조).
피라나용액 처리단계(D)는,
자연산화막을 형성하기 위한 단계로서 박막의 두께가 균일(uniform)한 자연산화막을 형성하기 위하여 피라나 용액을 처리하게 되는데, 피라나용액은 황산(H2SO4)과 과산화수소(H2O2)의 비율을 3 : 1로 하여 제조한다(도 3b참조).
단분자 게이트 절연막 형성단계(E)는,
상기의 피라나용액 처리단계(D) 후, 절연체(2 또는 6)로 구성되어진 단분자 게이트 절연막을 형성하는 단계로서, 실리콘 기판에 사용되는 Si게이트 전극에 형성시킬 때와 플라스틱이나 유리에 사용되는 Au게이트 전극에 형성시킬 때의 방법이 서로 다르며, 단분자 게이트 절연막을 구성하는 절연체(2 또는 6)의 분자구조도 서로 다른 구성을 가지게 된다.
실리콘 기판에 사용되는 Si게이트 전극에 단분자 게이트 절연막(2)의 형성 시, 클로로포름(chloroform) 200ml와 벤질록시(Benzyloxy) 언데실트리콜롤실란(undecyltrichlorosilane) 7.91mg을 희석한 0.1mM 용액에 24시간 담근 후, 클로로포름(chloroform)으로 세척하여 절연체(2)로 구성되어진 단분자 게이트 절연막을 형성시킨다(도 3c참조).
상기의 과정을 통해 형성되어진 절연체(2)의 분자구조는 헤드부분은 활성층과 낮은 표면에너지를 가지는 페닐기(phenyl)를 가지게 되고, 가운데 부분은 고절연 특성을 보이는 알킬체인(alkyl chains)구조를 가지게 되며, 꼬리 부분은 실란(silane)꼬리 구조를 가지게 되는 벤질록실(Benzyloxy) 알킬트리코로롤실란(alkyltrichlorosilane)이 된다(도 6a참조).
플라스틱이나 유리에 사용되는 Au게이트 전극에 단분자 게이트 절연막의 형성 시, 에탄올 200ml와 벤질티오(Benzylthio) 옥타네티올(octanethiol) 5.37mg을 희석한 0.1mM 용액에 24시간 담근 후, 다시 에탄올로 세척하여 절연체(6)로 구성되어진 단분자 게이트 절연막을 형성시킨다(도 5a, 도 5b참조).
상기의 과정을 통해 형성되어진 절연체(6)의 분자구조는 헤드부분은 활성층과 낮은 표면에너지를 가지는 페닐기(phenyl)를 가지게 되고, 가운데 부분은 고절연 특성을 보이는 알킬체인(alkyl chains)구조를 가지게 되며, 꼬리 부분은 티올(thiol) 꼬리 구조를 가지게 되는 벤질티오(Benzylthio) 알카네티올(alkanethiol)이 된다(도 6b참조).
펜타센박막(3) 증착단계(F)는,
상기의 단분자 게이트 절연막(2)위에 유기 활성체인 펜타센박막(Pentacene, 3)을 증착하는 단계로서 펜타센(Pentacene)박막을 0.1A/sec 증착율로 천천히 증착하게 되는 단계이다(도 3d참조).
소스-드레인 전극(4)형성단계(G)는,
상기 펜타센박막(3)위에 소스-드레인 전극(Source-drain voltage)을 형성하는 단계로 기본적으로 Au를 전극으로 사용하지만 Au는 확산계수가 크기 때문에 상기의 펜타센박막(3)을 투과할 가능성이 있으므로 Ti/Au를 소스-드레인 전극으로 형성하게 되는 단계이다(도 3e참조).
도 3a에서 도 3e까지는 본 발명의 유기나노트랜지스터 소자 및 그의 제조방법에 따른 공정 단면도로서, 이를 자세히 설명하면,
도 3a는, 플라스틱이나 유리 또는 실리콘을 소재로 하여 제작되어지며, 산화막(1)이 형성되어 있는 기판(A)을 나타낸 것이며,
도 3b는, B.O.E용액 식각단계(B), B.O.E 세척단계(C), 피라나용액 처리단계(D)를 적용한 후의 상태를 나타낸 것이며,
도 3c는, 실리콘 기판에 사용되는 Si게이트 전극에 단분자 게이트 절연막 형성단계(E)를 적용한 후, 단분자 게이트 절연막(2)이 형성된 상태를 나타낸 것이며,
도 3d는, 펜타센박막(3) 증착단계(F)를 적용하여 유기활성체인 펜타센박막(3)이 증착되어 있는 상태를 나타낸 것이며,
도 3e는, 소스-드레인 전극(4)형성단계(G)를 적용하여 상기 펜타센박막(3)위에 소스-드레인 전극(4)이 형성되어 있는 상태를 나타낸다.
상기의 단계를 통해 제조된 유기나노트랜지스터는, 절연체(2 또는 6)로 구성되어진 단분자 게이트 절연막 등의 자기 조립체가 삽입되어, 2V정도의 낮은 동작전압을 가지는 반면, 도 1에서와 같이 자기 조립체가 삽입되어 있지 않은 유기트랜지스터는 자기 조립체의 부재로 인해 접착력과 전하 특성이 낮으며, 열산화 또는 스핀코팅 방식으로 절연층을 제작하게 되어 100nm 이상의 게이트 절연막 두께를 가지게 되고 그로 인해 20V이상의 동작전압을 가지게 된다.
도 4는 본 발명의 유기나노트랜지스터의 전기적 특성을 도시한 그래프로서, 본 발명의 유기나노트랜지스터의 전기적 특성을 표 1로 정리하면 다음과 같다.
삭제
표 1. 본 발명의 유기나노트랜지스터 소자의 성능
입자이동도 (Mobility) 점멸비(Ion/Ioff) 문턱전압(Vt) Subthreshold slope(V/dec) OFF state current(A)
0.15 4.98 x 102 - 0.6 0.343 8.85 x 10-10
상기 본 발명의 유기나노트랜지스터 소자의 성능에서 알 수 있듯이 본 발명의 유기나노트랜지스터 소자는 입자이동도(Mobility)가 0.15, 점멸비(Ion/Ioff)가 4.98 x 102, 문턱전압(Vt)이 - 0.6, 문턱기울기[Subthreshold slope(V/dec)]가 0.343, OFF state current(A)가 8.85 x 10-10로 나타나 그 성능이 우수한 것으로 나타났다.
도 5a와 도 5b는 본 발명의 유기나노트랜지스터 소자의 다른 실시예의 수 직단면도로서,
도 5a는 기판(A)에 Au게이트 전극을 가지는 유기나노트랜지스트 소자의 단면을 나타낸 것으로, Au게이트 전극은 플라스틱이나 유리 기판에 사용되며, Au게이트 전극에 형성된 절연체(6)의 분자구조의 헤드부분은 활성층과 낮은 표면에너지를 가지는 페닐기(phenyl)를 가지게 되고, 가운데 부분은 고절연 특성을 보이는 알킬체인(alkyl chains)구조를 가지게 되며, 꼬리 부분은 티올(thiol) 꼬리 구조를 가지게 되는 벤질티오(Benzylthio) 알카네티올(alkanethiol)이 된다(도 6b참조).
도 5b는 도 5a의 유기나노트랜지스트 소자의 게이트 전극 주변을 LPCVD로 성막된 SiO2로 도포하는데, 이는 도 5a의 나노유기트랜지스트 소자의 게이트 전극의 모서리에서 큰 전계가 형성되므로 이를 보호하고자 함이다.
상기의 도 5a와 도 5b에 도시되어 있는 유기나노트랜지스터는, 절연체(6)로 구성되어진 단분자 게이트 절연막 등의 자기 조립체가 삽입되어, 2V정도의 낮은 동작전압을 가지는 반면, 도 1에서와 같이 자기 조립체가 삽입되어 있지 않은 유기트랜지스터는 자기 조립체의 부재로 인해 접착력과 전하 특성이 낮으며, 열산화 또는 스핀코팅 방식으로 절연층을 제작하게 되어 100nm 이상의 게이트 절연막 두께를 가지게 되고 그로 인해 20V이상의 동작전압을 가지게 된다.
도 6a와 도 6b는 본 발명의 단분자 게이트 절연막을 구성하고 있는 절연체의 분자구조도로서, Si게이트 전극에 형성시킬 때와 Au게이트 전극에 절연체(6)의 분자구조는 달라지게 된다.
실리콘 기판에 사용되는 Si게이트 전극에 형성시킨 절연체(2)의 분자구조의 헤드부분은 활성층과 낮은 표면에너지를 가지는 페닐기(phenyl)구조를 가지게 되고, 가운데 부분은 고절연 특성을 보이는 알킬체인(alkyl chains)구조를 가지게 되며, 꼬리 부분은 실란(silane)꼬리 구조를 가지게 되는 벤질록실(Benzyloxy) 알킬트리코로롤실란(alkyltrichlorosilane)이 된다(도 6a참조).
상기의 벤질록실(Benzyloxy) 알킬트리코로롤실란(alkyltrichlorosilane)의 구조상에서 X의 개수는 6개, 11개, 18개 등으로 적용가능하고 X의 개수에 따라, 6개일 경우, 벤질록실(Benzyloxy) 헥실트리콜롤실란(hexyltrichlorosilane), 11개일경우, 벤질록실(Benzyloxy) 언데실트리콜롤실란(undecyltrichlorosilane), 18개일 경우, 벤질록실(Benzyloxy) 옥타데실트리콜롤실란(octadecyltrichlorosil)이 된다.
삭제
플라스틱이나 유리에 사용되는 Au게이트 전극에 형성시킨 절연체(6)의 분자구조의 헤드부분은 활성층과 낮은 표면에너지를 가지는 페닐기(phenyl)를 가지게 되고, 가운데 부분은 고 절연 특성을 보이는 알킬체인(alkyl chains)구조를 가지게 되며, 꼬리 부분은 티올(thiol) 꼬리 구조를 가지게 되는 벤질티오(Benzythio) 알카네티올(alkanethiol)이 된다(도 6b참조).
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 반드시 여기에만 한정되는 것은 아니며 본 발명의 범주와 사상을 벗어나지 않는 범위 내에서 다양한 변형실시가 가능함은 물론이다.
전술한 구성 및 작용에 의한 효과를 상세하게 설명하면 다음과 같다.
본 발명의 저전압 유기나노트랜지스터 소자 및 그의 제조방법은,
플라스틱이나 유리 또는 실리콘을 소재로 하여 제작되어지며, 산화막(1)이 형성되어 있는 기판(A)에, 산화막(1)을 식각하기 위해 B.O.E용액으로 식각하는 식각단계(B)와, 식각 후 잔류하는 B.O.E용액을 세척하는 B.O.E 세척단계(C)와, 자연산화막을 형성하기 위한 피라나용액 처리단계(D)와, 절연체(2 또는 6)로 구성되어진 단분자 게이트 절연막의 형성단계(E)와, 단분자 게이트 절연막 위에 유기 활성체인 펜타센박막(3)을 증착시키는 펜타센박막 증착단계(F), 펜타센박막(3)위에 소스-드레인 전극(4)을 형성하는 소스-드레인 전극(4)형성단계(G)로 구성되어지는 것을 특징으로 하여, 상기의 단계를 통해 형성된, 단분자 게이트 절연막에 의해 기존 20V 이상의 동작전압을 10분의 1인 2V이하로 낮출 수 있으며, 자기조립공정과 같이 공정이 단순하고 그 제작비용이 저렴한 트랜지스터를 제작 할 수 있는 등의 효과를 제공한다.

Claims (7)

  1. 삭제
  2. 저전압 유기나노트랜지스터 소자의 제조방법에 있어서,
    산화막이 형성되어 있는 기판에,
    산화막을 식각하기 위해 B.O.E용액으로 식각하는 B.O.E.용액 식각단계와,
    식각 후, 잔류하는 B.O.E용액을 세척하는 B.O.E용액 세척단계와,
    자연산화막을 형성하기 위한 피라나용액 처리단계와,
    절연체로 구성되어진 단분자 게이트 절연막의 형성단계와,
    상기 단분자 게이트 절연막 위에 유기 활성체인 펜타센박막을 증착시키는 펜타센박막 증착단계와,
    상기 펜타센박막 위에 소스-드레인 전극을 형성하는 소스-드레인 전극 형성단계로 구성되며,
    상기 단분자 게이트 절연막의 형성단계는,
    Si게이트 전극이 형성된 실리콘 기판을 클로로포름(chloroform)과 벤질록시(Benzyloxy) 언데실트리콜롤실란(undecyltrichlorosilane)을 희석한 용액에 담근 후, 클로로포름(chloroform)으로 세척하는 것을 특징으로 하는 저전압 유기나노트랜지스터 소자의 제조방법.
  3. 삭제
  4. 실리콘 기판;
    상기 실리콘 기판 상면에 형성된 Si게이트 전극;
    상기 실리콘 기판 상면에 형성되고 B.O.E용액으로 식각된 산화막;
    상기 산화막 및 기판 상면에 형성되는 단분자 게이트 절연막으로 구성되는 절연체;
    상기 단분자 게이트 절연막 상면에 증착되는 펜타센 박막; 및
    상기 펜타센 박막 상면에 형성되는 소스-드레인 전극을 포함하며,
    상기 단분자 게이트 절연막의 절연체의 분자구조는, 활성층과 페닐기(phenyl)구조를 가지는 헤드부분, 알킬체인(alkyl chains)구조를 가지는 가운데 부분 및 실란(silane)구조를 가지는 꼬리 부분을 포함하는 것을 특징으로 하는 저전압 유기나노트랜지스터 소자.
  5. 저전압 유기나노트랜지스터 소자의 제조방법에 있어서,
    산화막이 형성되어 있는 기판에,
    산화막을 식각하기 위해 B.O.E용액으로 식각하는 B.O.E.용액 식각단계와,
    식각 후, 잔류하는 B.O.E용액을 세척하는 B.O.E용액 세척단계와,
    자연산화막을 형성하기 위한 피라나용액 처리단계와,
    절연체로 구성되어진 단분자 게이트 절연막의 형성단계와,
    상기 단분자 게이트 절연막 위에 유기 활성체인 펜타센박막을 증착시키는 펜타센박막 증착단계와,
    상기 펜타센박막 위에 소스-드레인 전극을 형성하는 소스-드레인 전극 형성단계로 구성되며,
    상기 단분자 게이트 절연막의 형성단계는,
    Au게이트 전극이 형성된 플라스틱이나 유리 기판을 에탄올과 벤질티오(Benzylthio) 옥타네티올(octanethiol)을 희석한 용액에 담근 후, 에탄올로 세척하는 것을 특징으로 하는 저전압 유기나노트랜지스터 소자의 제조방법.
  6. 삭제
  7. 플라스틱 및 유리 중에서 선택된 기판;
    상기 기판 상면에 형성된 Au게이트 전극;
    상기 Au게이트 전극 상면에 형성되는 단분자 게이트 절연막으로 구성되는 절연체;
    상기 단분자 게이트 절연막 상면에 증착되는 펜타센 박막; 및
    상기 펜타센 박막 상면에 형성되는 소스-드레인 전극을 포함하며,
    상기 단분자 게이트 절연막의 절연체의 분자구조는, 활성층과 페닐기(phenyl)구조를 가지는 헤드부분, 알킬체인(alkyl chains)구조를 가지는 가운데 부분 및 티올(thiol)구조를 가지는 꼬리 부분을 포함하는 것을 특징으로 하는 저전압 유기나노트랜지스터 소자.
KR1020050060612A 2005-07-06 2005-07-06 저전압 유기나노트랜지스터 소자 및 그의 제조방법 KR100777162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060612A KR100777162B1 (ko) 2005-07-06 2005-07-06 저전압 유기나노트랜지스터 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060612A KR100777162B1 (ko) 2005-07-06 2005-07-06 저전압 유기나노트랜지스터 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20070005331A KR20070005331A (ko) 2007-01-10
KR100777162B1 true KR100777162B1 (ko) 2007-12-03

Family

ID=37871003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060612A KR100777162B1 (ko) 2005-07-06 2005-07-06 저전압 유기나노트랜지스터 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100777162B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770262B1 (ko) * 2006-04-14 2007-10-25 삼성에스디아이 주식회사 유기 박막트랜지스터, 이를 포함하는 유기전계발광소자 및이들의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035350A (ko) * 1997-10-31 1999-05-15 전주범 박막형 광로조절장치의 구동기판 제조방법
KR20030016981A (ko) * 2001-08-23 2003-03-03 (주)그라쎌 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
JP2003258260A (ja) 2002-02-28 2003-09-12 Nippon Hoso Kyokai <Nhk> 有機tftおよびその作製方法
KR20040029143A (ko) * 2001-09-06 2004-04-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 유기 박막 트랜지스터용 표면 개질층

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035350A (ko) * 1997-10-31 1999-05-15 전주범 박막형 광로조절장치의 구동기판 제조방법
KR20030016981A (ko) * 2001-08-23 2003-03-03 (주)그라쎌 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
KR20040029143A (ko) * 2001-09-06 2004-04-03 쓰리엠 이노베이티브 프로퍼티즈 컴파니 유기 박막 트랜지스터용 표면 개질층
JP2003258260A (ja) 2002-02-28 2003-09-12 Nippon Hoso Kyokai <Nhk> 有機tftおよびその作製方法

Also Published As

Publication number Publication date
KR20070005331A (ko) 2007-01-10

Similar Documents

Publication Publication Date Title
TWI300273B (ko)
US6891237B1 (en) Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
Halik et al. Relationship between molecular structure and electrical performance of oligothiophene organic thin film transistors
KR101157270B1 (ko) 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR100399283B1 (ko) 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
US7842952B2 (en) Organic inverter including surface-treated layer and method of manufacturing the same
KR20080040119A (ko) 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
US7241652B2 (en) Method for fabricating organic thin film transistor
Pacher et al. Chemical Control of Local Doping in Organic Thin‐Film Transistors: From Depletion to Enhancement
KR20110056505A (ko) 상단 게이트 유기 박막 트랜지스터용 표면 처리된 기판
CN102420288B (zh) 一种带介电修饰层的有机场效应晶体管及制备方法
US7049631B2 (en) Organic thin film transistor comprising buffer layer
JP2007214525A (ja) 超薄膜金属酸化膜をゲート絶縁体として利用した低電圧有機薄膜トランジスタ及びその製造方法
KR100788758B1 (ko) 저전압 유기 박막 트랜지스터 및 그 제조 방법
KR100777162B1 (ko) 저전압 유기나노트랜지스터 소자 및 그의 제조방법
JP2010034565A (ja) 表面エネルギー制御を利用した有機薄膜トランジスタの製造方法
CN111490161A (zh) 一种有机薄场效应晶体管及其制备方法
Boukhili et al. Organic insulator layer influence on the electrical properties of N, N’-di (2-ethylhexyl)-3, 4, 9, 10-perylene diimide organic thin-film transistors: Experiment and modeling
WO2010049728A1 (en) FETs, SEMICONDUCTOR DEVICES AND THEIR METHODS OF MANUFACTURE
US20140197405A1 (en) Rfid tags based on self-assembly nanoparticles
Yang et al. Solution-processable low-voltage carbon nanotube field-effect transistors with high-k relaxor ferroelectric polymer gate insulator
Gholamrezaie Self-assembled monolayers in organic electronics
KR20050040987A (ko) 유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법
KR101266790B1 (ko) 스위칭이 우수한 유기 인버터 회로의 제조방법
Rajeev et al. Polymer electret-based organic field-effect transistor memory with a solution-processable bilayer (PαMS/cross-linked PVP) gate dielectric

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee