JP2014143430A - トップゲート有機薄膜トランジスタのための表面処理基板 - Google Patents

トップゲート有機薄膜トランジスタのための表面処理基板 Download PDF

Info

Publication number
JP2014143430A
JP2014143430A JP2014048445A JP2014048445A JP2014143430A JP 2014143430 A JP2014143430 A JP 2014143430A JP 2014048445 A JP2014048445 A JP 2014048445A JP 2014048445 A JP2014048445 A JP 2014048445A JP 2014143430 A JP2014143430 A JP 2014143430A
Authority
JP
Japan
Prior art keywords
electrode
group
transistor
residue
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014048445A
Other languages
English (en)
Inventor
Kugler Thomas
クグレ，トーマス
Burroughes Jeremy
バロウズ，ジェレミー
Julian Carter
カーター，ジュリアン
Halls Jonathan
ホールズ，ジョナサン
Newsome Christopher
ニューサム，クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2014143430A publication Critical patent/JP2014143430A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トップゲートデバイスのオフ電流を減少させ、移動度を増加させる。
【解決手段】それらの間にチャネル領域を画定するソース電極およびドレイン電極を担持する基板を提供するステップと、前記チャネル領域の表面の少なくとも一部分を処理して、その極性を減少させるステップと、前記チャネル中に半導体層を堆積させるステップを含み、前記処理が、反応種を前記チャネル領域の少なくとも部分と接触させて、自己組織化単分子膜などの自己組織化膜を形成させることを含む。
【選択図】図３Ａ

Description

本発明は、トランジスタ、特に、有機薄膜トランジスタに関する。
トランジスタは、２つの主要なタイプであるバイポーラ接合トランジスタおよび電界効果トランジスタに分けることができる。いずれのタイプも、３つの電極を含み、チャネル領域において半導体材料がそれらの電極間に配置されている共通の構造を共有する。バイポーラ接合トランジスタの３つの電極は、エミッタ、コレクタおよびベースとして知られており、一方、電界効果トランジスタにおいて、３つの電極は、ソース、ドレインおよびゲートとして知られている。バイポーラ接合トランジスタは、エミッタとコレクタの間の電流がベースとエミッタの間に流れる電流によって制御されるため、電流駆動デバイスとして表現されることがある。対照的に、電界効果トランジスタは、ソースとドレインの間を流れる電流がゲートとソースの間の電圧によって制御されるため、電圧駆動するデバイスとして表現されることがある。
トランジスタはまた、各々、正の電荷担体（正孔）または負の電荷担体（電子）を伝導する半導体材料を含むかどうかによって、ｐ型およびｎ型として分類することができる。半導体材料は、電荷を受容、伝導、および供与するその能力によって選択し得る。半導体材料が、正孔または電子を受容、伝導および供与する能力は、材料をドーピングすることによって増強することができる。
例えば、ｐ型トランジスタデバイスは、正孔を受容、伝導、および供与するのに効率的な半導体材料を選択し、かつ半導体材料から正孔を注入および受容するのに効率的なソース電極およびドレイン電極のための材料を選択することによって形成することができる。電極のフェルミ準位と半導体材料のＨＯＭＯ準位との良好なエネルギー準位のマッチングは、正孔注入および受容を増強することができる。対照的に、ｎ型トランジスタデバイスは、電子を受容、伝導、および供与するのに効率的な半導体材料を選択し、かつ半導体材料に電子を注入し、半導体材料から電子を受容するのに効率的なソース電極およびドレイン電極のための材料を選択することによって形成することができる。電極のフェルミ準位と半導体材料のＬＵＭＯ準位との良好なエネルギー準位のマッチングは、電子注入および受容を増強することができる。
トランジスタは、薄膜中に成分を堆積させ、薄膜トランジスタ（ＴＦＴ）を形成することによって形成することができる。有機材料がこのようなデバイスにおいて半導体材料として使用されるとき、それは有機薄膜トランジスタ（ＯＴＦＴ）として知られている。有機半導体は、広範に共役非局在化ｐｉ系を有し、電子の移動を可能にする有機分子の１クラスである。
ＯＴＦＴは、溶液処理などの低コスト、低温度の方法によって製造し得る。さらに、ＯＴＦＴは、フレキシブルなプラスチック基板と適合性があり、ロールツーロール（roll-to-roll）法でのフレキシブル基板上のＯＴＦＴの大規模な製造の展望を与える。
図１に関して、ボトムゲート有機薄膜トランジスタ（ＯＴＦＴ）の一般構造は、基板１０上に堆積させたゲート電極１２を含む。誘電材料の絶縁層１１は、ゲート電極１２上に堆積され、ソース電極およびドレイン電極１３、１４は、誘電材料の絶縁層１１上に堆積される。ソース電極およびドレイン電極１３、１４は間隔を置いて配置され、それらの間に、ゲート電極１２上に位置するチャネル領域を画定する。有機半導体（ＯＳＣ）材料１
５を、チャネル領域においてソース電極およびドレイン電極１３、１４の間に堆積させる。ＯＳＣ材料１５は、ソース電極およびドレイン電極１３、１４上に少なくとも部分的に延在することがある。
代わりに、有機薄膜トランジスタの上部にゲート電極を設け、いわゆるトップゲート有機薄膜トランジスタを形成することは公知である。このような構造において、ソース電極およびドレイン電極を、基板上に堆積させ、間隔を置いて配置し、それらの間にチャネル領域を画定する。有機半導体材料の層は、チャネル領域においてソース電極およびドレイン電極の間に堆積され、ソース電極およびドレイン電極上に少なくとも部分的に延在することがある。誘電材料の絶縁層は、有機半導体材料の上に堆積され、またソース電極およびドレイン電極上に少なくとも部分的に延在することがある。ゲート電極は、絶縁層上に堆積され、かつチャネル領域上に位置する。
有機半導体およびそれらの半導体を含有するトランジスタの性能は典型的には、デバイスがｎ−チャネルまたはｐ−チャネルデバイスであるかどうかによって、「電子移動度」または「正孔移動度」としても公知であるそれらの「電荷移動度」（ｃｍ2Ｖ-1ｓ-1）を
測定することによって評価される。この測定は、材料に亘る印加電界への電荷キャリアのドリフト速度に関する。
ボトムゲートデバイス誘電体層の処理は、有機半導体について接触角を減少させ、かつ半導体の分子秩序を改善するために（特に、より高い結晶化度を達成するため）当技術分野において公知である。
例えば、Ｓｉｒｒｉｎｇｈａｕｓら［Ｎａｔｕｒｅ、第４０１巻、６８５〜６８８ページ、１９９９］は、自己組織化単分子膜（ＳＡＭ）で事前処理したメチル末端基を有する二酸化ケイ素絶縁体層（ヘキサメチルジシラザンを使用することによって生じさせた）を開示しており、それはＰ３ＨＴの形態に影響を与え、ＯＴＦＴの電界効果移動度が０．１ｃｍ2／Ｖｓに改善されることをもたらす。このアプローチはまた、いくつかのアルキル
鎖ＳＡＭを使用して、Ｗｕら［Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、第８６巻、１４２１０１、２００５］によって行われた。
Ｋｕｍａｋｉら、［Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、第９０巻、１３３５１１（２００７）］は、二酸化ケイ素誘電体を有するボトムゲートデバイスの誘電体層を前処理するための、フェネチルトリクロロシランの使用を開示している。この研究において使用される半導体は、ペンタセンの熱蒸着膜であった。結果として生じたデバイス性能の改善は、二酸化ケイ素層における水の吸着の減少によって生じ、それはトラップ部位の形成をもたらす。
フェニル末端ＳＡＭ（フェニルトリクロロシランを使用して生じさせた）は、Ｒａｗｃｌｉｆｆｅら［Ｃｈｅｍ．Ｃｏｍｍｕｎ．、８７１〜７３、２００８］によって縮合ポリチオフェンを使用したボトムゲートＳｉＯ2デバイス構造上で調査されてきた。
ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳペンタセン）の有機半導体層のための自己組織化単分子膜を使用したボトムゲートデバイスのチャネル事前処理層および電極事前処理層の組合せは、Ｐａｒｋら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、第９１巻、０６３５１４（２００７）に開示されている。この研究において、電極接触面を処理するために選択されたＳＡＭは、デバイスのチャネル領域を形成する二酸化ケイ素誘電体層の表面について、ペンタフルオロベンゼンチオール（ＰＦＢチオール）、およびヘキサメチルジシラザン（ＨＭＤＳ）であった。
上記の従来技術は、ボトムゲートデバイスに関する。トップゲートＯＴＦＴデバイスの開発において、本発明者らは、このようなデバイスが高いオフ電流および低い移動度を欠点とし得ることを発見した。本発明者らは、これらの問題がチャネルにおける基板表面上に存在す基、例えば、ガラス基板の場合は基板表面上の極性基から少なくとも部分的に生じることを確認した。これらの基は、洗浄プロセス（ＵＶオゾンおよび酸素プラズマなど）から生じることがあり、カルボン酸基および−ＯＨ表面基が含まれることがある。場合によっては、ＵＶオゾンまたは酸素プラズマ法をまた使用して、金属表面を改質することによって接触抵抗を減少させ得る。
これらの極性種は、ガラス基板との界面における有機半導体のドーピングをもたらし、導電性「バックチャネル」の形成が引き起こされることがあり、それは、ＴＦＴがその「オフ状態」に設定されているとき、ソースドレイン電流が流れることを可能にする。これは、オフ電流を増加させ、オン／オフ比およびサブスレッショルドスイング（sub-threshold swing）を減少させる。性能がこのように低下することは、これらのデバイスの適用
の有用な範囲を減少させる。この効果は、半導体／基板界面（「バックチャネル」）が半導体／誘電体界面（トランジスタにおけるアクティブチャネル）から離れたトップゲートデバイスについて特に問題である。対照的に、ボトムゲートデバイスにおいて、「基板」／半導体界面はまた、誘電体／半導体界面である。その結果、トップゲートデバイスの基板／半導体界面において誘導電荷を枯渇させることがより困難となり、より高いオフ電流をもたらす。
本発明は、トップゲートデバイスのオフ電流を減少させ、移動度を増加させることを追究する。
第１の態様において、本発明は、それらの間にチャネル領域を画定するソース電極およびドレイン電極を担持する基板を提供するステップと、チャネル領域の表面の少なくとも一部分を処理して、その極性を減少させるステップと、チャネル中に半導体層を堆積させるステップとを含む、トップゲートトランジスタを形成する方法を提供する。
有機薄膜トランジスタは、剛性またはフレキシブル基板上で製作することができる。剛性基板は、ガラスまたはケイ素から選択することができ、フレキシブル基板は、薄いガラスまたはプラスチック（ポリ（エチレン−テレフタレート）（ＰＥＴ）、ポリ（エチレン−ナフタレート）ＰＥＮ、ポリカーボネートおよびポリイミドなど）を含み得る。
有機半導体材料は、適切な溶媒の使用によって溶液処理可能とすることができる。例示的な溶媒には、モノ−またはポリ−アルキルベンゼン（トルエンおよびキシレンなど）；テトラリン；ならびにクロロホルムが含まれる。好ましい溶液堆積技術には、スピンコーティングおよびインクジェット印刷が含まれる。他の溶液堆積技術には、浸漬コーティング、ロール印刷およびスクリーン印刷が含まれる。好ましい有機半導体には、ペンタセンおよび縮合チオフェンが含まれる。好ましい縮合チオフェンには、１個または複数のさらなるアリール基、好ましくは、チオフェン（例えば、ジチオフェンまたはジチエノチオフェンを形成する）およびベンゼンから選択される１個または複数のアリール基に縮合しているチオフェンが含まれる。有機半導体は、任意選択で置換されていてもよい。好ましくは、有機半導体は、アルキル、アルコキシまたはトリアルキルシリルエチニルなどの可溶化基で置換されている。好ましい一実施形態において、有機半導体層は、小分子およびポリマーなどの材料のブレンドから形成される。
ソース電極およびドレイン電極の間に画定されるチャネルの長さは、５００ミクロンまでのことがあるが、好ましくは長さは２００ミクロン未満、さらに好ましくは１００ミクロン未満、最も好ましくは２０ミクロン未満である。
ゲート電極は、広範囲の導電性材料、例えば、金属（例えば、金、アルミニウム、銀など）または金属酸化物セラミック化合物（例えば、酸化インジウムスズ）から選択することができる。代わりに、導電性ポリマーを、ゲート電極として堆積させることができる。このような導電性ポリマーは、好ましくは、インクジェット印刷または上記で議論した他の溶液堆積技術などの付加的な方法を使用して、溶液から堆積させ得る。
絶縁層は、高抵抗を有する電気絶縁材料から選択される誘電材料を含む。誘電体の比誘電率であるｋは、典型的には約２〜３であるが、ＯＴＦＴについて達成可能なキャパシタンスは、ｋに直接比例し、ドレイン電流ＩDは、キャパシタンスに正比例するため、高値
のｋを有する材料が望ましい。したがって、低い操作電圧で高いドレイン電流を実現するために、チャネル領域において誘電体薄層を有するＯＴＦＴが好ましい。
誘電材料は、有機または無機であってよい。好ましい無機材料には、ＳｉＯ2、ＳｉＮ
ｘおよび塗布ガラス（ＳＯＧ）が含まれる。好ましい有機材料は一般にポリマーであり、ポリビニルアルコール（ＰＶＡ）、ポリビニルピロリジン（ＰＶＰ）、アクリレート（ポリメチルメタクリレート（ＰＭＭＡ）など）およびベンゾシクロブタン（ＢＣＢ）（Ｄｏｗ Ｃｏｒｎｉｎｇから入手可能）などの絶縁ポリマーが含まれる。絶縁層は、材料のブレンドから形成されてもよく、または多層構造を含んでいてもよい。
誘電材料は、当技術分野において公知のような熱蒸着、真空処理または積層技術によって堆積し得る。代わりに、誘電材料は、例えば、スピンコーティングまたはインクジェット印刷技術および上記で議論した他の溶液堆積技術を使用して、溶液から堆積し得る。
誘電材料を溶液から有機半導体上へ堆積させる場合、有機半導体の溶解はもたらさないはずである。同様に、有機半導体を溶液から誘電材料上に堆積させる場合、誘電材料は溶解しないはずである。このような溶解を避けるための技術には、直交溶媒（orthogonal solvent）の使用、例えば、下にある層を溶解しない溶媒の最上層の堆積のための使用、および下にある層の架橋が含まれる。
絶縁層の厚さは、好ましくは２マイクロメーター未満、さらに好ましくは５００ｎｍ未満である。
本発明によるチャネルの処理は、チャネル領域の少なくとも一部、好ましくは全てを覆う層を形成する。代わりにまたはさらに、層は、基板の全表面を実質的に覆う。
層は、ポリマー有機層、好ましくは、ポリマー層を含み得る。代わりに、層は、自己組織化単分子層などの自己組織化層を含む。
好ましくは、反応種は、基板表面上の極性基と反応して、自己組織化膜を形成する。極性基は典型的には、脱プロトン化などの解離を起こすことができる基である。好ましくは、反応種は基板表面上のヒドロキシルまたは酸極性基と反応し、各々、エーテルまたはエステル基を形成する。このようにして、高いオフ電流を生じさせる極性基は、非極性形態に変換される。チャネルの表面における極性の減少は、例えば、処理前と比較して、処理後のチャネルとの有機半導体の接触角の減少から明らかである。
好ましくは、反応種は、基板表面上の解離基、および非極性基と反応させるための反応
性基を含む。
結果的に、反応種は、前記極性基と反応し、直鎖、分岐または環状のアルキル末端基および任意選択で置換されているアリール末端基、すなわち有機半導体材料に対して親和性を有する基などの、少なくとも１個の非極性基を有する残基を形成する。好ましくは、非極性基は、ヒドロキシルまたは酸基などの解離基を欠いている。好ましくは、非極性基は、炭酸水素基である。好ましくは、非極性基は、共役基であり、半導体基であってもよい。このような残基は、構造
Figure 2014143430
 を含むことができ、式中、Ａｒは、アリール基であり、Ｌは、リンカー基または単結合であり、Ｘ1は、基板表面への結合を表し、Ｘ2およびＸ3は、存在する場合独立に、基板表
面への結合あるいは群（炭素原子を１〜１０個有する任意選択で置換されている直鎖、分岐もしくは環状のアルキルもしくはアルケニル基、またはアリール基）から選択される置換基を表す。アルキル基または任意選択で置換されているアセン基などの他の非極性基は、Ａｒ基の代わりに使用し得ることを理解されたい。結合Ｘ1（ならびに、存在する場合
、Ｘ2およびＸ3）は典型的には、反応種のＳｉ原子に結合している脱離基の反応によって形成される。好ましい脱離基は、反応性ハロゲン、好ましくは、Ｃｌである。
好ましくは、リンカー基Ｌは、１〜１０個の炭素原子の置換または非置換の直鎖、分岐または環状のアルキル基を含む。
いくつかの好ましい実施形態において、残基は、下記で示す構造
Figure 2014143430
 の１つまたは複数を含み、式中、Ｘ1は、基板表面への結合を表し、Ｘ2およびＸ3は、存
在する場合独立に、基板表面への結合あるいは群（炭素原子を１〜１０個有する任意選択で置換されている直鎖、分岐もしくは環状のアルキルもしくはアルケニル基、またはアリール基）から選択される置換基を表す。
いくつかの実施形態において、本発明は、ソース電極およびドレイン電極を、チャネル
領域の処理の前または後に、電極の接触抵抗を減少させるための化合物で処理するステップを含む。これによって、ソース電極およびドレイン電極の一方または両方の表面の少なくとも一部を覆う電極処理層が形成される。電極処理層は、ポリマー層を含み得る。さらに好ましくは、電極処理層は、自己組織化単分子膜などの自己組織化膜を含み得る。好ましくは、接触抵抗を減少させるための化合物は、ソース電極およびドレイン電極に化学的に結合することができる化合物を含む。さらに好ましくは、化合物は、チオールまたはジスルフィドを含み、ソース電極およびドレイン電極は、金、銀、銅またはそれらの合金を含む。
いくつかの実施形態において、電極処理層は、上記電極のひとつまたは複数の電極の表面において負の双極子モーメントを示す残基（ハロゲン化または過ハロゲン化残基など）を含む。他の実施形態において、電極接触層は、上記電極のひとつまたは複数の電極の表面において正の双極子モーメントを示す残基（アルカン残基など）を含む。
好ましくは、ソース電極および／またはドレイン電極は、銅、銀または金からなる。
いくつかの好ましい実施形態において、電極接触層は、構造
Figure 2014143430
 を含む残基を含み、式中、Ｙは、好ましくは、ニトロ、シアノ、アルコキシ（好ましくは、メトキシ）およびハロゲン、好ましくは、フッ素からなる群から選択される電子吸引基を表し、Ｚは、１個または複数の硫黄原子と電極の表面との間の結合を表す。
第１の態様の他の実施形態において、反応種は、活性化によってフリーラジカルを形成する反応性基を含み得る。これは、プラスチック基板にとって特に有益である（ＵＶ−オゾン処理などの処理は、プラスチック表面を損傷することがある）。反応性フリーラジカル種は、損傷された表面と反応することがあり、したがって半導体の堆積のための「修復された」表面を設ける。
第２の態様において、本発明は、本発明の第１の態様の方法によって得ることができるトランジスタを提供する。
第３の態様において、本発明は、基板と半導体層との間に有機層を含むチャネル領域を有するトップゲートトランジスタを提供する。有機層は、本発明の第１の態様において記述したような処理によって形成される層のことがある。
第４の態様において、本発明は、それらの間にチャネル領域を画定するソース電極およびドレイン電極を担持する基板を提供するステップと、チャネル領域において基板上に有機層を堆積させるステップと、有機層上に半導体層を堆積させるステップとを含む、本発明の第３の態様によってトップゲートトランジスタを形成する方法を提供する。
第５の態様において、本発明は、それらの間にチャネルを画定するソース電極およびドレイン電極を提供するステップと、チャネル領域の表面の少なくとも一部分を処理し、その極性を減少させるステップと、続いてソース電極およびドレイン電極の表面の少なくとも一部分を処理し、その接触抵抗を減少させるステップとを含む、薄膜トランジスタを形成する方法を提供する。
本発明の第５の態様の処理ステップの各々は、本発明の第１から第３の態様のいずれかにおいて定義されている通りであり得る。
本発明の第５の態様を適用し、トップゲートデバイスまたはボトムゲートデバイスを形成し得る。
従来技術のトランジスタを示す図である。 本発明によるトランジスタを示す図である。 トランジスタの製造の段階を示す図である。 トランジスタの製造の段階を示す図である。 本発明によるさらなるトランジスタを示す図である。 トランジスタの製造の段階を示す図である。 本発明によるトランジスタおよび従来技術のトランジスタの移動度のチャートを示す図である。 本発明によるトランジスタおよび従来技術のトランジスタのチャネル長に対する移動度のグラフを示す図である。 本発明によるトランジスタおよび従来技術のトランジスタについての直線および飽和体制における伝達特性を示す図である。 本発明によるトランジスタおよび従来技術のトランジスタのチャネル長に対する移動度のグラフを示す図である。 本発明によるトランジスタについての直線および飽和体制における伝達特性を示す図である。 本発明によるトランジスタおよび従来技術のトランジスタについてのゲートバイアスに対する接触抵抗のグラフを示す図である。 本発明によるトランジスタのチャネル長に対する移動度のグラフを示す図である。
本発明の第１の実施形態によるトランジスタの略図を、図２に示す。
トランジスタ２０は、ガラス、例えば、ケイ酸塩ガラス、プラスチックまたは塗布ガラスから作製される平面的基板２２を含む。基板２２に付着されているのは金ソース電極２４および金ドレイン電極２６であり、それらはそれらの間にチャネル２８を画定する。非
極性自己組織化膜３０が、基板表面２２を覆う。
半導体材料の層３２は、ソース電極２４およびドレイン電極２６を覆い、自己組織化膜３０を接触させる。
誘電材料の層３４を、半導体材料３２およびゲート電極３６の間に配置する。
非極性自己組織化膜３０を提供することによって、ディスプレイのピクセル素子などのデバイスのスイッチング操作に不可欠である、移動度の増加およびオン／オフ電流比の拡大が可能となる。
任意の特定な理論に束縛されるものではないが、基板３０の天然の表面は典型的には、極性ヒドロキシル基を含有すると仮定される。さらに、フォトレジストなどの有機残基の分解から極性種が生じることによって、カルボン酸基などの種を生じさせることができる。これらの親水基が存在することは、チャネルにおける半導体層のドーピング効果を生じさせ、伝導率の増加をもたらす。したがって、短チャネル（＜２０ミクロン）デバイスにおいて高いソース−ドレイン領域下で、オフ電流は劇的に増加する。半導体をこれらの極性基の影響から保護することによって、ドーピング効果は劇的に減少する。
図３は、非極性自己組織化膜を付着させる前および後の、基板２２の略図を示す。
図３Ａは、基板表面におけるヒドロキシル基を示し、一方図３Ｂは、基板に結合し、したがって極性基を覆う、非極性層３０の形成のために好ましい残基であるフェネチルシラン残基を示す。
このようなトランジスタの製造における第１の段階は、好ましくはソース電極およびドレイン電極２４、２６の調製である。これは、周知の金属パターニング技術（リフトオフネガ型フォトレジストを基板上に堆積させ、それを露光および現像し、意図した形状の電極を形成させること；ソース−ドレイン金属の層をエッチングすること；または伝導性接触面をプリントすることなど）によって達成し得る。
薄い、例えば３ｎｍのクロム層、続いてより厚い、例えば約３０ｎｍの金の層を、接着剤の役割を果たすエッチングされたパターンに付着させる。
次いで、フォトレジストをリフトオフし基板上に残ったパターン化電極の形体（features）を残す。電極は、好ましくは、長さ５μｍ以下から２００μｍ、および幅２ｍｍまでのチャネルを提供する。
次いで、基板を、ＵＶオゾンまたは酸素プラズマツール中で約１０分洗浄する。これによって、基板表面２２および電極２４、２６に存在する有機汚染物質を除去および／または分解し、基板表面を露出させる。しかし、この処理は典型的には、極性基板表面の形成をもたらし（特に、ガラス基板の場合）、基板に損傷を与える（特に、ガラス基板の場合）。
洗浄に続いて、非極性層３０を付着させることができる。所望のアリールシランのモノ、ジまたはトリハロゲン化物の溶液を調製し、次いで基板表面と接触させる。シラン溶液は、シリンジ、エアゾール、プリンタから、もしくは他の技術によって基板の上部上に分配することであり、または代わりに基板を、シラン溶液に浸してもよい。数分までの期間の後、例えばスピンコーティング機中で回転させることによって溶液を除去する。
次いで、基板２２の表面を洗浄し、コーティング反応の副生成物、および未反応アリールシランを除去し、結合した自己組織化膜を残す。残った溶媒はまた、スピンコーティング機中で回転させることによって、または別の技術によって除去し得る。
半導体材料は、有機半導体溶液の膜を基板上にスピンコーティングし、残ったホスト溶媒を乾燥させることによって堆積させる。ＯＳＣをコーティングするための代替法には、これらだけに限定されないが、インクジェット印刷、スプレーコーティング、ＬＩＴＩおよびフレキソコーティングが含まれる。
次いで、Ｔｅｆｌｏｎ（ＲＴＭ）ＡＦ２４００（ＤｕＰｏｎｔ）などの誘電材料を、半導体層上にスピンコーティングし、乾燥させる。
最後に、ゲート電極は、誘電体層上にシャドーマスクを介して、薄層、例えば３ｎｍのクロム、およびより厚い層、例えば３０ｎｍ〜５０ｎｍのアルミニウムを堆積させることによって加えられる。
本発明の第２の実施形態によるトランジスタを、図４に示す。
トランジスタ４０は実質的に上記のように構成されるが、さらには基板２２上に非極性の自己組織化膜を有し、トランジスタ４０はまた、ソース電極およびドレイン電極２４、２６上に電極接触層４２を含む。
電極接触層４２は、フルオロアリーレンによって終端した残基の自己組織化単分子膜などの自己組織化膜を好ましくは含む。
図５は、基板２２ならびにソース電極およびドレイン電極２４、２６を示し、基板にはフェニルエチルシランの層が付着している。ソース電極およびドレイン電極は、好ましい電極接触層残基であるペルフルオロベンゼンチオールの自己組織化膜を担持する。
電極の過フッ素化表面層によって提供される負の双極子モーメントは、その双極子の強さに比例して半導体への正孔注入障壁を減少させる。接触面の改質はまた、電極端部からの結晶の核生成をシード添加することによって、ＯＳＣの形態を変更し得る。
トランジスタ２０は、第１の実施形態と関連して上記で記載したのと実質的に同じ態様で生じさせる（チャネル処理層の製作の前、またはさらに好ましくは後で起こり得る、電極処理層を製作するステップを除く）。
電極処理層を、チャネル処理層とほぼ同じ方法で製作する。所望の置換−アリール−チオールまたは置換−アリール−ジスルフィドの溶液を作製し、電極表面上に広げる。数分まで待った後、電極処理層は完成し、過剰な溶液をスピンコーティング機で回転させることによって除去する。次いで、すすぎを行い、過剰な溶媒をスピンコーティングまたは他の技術によって除去する。
モノ−チオールを使用して、電極処理層を首尾よく生じさせることができる一方、ジ−またはトリ−チオールは、より高い熱安定性を有し、したがってまた金属表面からの脱離へのより高い耐性を有する。
［実施例１］
チャネル処理層を有するトップゲート薄膜トランジスタデバイスを、下記のように製作した。
１対のソース電極およびドレイン電極を、ガラス基板の表面上に堆積させた。クロムの３ｎｍの層、続いて金の３０ｎｍの層を、パターン上に蒸着させた。次いで、フォトレジストを除去し、ガラス基板の表面に付着した電極を残した。次いで、ガラス基板をＵＶオゾンツールで１０分間洗浄した。
チャネル処理層の調製のための溶液は、０．０５ｍｌのフェネチルトリクロロシランを１０ｍｌのトルエンに加え、撹拌し、均質な溶液が得られることを確実にすることによって調製した。次いで、溶液を０．４５ｕｍのフィルターを通してガラス基板上に分配し、基板を完全に覆い、２分間放置し、十分に高密度なチャネル処理層がガラスの表面上で凝縮することを可能にした。
チャネル処理溶液を、１０００ｒｐｍにて３０秒の間スピンコーティングによって除去した。
基板をホスト溶媒であるトルエンですすぎ、チャネル処理層のアセンブリの反応によって生じたＨＣｌを除去した。このトルエンを０．４５ｕｍのフィルターを通して分配し、基板上に５秒間放置し、その後スピンコーティングサイクルを始めた。さらなるトルエン（１０ｍｌ）を、１０００ｒｐｍでの３０秒間のスピンコーティングサイクルの間ずっと基板に亘って分配した。チャネル処理ステップは、この段階で完了した。
半導体層は、１ｍｌの溶媒当たり２０ｍｇの固体を含むテトラリン溶液からビス（トリイソプロピルシリルエトニル）ペンタセン（ＴＩＰＳペンタセン）の膜を１０００ｒｐｍで６０秒間スピンコーティングすることによって堆積させた。膜を、両方スピンコーティングし、乾燥窒素雰囲気下で１００Ｃにて５分間乾燥させ、ホスト溶媒を膜から除去した。
厚さ２５０ｎｍの誘電体層も、溶液からスピンコーティングした。３Ｍから商品名Ｆｌｕｏｒｉｎｅｒｔで入手可能な溶媒ＦＣ−７５などの過フッ素化溶媒中のＤｕＰｏｎｔ Ｔｅｆｌｏｎ（ＲＴＭ）ＡＦ２４００の溶液を使用し（１ｍｌの溶媒当たり２０ｍｇの固体）、スピンコーティングは１０００ｒｐｍで６０秒間行った。次いで、誘電体層を８０℃で１０分間乾燥させた。
デバイスを完成させるために、ゲート電極を、シャドーマスクを通して熱蒸着によって堆積させた。３ｎｍのクロム、続いて３０ｎｍ〜５０ｎｍのアルミニウムを、マスクを通して蒸着させた。
１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍおよび２００μｍのチャネル長を有するトランジスタを、この方法によって生じさせた。
比較例１
トップゲート薄膜トランジスタデバイスを、実施例１に記載されるように実質的に調製した（ＵＶオゾン洗浄ステップを含めたが、チャネル処理ステップを省いた）。
１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍおよび２００μｍのチャネル長を有するトランジスタを、この方法によって生じさせた。
比較例２
トップゲート薄膜トランジスタデバイスを、比較例１に記載されるように実質的に調製したが、半導体層を付着させる前に、イソプロパノール中で基板を洗浄するさらなるステ
ップを含めた。
１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍおよび２００μｍのチャネル長を有するトランジスタを、この方法によって生じさせた。
デバイスは、周囲条件で容封入せずに試験した。
このように製造したデバイスの各々を試験し、その飽和移動度を検出した。その試験の結果を図６で示す。
容易にわかるように、比較例１によって製造されたデバイス、特に比較例２によって製造されたデバイスは、広範囲に亘る移動度値を示す。より小さなチャネル長を有するデバイスは、最も低い移動度を示したことは注目すべきである。
実施例１によって製造され、したがって自己組織化非極性層を含むデバイスは、いかなるチャネル長でもはるかに一貫した移動度を示す。
移動度のチャネル長への依存を、図７にさらに示し、実施例１および比較例１によって製造されたデバイスについてのチャネル長に対する移動度をグラフ化する。
実施例１によって製造されたデバイスは、全てのチャネル長でより高い平均移動度および最大移動度を明らかに示し、かつ下記の表１に示されているように、１０μｍおよび２００μｍのチャネル長を有するデバイスにおける移動度の比に示されているように、はるかに低い値の分散を示す。
Figure 2014143430
実施例１および比較例１によって製造されたデバイスのいくつかのオン／オフ電流比を、図８に示す。非極性層を含めたデバイスでは、その層を含まないが、同じチャネル長を有するデバイスと比較すると、オン／オフ比はより大きく、スイングはより低いことは明らかである。
［実施例２］
チャネル事前処理層および電極接触層の両方を有するトップゲート薄膜トランジスタを調製した。調製方法は、実施例１に記載したものと同じであり、チャネル接触層を形成させた直後に電極接触層を形成するステップをさらに含んだ。
イソプロパノール中の１０ｍＭ濃度のペンタフルオロベンゼンチオールを調製し、ソース電極およびドレイン電極にこの溶液を０．４５μｍのフィルターを通して付着させることによって電極接触層を形成した。約２分後、スピンコーティング機を使用して溶液を除去した。次いで、電極をイソプロパノール中でスピン洗浄し、残った未反応チオールを除去した。
１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍおよび２００μｍのチャネル長を有するトランジスタは、この方法によって生じさせた。
比較例３
トップゲート薄膜トランジスタを、実施例２に記載されるように調製し、電極接触層を記載されるように調製したが、チャネル層は省略した。
１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍおよび２００μｍのチャネル長を有するトランジスタを、この方法によって生じさせた。
図９は、実施例１、２および３ならびに比較例１によって作製したデバイスのチャネル長に対する飽和移動度をプロットしたものである。
一貫して高い移動度は、実施例２によって作製したそれらのデバイスによって全てのチャネル長に亘って得られる。これは、図１１に示すように減少した接触抵抗に起因する。さらに、任意の特定な理論に束縛されるものではないが、ソース電極およびドレイン電極における半導体の増強された結晶化はまた、増強された効率性をもたらし得ると仮定される。
図１０は、実施例２によって作製したデバイス（すなわちチャネル処理層および電極処理層の両方を有し、かつ１０μｍおよび２００μｍの長さを有する）の伝達特性を示す。以上のように、両方のデバイスは、低いオフ電流および高いオン電流を示す。両方のデバイスはまた、非常に低いサブスレッショルドスイングを示す。
図１１は、実施例１、２および３ならびに比較例１によって作製したデバイスのゲートバイアスに対する平均接触抵抗のグラフを示す。チャネル領域層および電極処理層の両方を有する実施例３のデバイスは、最も低い接触抵抗を示した。
［実施例４］
トップゲート薄膜トランジスタを、電極接触層がチャネル領域層の前に形成されたことを除いては、実施例２に記載されるように調製した。
１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍおよび２００μｍのチャネル長を有するトランジスタは、この方法によって生じさせた。
図１２は、実施例２および４によって作製されたデバイスについてのチャネル長に対する平均および飽和移動度のグラフを示す。
実施例４のデバイス（電極接触層を、チャネル領域層の前に付着させる）は、ＵＶおよびオゾンによって単純に洗浄されたデバイスより改善された特性を実現し、かつ実施例２のデバイスと同様の接触抵抗を示すが、図１２は、移動度がより低いことを示す。任意の特定な理論に束縛されるものではないが、移動度の低下は、電極からの結晶化の核生成の欠如によって生じると考えられる。

Claims (38)

  1. それらの間にチャネル領域を画定するソース電極およびドレイン電極を担持する基板を提供するステップと、前記チャネル領域の表面の少なくとも一部分を処理して、その極性を減少させるステップと、前記チャネル中に半導体層を堆積させるステップとを含み、
    前記処理が、反応種を前記チャネル領域の少なくとも部分と接触させて、自己組織化単分子膜などの自己組織化膜を形成させることを含む、トップゲートトランジスタを形成する方法。
  2. 前記処理が、前記チャネル領域の少なくとも一部または全てを覆う層を形成するステップを含む、請求項１に記載の方法。
  3. 前記層が、前記基板の実質的に全表面を覆う、請求項２に記載の方法。
  4. 前記反応種が、前記チャネル領域において極性基と反応して、直鎖、分岐または環状のアルキルおよび任意選択で置換されているアリール末端基、すなわち有機半導体材料に対して親和性を有する基などの、少なくとも１個の非極性基を有する残基を形成する、請求項１に記載の方法。
  5. 前記自己組織化膜が、以下の構造を含む残基を含み、
    Figure 2014143430
     式中、Ａｒは、アリール基であり、Ｌは、リンカー基または単結合であり、Ｘ1は、基板表面への結合を表し、Ｘ2およびＸ3は、独立に、基板表面への結合あるいは群（炭素原子を１〜１０個有する任意選択で置換されている直鎖、分岐もしくは環状のアルキルもしくはアルケニル基、またはアリール基）から選択される置換基を表す、請求項１または請求項４に記載の方法。
  6. Ｘ2およびＸ3の両方が、前記チャネル領域の表面との結合を表す、請求項５に記載の方法。
  7. 前記リンカー基Ｌが、炭素原子１〜１０個の置換または非置換の直鎖、分岐または環状のアルキル基を含む、請求項５または請求項６に記載の方法。
  8. 前記残基が、以下の構造の１つまたは複数を含み、
    Figure 2014143430
     式中、Ｘ1は、基板表面への結合を表し、Ｘ2およびＸ3は、存在する場合独立に、基板表面への結合あるいは群（炭素原子を１〜１０個有する任意選択で置換されている直鎖、分岐もしくは環状のアルキルもしくはアルケニル基、またはアリール基）から選択される置換基を表す、請求項５から７のいずれかに記載の方法。
  9. 前記反応種が、前記反応種と前記チャネル領域に結合している極性基との反応によって、前記チャネル領域に結合しており、反応によって前記反応種から脱離基が放出される、請求項１から８のいずれかに記載の方法。
  10. 前記反応種が、活性化によってフリーラジカルを形成する反応性基を含み、前記反応種は、前記反応性基と前記チャネル領域の表面との反応によって、前記チャネル領域に結合している、請求項１から８のいずれかに記載の方法。
  11. 前記チャネル領域の処理の前または後に、前記ソース電極およびドレイン電極の一方または両方を、前記電極の接触抵抗を減少させるための化合物で処理して、前記ソース電極およびドレイン電極の一方または両方の表面の少なくとも一部を覆う電極処理層を形成させるステップを含む、請求項１から１０のいずれかに記載の方法。
  12. 前記電極処理層が、ポリマー層を含む、請求項１１に記載の方法。
  13. 前記化合物が、前記ソース電極およびドレイン電極に化学的に結合して、自己組織化単分子膜などの自己組織化膜を形成することができる化合物を含む、請求項１１に記載の方法。
  14. 前記化合物が、チオールまたはジスルフィドを含み、前記ソース電極およびドレイン電極が、金、銀、銅またはそれらの合金を含む、請求項１３に記載の方法。
  15. 前記電極処理層が、前記電極のひとつまたは複数の表面において負の双極子モーメントを示す残基を含む、請求項１１から１４のいずれかに記載の方法。
  16. 前記電極処理層が、フッ素化残基などのハロゲン化または過ハロゲン化残基を含む、請求項１５に記載の方法。
  17. 前記電極処理層が、好ましくは、ニトロ、シアノ、アルコキシからなる群から選択される、少なくとも１つの電子吸引基を有する残基を含む、請求項１５に記載の方法。
  18. 前記電極処理層が、アルカン残基などの、前記電極のひとつまたは複数の表面において正の双極子モーメントを示す残基を含む、請求項１１から１４のいずれかに記載の方法。
  19. 前記電極接触層が、以下の構造を含む残基を含み、
    Figure 2014143430
     式中、Ｙは、好ましくは、ニトロ、シアノ、アルコキシ（好ましくは、メトキシ）およびハロゲン、好ましくは、フッ素からなる群から選択される電子吸引基を表し、Ｚは、硫黄原子と電極の表面との間の結合を表す、請求項１３から１７のいずれかに記載の方法。
  20. 請求項１から１９のいずれかに記載の方法によって得られるトランジスタ。
  21. 基板と半導体層との間に有機層を含むチャネル領域を有し、
    前記有機層が、自己組織化単分子膜などの自己組織化膜を含む、トップゲートトランジスタ。
  22. 前記有機層が、前記チャネル領域の少なくとも一部または全てを覆う層を含む、請求項２１に記載のトランジスタ。
  23. 前記自己組織化膜が、直鎖、分岐または環状のアルキル末端基および任意選択で置換されているアリール末端基、すなわち有機半導体材料に対して親和性を有する基などの、少なくとも１つの非極性基を有する残基を含む、請求項２１に記載のトランジスタ。
  24. 前記自己組織化膜が、以下の構造を含む残基を含み、
    Figure 2014143430
     式中、Ａｒは、アリール基であり、Ｌは、リンカー基または単結合であり、Ｘ1は、基板表面への結合を表し、Ｘ2およびＸ3は、独立に、基板表面への結合あるいは群（炭素原子を１〜１０個有する任意選択で置換されている直鎖、分岐もしくは環状のアルキルもしくはアルケニル基、またはアリール基）から選択される置換基を表す、請求項２３に記載のトランジスタ。
  25. Ｘ2およびＸ3の両方が、基板表面との結合を表す、請求項２４に記載のトランジスタ。
  26. 前記リンカー基Ｌが、１〜１０個の炭素原子の置換または非置換の直鎖、分岐または環状のアルキル基を含む、請求項２４または請求項２５に記載のトランジスタ。
  27. 前記残基が、以下の構造の１つまたは複数を含み、
    Figure 2014143430
     式中、Ｘ1は、基板表面への結合を表し、Ｘ2およびＸ3は、存在する場合独立に、基板表面への結合あるいは群（炭素原子を１〜１０個有する任意選択で置換されている直鎖、分岐もしくは環状のアルキルもしくはアルケニル基、またはアリール基）から選択される置換基を表す、請求項２４または請求項２５に記載のトランジスタ。
  28. ソース電極およびドレイン電極を有し、その電極の一方または両方は、前記電極の接触抵抗を減少させるための電極処理層を含む、請求項２１から２７のいずれかに記載のトランジスタ。
  29. 前記電極処理層が、ポリマー層を含む、請求項２８に記載のトランジスタ。
  30. 前記電極処理層が、自己組織化単分子膜などの自己組織化膜を含む、請求項２８に記載のトランジスタ。
  31. 前記電極処理層が、前記電極のひとつまたは複数の表面において負の双極子モーメントを示す残基を含む、請求項２８から３０のいずれかに記載のトランジスタ。
  32. 前記電極処理層が、前記ソース電極および／またはドレイン電極に、硫黄架橋によって化学的に結合しており、前記ソース電極およびドレイン電極が、金、銀、銅またはそれらの合金を含む、請求項３０または３１に記載のトランジスタ。
  33. 前記電極処理層が、フッ素化残基などのハロゲン化または過ハロゲン化残基を含む、請求項３１または請求項３２に記載のトランジスタ。
  34. 前記電極処理層が、好ましくは、ニトロ、シアノ、アルコキシからなる群から選択される、少なくとも１個の電子吸引基を有する残基を含む、請求項３１または請求項３２に記載のトランジスタ。
  35. 前記電極処理層が、アルカン残基などの、前記電極のひとつまたは複数の表面において正の双極子モーメントを示す残基を含む、請求項２８から３０のいずれかに記載のトランジスタ。
  36. 前記電極接触層が、以下の構造を含む残基を含み、
    Figure 2014143430
     式中、Ｙは、好ましくは、ニトロ、シアノ、アルコキシおよびハロゲン、好ましくは、フッ素からなる群から選択される電子吸引基を表し、Ｚは、硫黄原子と電極の表面との間の結合を表す、請求項２８から３４のいずれかに記載のトランジスタ。
  37. それらの間にチャネル領域を画定するソース電極およびドレイン電極を担持する基板を提供するステップと、前記チャネル領域において前記基板上に有機層を堆積させるステップと、前記有機層上に半導体層を堆積させるステップとを含む、請求項２１から３６のいずれかに記載のトップゲートトランジスタを形成する方法。
  38. それらの間にチャネルを画定するソース電極およびドレイン電極を提供するステップと、前記チャネル領域の表面の少なくとも一部分を処理して、その極性を減少させるステップと、続いて前記ソース電極およびドレイン電極の表面の少なくとも一部分を処理して、その接触抵抗を減少させるステップとを含み、
    前記極性を減少させるステップの前記処理が、反応種を前記チャネル領域の少なくとも部分と接触させて、自己組織化単分子膜などの自己組織化膜を形成させることを含む、薄膜トランジスタを形成する方法。
JP2014048445A 2008-08-08 2014-03-12 トップゲート有機薄膜トランジスタのための表面処理基板 Withdrawn JP2014143430A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0814534.4A GB0814534D0 (en) 2008-08-08 2008-08-08 Transistors
GB0814534.4 2008-08-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011521637A Division JP2012509573A (ja) 2008-08-08 2009-08-07 トップゲート有機薄膜トランジスタのための表面処理基板

Publications (1)

Publication Number Publication Date
JP2014143430A true JP2014143430A (ja) 2014-08-07

Family

ID=39790500

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011521637A Pending JP2012509573A (ja) 2008-08-08 2009-08-07 トップゲート有機薄膜トランジスタのための表面処理基板
JP2014048445A Withdrawn JP2014143430A (ja) 2008-08-08 2014-03-12 トップゲート有機薄膜トランジスタのための表面処理基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011521637A Pending JP2012509573A (ja) 2008-08-08 2009-08-07 トップゲート有機薄膜トランジスタのための表面処理基板

Country Status (7)

Country Link
US (1) US20110186829A1 (ja)
JP (2) JP2012509573A (ja)
KR (1) KR20110056505A (ja)
CN (1) CN102144311A (ja)
DE (1) DE112009001944T5 (ja)
GB (2) GB0814534D0 (ja)
WO (1) WO2010015833A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605610B2 (ja) * 2010-04-23 2014-10-15 セイコーエプソン株式会社 有機トランジスタの製造方法
US8916066B2 (en) * 2010-05-27 2014-12-23 Corning Incorporated Polymeric fused thiophene semiconductor formulation
WO2011160754A1 (en) * 2010-06-24 2011-12-29 Merck Patent Gmbh Process for modifying electrodes in an organic electronic device
GB2481644A (en) 2010-07-02 2012-01-04 Cambridge Display Tech Ltd A method of forming an organic thin film transistor
KR101295532B1 (ko) 2010-11-11 2013-08-12 엘지디스플레이 주식회사 플렉시블 평판소자의 제조방법
GB201114215D0 (en) 2011-08-18 2011-10-05 Cambridge Display Tech Ltd Electronic device
FR2980040B1 (fr) * 2011-09-14 2016-02-05 Commissariat Energie Atomique Transistor organique a effet de champ
CN102629665B (zh) * 2012-03-30 2015-01-07 京东方科技集团股份有限公司 制作晶体管的方法、晶体管、阵列基板以及显示器
US20130319275A1 (en) * 2012-05-30 2013-12-05 Elsie A. Fohrenkamm Method for providing a printed pattern
EP2898552B1 (en) * 2012-09-24 2016-03-23 Wake Forest University Organic thin film transistors and methods of making the same
US9142562B2 (en) 2013-02-21 2015-09-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
WO2015074126A1 (pt) * 2013-11-22 2015-05-28 Petróleo Brasileiro S.A. - Petrobras Método para controle da vazão de injeção de fluidos em reservatórios e regulador de fluxo ajustável
CN106062981B (zh) * 2014-02-19 2019-08-16 默克专利股份有限公司 甲氧基芳基表面改性剂和包含这样的甲氧基芳基表面改性剂的有机电子器件
GB2550145A (en) * 2016-05-10 2017-11-15 Sumitomo Chemical Co Phase separation for enhanced carrier mobility in OTFT devices
JP2020031100A (ja) * 2018-08-21 2020-02-27 凸版印刷株式会社 有機薄膜トランジスタとその製造方法および電子装置
JP7206887B2 (ja) * 2018-12-19 2023-01-18 凸版印刷株式会社 有機薄膜トランジスタおよび電子装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
JP4550389B2 (ja) * 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置
JP4433746B2 (ja) * 2003-09-29 2010-03-17 Ｔｄｋ株式会社 有機電界効果トランジスタ及びその製造方法
JP2005158765A (ja) * 2003-11-20 2005-06-16 Canon Inc 電界効果型有機トランジスタおよびその製造方法
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP4774679B2 (ja) * 2004-03-31 2011-09-14 大日本印刷株式会社 有機半導体装置
JP4736340B2 (ja) * 2004-03-31 2011-07-27 大日本印刷株式会社 有機半導体構造物、その製造方法及び有機半導体装置
WO2006054686A1 (ja) * 2004-11-18 2006-05-26 Konica Minolta Holdings, Inc. 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
KR100683777B1 (ko) * 2005-05-24 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
JP2007081164A (ja) * 2005-09-14 2007-03-29 Canon Inc 有機トランジスタ
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
DE102006055067B4 (de) * 2005-12-29 2017-04-20 Lg Display Co., Ltd. Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung
KR100763913B1 (ko) * 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
US20070264747A1 (en) * 2006-05-15 2007-11-15 Kuo-Hsi Yen Patterning process and method of manufacturing organic thin film transistor using the same
US20080012014A1 (en) * 2006-07-14 2008-01-17 Jin-Seong Park Thin film transistor, method of preparing the same, and flat panel display device including the thin film transistor
JP2008042097A (ja) * 2006-08-09 2008-02-21 Seiko Epson Corp 電子デバイスおよび電子機器
JP2008085315A (ja) * 2006-08-31 2008-04-10 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
DE102007002119A1 (de) * 2007-01-10 2008-07-17 Samsung SDI Co., Ltd., Suwon Verfahren zur Herstellung eines organischen Dünnfilmtransistors und organischer Dünnfilmtransistor mit einer Zwischenschicht zwischen Substrat und organischer Halbleiterschicht

Also Published As

Publication number Publication date
DE112009001944T5 (de) 2011-06-16
KR20110056505A (ko) 2011-05-30
CN102144311A (zh) 2011-08-03
GB2474406A (en) 2011-04-13
GB2474406B (en) 2012-06-13
WO2010015833A1 (en) 2010-02-11
GB0814534D0 (en) 2008-09-17
GB201101759D0 (en) 2011-03-16
JP2012509573A (ja) 2012-04-19
US20110186829A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
JP2014143430A (ja) トップゲート有機薄膜トランジスタのための表面処理基板
US8481994B2 (en) Organic thin film transistors and methods of making the same
KR101345507B1 (ko) 관능화된 금속 나노 입자, 이를 포함하는 버퍼층 및 상기버퍼층을 포함하는 전자소자
KR20080040119A (ko) 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
JP2009152355A (ja) 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
JP5132053B2 (ja) 有機薄膜トランジスタの製造方法
KR101887167B1 (ko) 전자 장치
Zessin et al. Threshold voltage control in organic field-effect transistors by surface doping with a fluorinated alkylsilane
CN105340097A (zh) 制造有机场效应晶体管的方法和有机场效应晶体管
JP2008085315A (ja) 薄膜トランジスタおよびその製造方法
KR20130123983A (ko) 유기 박막 트랜지스터 및 그 제조 방법
US20120037907A1 (en) Method of Forming Source and Drain Electrodes of Organic Thin Film Transistors by Electroless Plating
EP2117059B1 (en) Organic Thin Film Transistors
Huang et al. Orthogonal ambipolar semiconductor nanostructures for complementary logic gates
JP2010045366A (ja) 半導体ポリマー
WO2011148699A1 (ja) 有機半導体装置およびその製造方法
KR20190079244A (ko) 첨가제가 포함된 가스센서용 전자소자 및 박막트랜지스터
EP1922773B1 (en) Perylene imide/diimide based organic field effect transistors-ofets and a method of producing the same
WO2009098477A1 (en) Method of fabricating top gate organic semiconductor transistors
JP2010045367A (ja) 半導体ポリマーを備える電子デバイス
EP2898552A1 (en) Organic thin film transistors and methods of making the same
KR101455600B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
Jiang et al. Enhancement of the field-effect mobility of solution processed organic thin film transistors by surface modification of the dielectric
JP2014530490A (ja) 有機電界効果トランジスタ
KR20090092079A (ko) 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805