KR20050040987A - 유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법 - Google Patents
유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법 Download PDFInfo
- Publication number
- KR20050040987A KR20050040987A KR1020030075840A KR20030075840A KR20050040987A KR 20050040987 A KR20050040987 A KR 20050040987A KR 1020030075840 A KR1020030075840 A KR 1020030075840A KR 20030075840 A KR20030075840 A KR 20030075840A KR 20050040987 A KR20050040987 A KR 20050040987A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- inorganic
- field effect
- effect transistor
- inorganic semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 230000005669 field effect Effects 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000003980 solgel method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 239000007864 aqueous solution Substances 0.000 claims description 5
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 5
- KUJYDIFFRDAYDH-UHFFFAOYSA-N 2-thiophen-2-yl-5-[5-[5-(5-thiophen-2-ylthiophen-2-yl)thiophen-2-yl]thiophen-2-yl]thiophene Chemical compound C1=CSC(C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC=CC=2)=C1 KUJYDIFFRDAYDH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 claims description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000001035 drying Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 62
- 239000010408 film Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000012153 distilled water Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 반도체층을 무기물 반도체와 유기물 반도체의 다층으로 구성하여 함께 채널층으로 이용가능하도록 하는 전계효과 트랜지스터를 제공한다. 무기물 반도체층은 표면 졸겔법과 같은 습식 공정을 이용하여 증착하고, 그 위에 습식 또는 건식 공정으로 유기물 반도체층을 제조함으로써, 유기물 반도체층 만으로 계면을 형성하는 경우에 비해 계면 상태를 다양하게 개선시킬 수 있고 무기물과 유기물 반도체층 모두가 채널층의 역할을 하므로 전하수송 특성이 개선되는 효과가 있다.
Description
본 발명은 전계 효과 트랜지스터 및 그 반도체층 형성 방법에 관한 것으로, 특히 반도체층을 무기물 반도체와 유기물 반도체의 다층으로 구성하여 함께 채널층으로 이용가능 하도록 한 전계 효과 트랜지스터 소자에 관한 것이다.
최근, 개발 중인 유기물 전계 효과 트랜지스터 소자의 소재로는 주로 유기 단분자 또는 고분자 만을 사용하고 있다. 이 경우는 간편한 제조 과정, 저렴한 제조가격 등의 다양한 장점을 가지고 있으나, 단일한 유기물 반도체 만을 사용하므로 물질 선별에 있어서 한계를 갖고 있고, 유기물 반도체와 무기물 게이트 절연체(예컨대, 이산화 실리콘(SiO2))의 접촉 계면에 발생할 수 있는 문제점을 해소하는데 한계가 있었다.
따라서, 이러한 접촉 인터페이스의 오염 문제를 해결하기 위해서 다양한 시도가 있어 왔다. 예를 들어, Jeckson 그룹의 US 미국특허 US 5,574,291에는 이산화실리콘(SiO2)/실리콘(Si)기판 위에 2차원으로 잘 정렬되는 성질이 있는 OTS (octadecyltrichlirosilane), HMDS (hexamethyldisilazane)와 같은 표면 전처리 과정을 거친 후에 열증착법으로 펜타센(pentacene)을 제조하였고, 이 결과 비정질 실리콘 전계 효과 트랜지스터와 유사한 성능을 구현하였다.
이 외에도 액정을 한쪽 방향으로 정열시키는 경우에 사용하였던 고분자 물질들을 펜타센 제조 전에 기판에 증착하여 성능 향상을 이룬 예가 보고된 바 있다.
그러나, 이러한 노력들에도 불구하고 여전히 유기물 반도체의 계면 상태를 개선하기 위한 간단하고 새로운 방법이 요구되고 있고, 더불어 트랜지스터 소자의 전기적 특성을 향상시키기 위한 방안이 필요한 실정이다.
따라서, 본 발명의 목적은 유기물로 이루어진 반도체층의 계면 상태를 개선시키기 위한 새로운 전계 효과 트랜지스터를 제공하는 것이다.
또한, 본 발명의 다른 목적은 전하 이동도와 같은 전기적 특성이 우수한 소자의 제작이 가능하도록 하는 것이다.
또한, 본 발명의 또다른 목적은 전계 효과 트랜지스터 소자의 동작시 무기물반도체층과 유기물 반도체층 모두가 채널층의 역할을 하도록 하여 전하수송 특성을 개선하는 것이다.
또한, 본 발명의 또다른 목적은 비교적 간단하고 저렴한 공정을 이용하여 전계 효과 트랜지스터의 제조를 가능하도록 하는 것이다.
상술한 문제점을 해결하기 위한 기술적 수단으로서, 본 발명의 일측면은 기판 상에 게이트 전극, 게이트 절연막, 반도체층 및 소오스/드레인 전극을 구비하는 전계 효과 트랜지스터 소자에 있어서, 반도체층은 상기 게이트 절연막에 접촉하는 무기물 반도체층; 및 무기물 반도체층 상에 형성된 유기물 반도체층으로 구성되되, 무기물 반도체층 및 유기물 반도체층이 함께 채널층으로 이용되는 전계 효과 트랜지스터를 제공한다.
본 발명의 다른 측면은 기판 상에 게이트 전극, 게이트 절연막, 반도체층 및 소오스/드레인 전극을 구비하는 전계 효과 트랜지스터 소자의 반도체층 형성방법에 있어서, 표면 졸겔법을 이용하여, 상기 게이트 절연막과 접촉하도록 무기물 반도체층을 형성하는 단계; 및 무기물 반도체 상에 유기물 반도체층을 형성하는 단계를 포함하여 구성되되, 무기물 반도체층 및 무기물 반도체층이 함께 채널층으로 이용되는 전계 효과 트랜지스터의 반도체층 형성 방법을 제공한다.
이하, 본 발명의 일실시예를 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전 하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1을 참조하여 본 발명의 바람직한 실시예에 따른 전계효과 트랜지스터의 제조방법을 상세히 설명한다.
본 전계 효과 트랜지스터는 기판(12)상에 형성된 게이트 전극(11), 그 위에 게이트 절연층(13)으로 예컨대 실리콘산화막(SiO2)이 증착되어 있고, 그 상에 소오스 전극(14)과 드레인 전극(15)이 형성되어 있다. 한편, 반도체층은 게이트 절연층(13)과 접촉하는 무기물 반도체층(16)과 그 상에 형성된 유기물 반도체층(17)을 포함하여 구성되어 있다. 그리고, 무기물 반도체층(16) 및 무기물 반도체층(17)은 함께 채널층으로 이용가능하다. 유기물 반도체와 무기물 반도체층을 동시에 사용하여 일반적으로 단일한 유기물 층으로 제작된 트랜지스터 소자보다 전기적 특성을 향상시킬 수 있게 된다.
한편, 도 1에서는 bottom 게이트 방식의 전계 효과 트랜지스터의 구조에 대해서 예시하고 있으나. 본 발명의 실제 적용에 있어서는 이에 한정되지 않고 top 게이트 방식을 적용하는 것도 가능함은 물론이다.
기판(12)으로 사용가능한 물질로는 실리콘 단결정, 투명 유리 또는 플라스틱 등이고, 게이트 전극(11), 소오스, 드레인 전극(14,15) 물질로는 Ti와 Au를 순차적으로 증착하여 이용할 수 있다. 한편, 기판(12)으로 실리콘 단결정을 사용하는 경우는 그 위에 실리콘산화막(SiO2)과 같은 무기물을 증착하여 절연된 기판을 이용할 수도 있다.
무기물 반도체층(16)과 유기물 반도체층(17)은 순차적으로 형성된다. 무기물 반도체 박막(16)은 진공 증착법과 같은 건식 공정 또는 표면 졸겔법(surface sol-gel method)과 같은 습식 공정을 이용하여 수~수백 Å의 두께로 게이트 절연막(16)을 증착하여 제조가능하며, 무기물 반도체층(16) 위에 습식 또는 건식 공정으로 유기물 반도체층(17)을 증착한다.
무기물 반도체층(16)으로는 ZnS, CdS, (Zn, Cd)S 등이 있고, 사용가능한 유기물 반도체층(17)으로는 p형 유기 단분자, n형 유기 단분자, p형 유기 고분자 등이 있다. 구체적인 물질을 예로 들면, P형 유기 단분자 반도체로는 펜타센(pentacene), 알파-6T(alpha-sexithiophene) 등, n형 유기 단분자 반도체로는 F-CuPc(hexadecafluorcopper phthalocyanine) 등이 있고, p형 유기 고분자 반도체로는 P3HT(poly(3-hexylthiophene)) 등이 있다. 유기물 반도체로 사용해서 건식방법 또는 습식방법으로 증착한다.
한편, 다른 막들을 증착한 이후에 유기물 반도체층(17)을 최종적으로 증착하면 유기물 반도체층의 변형을 막을 수 있다. 게이트, 소오스, 드레인 전극을 증착, 식각하면서 유기물은 여러 화학 물질에 노출되어 변형이 일어날 가능성이 많기 때문이다.
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 전계 효과 트랜지스터의 제조과정 중에서 무기물 반도체층을 표면 졸겔법으로 사용하여 증착하는 일예를 나타낸 도면들이다.
도 2a는 OH기가 표면에 돌출되어 있는 실리콘산화막 기판을 도시하고 있다. 실리콘 기판을 이러한 상태로 만들기 위한 방법은 "piranha"용액 (H2SO4와 30%H2O2를 4:1로 섞은 용액)속에 기판을 30분 동안 담궈 둔 다음 증류수를 이용하여 린스(rinse)하여 제조한다.
다음으로, 이 기판을 Zn(OAc)2의 수용액(91 mM, pH 6.7)속에 5분 동안 담궈둔 다음 증류수를 이용하여 린스한다. 그런 다음, 아르곤(Ar)분위기에서 건조시키면 도 2b와 같은 표면 상태가 형성된다. 여기서, R은 (H2O)x(OAc)y이다(여기서, 0<x<1, y=1-x).
다음으로, Na2S의 수용액(4 mM, pH 11.05)속에 2분 동안 담궈둔 다음 증류수를 이용하여 린스하고, Ar 분위기에서 건조시키면 도 2c와 같이 ZnS가 표면에 단일 분자층으로 형성된다.
한편, ZnOH+, ZnCl+, CdOH+, CdCl+, HS- 이온 성분이 들어있는 Zn(OH)2, ZnCl2, Cd(OH)2, CdCl2, H2S 수용액들 중 하나 이상의 수용액을 사용하여 습식공정으로 증착하여 형성하는 것도 가능하다.
한편, 도 2b 및 도 2c의 방법을 반복하여 실시함으로써 ZnS층을 2층 이상 쌓을 수 있다. 이 반복 횟수에 의존하여 무기물 반도체 ZnS층의 두께를 조절할 수 있다.
도 2d는 도 2c의 단계가 완료된 후 도 2b의 단계를 반복하여 실시한 후의 표면 상태를 나타낸 도면이다.
이하. 본 발명의 바람직한 실시예에 따른 전계효과 트랜지스터의 동작 원리를 상세히 설명한다. 도 3a 및 도 3b는 전계 효과 트랜지스터 소자를 동작시키는 과정에 나타나는 전하들의 분포와 전류의 흐름을 나타내는 개략도이다. 도면에서는 대표적인 p형 유기 단분자 반도체인 펜타센을 사용하는 경우를 도시하고 있다.
도 3a은 소스 전극(S)과 드레인 전극(D)에 전압을 인가하지 않은 접지 상태에서(VS = 0 V, VD = 0 V; IS = 0 A, ID = 0 A), 게이트 전극(G)에 음의 전압을 가한 경우(VG < 0 V)를 나타낸 것이다. 이 경우, p형 유기물 반도체층과 무기물 반도체층 상에 양(+)의 전하의 채널층이 형성된다. 이 방식을 이용하면, 종래 기술에서 사용된 OTS, HMDS등과 달리 이 계면층은 트랜지스터 소자를 동작시킬 때, 전하의 이동이 발생하므로 반도체의 채널 영역으로 사용할 수 있게 된다. 이것이 전계 효과 트랜지스터의 전기적 특성을 향상시키는 효과가 있다.
도 3b는 소스 전극(S)은 접지하고(VS = 0 V) 드레인 전극(D)과 게이트 전극 (G)에 음의 전압을 가한 경우(VD < 0 V, VG < 0 V)를 나타낸 것이다. P형의 유기물 반도체층과 무기물 반도체층을 통하여 소스 전극(S)에서 드레인 전극(D)쪽으로 게이트 전압(VG)에 의해 형성된 체널층을 따라서 전류가 흘러간다. 여기서, 무기물 반도체 채널층의 폭은 무기물 반도체의 두께를 바꿈으로써 조절이 가능하다.
한편, 도 3a 및 도 3b에서는 p형 반도체층의 경우를 예로 들어 설명하고 있으나 n형 반도체의 경우에도 동일한 방식으로 적용할 수 있음은 자명하다.
이와 같이 유/무기물 전계 효과 트랜지스터 소자를 제조함에 있어서 무기물 반도체층을 버퍼층으로 증착함으로써, 이 층 없이 제조된 소자들보다 유기물 층의 표면 상태를 다양하게 변화시키면서 동시에 무기물 반도체층의 효과를 이용할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정된 것이 아니라 특허의 청구범위에 의하여 정해져야 한다.
상술한 바와 같이 본 발명에 따르면 다음과 같은 효과가 있다.
(1) 트랜지스터 소자의 제조시 무기물과 유기물의 다층 액티브 박막을 사용함으로써 전하 이동도와 같은 전기적 특성이 우수한 소자의 제작이 가능하다.
(2) 게이트 절연층 위에 접촉하여 무기물 반도체를 계면층으로 형성함으로써 유기물 반도체 만으로 계면을 형성하는 경우에 비해 계면 상태를 다양하게 개선시키는 것이 가능하다.
(3) 트랜지스터 소자의 작동시 무기물과 유기물의 액티브 박막들 모두가 채널층의 역할을 하므로 전하수송 특성이 개선되는 효과를 가진다.
(4) 무기물 액티브 박막을 습식공정으로 제조하는 경우, 저렴한 비용으로 유기물 트랜지스터의 제조가 가능하다.
(5) 유기물 반도체와 무기물 반도체층을 동시에 사용하여 일반적으로 단일한 유기물 층으로 제작된 트랜지스터 소자보다 전기적 특성 향상을 가져올 수 있다.
도 1은 본 발명의 실시예에 따른 전계효과 트랜지스터의 제조방법을 설명하기 위한 소자의 단면도이다.
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 전계 효과 트랜지스터의 제조과정 중에서 무기물 반도체층을 표면 졸겔법으로 사용하여 증착하는 일예를 나타낸 도면들이다.
도 3a 및 도 3b는 전계 효과 트랜지스터 소자를 동작시키는 과정에 나타나는 전하들의 분포와 전류의 흐름을 나타내는 개략도이다.
Claims (6)
- 기판 상에 게이트 전극, 게이트 절연막, 반도체층 및 소오스/드레인 전극을 구비하는 전계 효과 트랜지스터에 있어서,상기 반도체층은 상기 게이트 절연막에 접촉하는 무기물 반도체층; 및상기 무기물 반도체층 상에 형성된 유기물 반도체층으로 구성되되,상기 무기물 반도체층 및 무기물 반도체층이 함께 채널층으로 이용되는 것을 특징으로 하는 전계 효과 트랜지스터.
- 제 1 항에 있어서, 상기 무기물 반도체층은 ZnS, CdS 또는 (Zn, Cd)S 인 것을 특징으로 하는 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 유기 반도체층은 펜타센(pentacene) 또는 알파-6T(alpha-sexithiophene)의 P형 유기 단분자 반도체, F-CuPc(hexadecafluorcopper phthalocyanine)의 n형 유기 단분자 반도체, 또는 P3HT(poly(3-hexylthiophene))의 p형 유기 고분자 반도체인 것을 특징으로 하는 전계 효과 트랜지스터.
- 기판 상에 게이트 전극, 게이트 절연막, 반도체층 및 소오스/드레인 전극을 구비하는 전계 효과 트랜지스터 소자의 반도체층 형성방법에 있어서,표면 졸겔법을 이용하여, 상기 게이트 절연막과 접촉하도록 무기물 반도체층을 형성하는 단계; 및상기 무기물 반도체 상에 유기물 반도체층을 형성하는 단계를 포함하여 구성되되,상기 무기물 반도체층 및 무기물 반도체층이 함께 채널층으로 이용되는 것을 특징으로 하는 전계 효과 트랜지스터의 반도체층 형성방법.
- 제 4 항에 있어서,상기 무기물 반도체층을 형성하는 단계는,Zn(OAc)2의 수용액, Na2S의 수용액, ZnOH+, ZnCl+, CdOH+ , CdCl+, HS- 이온들 중 하나 이상의 이온 성분이 들어있는 수용액을 사용하여 습식공정으로 증착하여 형성하는 것을 특징으로 하는 전계 효과 트랜지스터의 반도체층 형성방법.
- 제 4 항에 있어서,상기 무기물 반도체층은 ZnS, CdS 또는 (Zn, Cd)S 인 것을 특징으로 하는 전계 효과 트랜지스터의 반도체층 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030075840A KR20050040987A (ko) | 2003-10-29 | 2003-10-29 | 유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030075840A KR20050040987A (ko) | 2003-10-29 | 2003-10-29 | 유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050040987A true KR20050040987A (ko) | 2005-05-04 |
Family
ID=37242532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030075840A KR20050040987A (ko) | 2003-10-29 | 2003-10-29 | 유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20050040987A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100684926B1 (ko) * | 2005-09-26 | 2007-02-20 | 연세대학교 산학협력단 | 유기-무기 혼성 전계효과 트랜지스터의 제조방법 |
KR100695620B1 (ko) | 2005-08-30 | 2007-03-16 | 호서대학교 산학협력단 | 유기금속화합물을 이용한 유기박막트랜지스터의 제조방법 |
KR101004735B1 (ko) * | 2008-05-07 | 2011-01-04 | 한국전자통신연구원 | 유기 박막 트랜지스터, 이의 제조방법 및 이를 이용한바이오센서 |
KR101510898B1 (ko) * | 2008-11-21 | 2015-04-10 | 엘지디스플레이 주식회사 | 유기박막 트랜지스터 |
-
2003
- 2003-10-29 KR KR1020030075840A patent/KR20050040987A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695620B1 (ko) | 2005-08-30 | 2007-03-16 | 호서대학교 산학협력단 | 유기금속화합물을 이용한 유기박막트랜지스터의 제조방법 |
KR100684926B1 (ko) * | 2005-09-26 | 2007-02-20 | 연세대학교 산학협력단 | 유기-무기 혼성 전계효과 트랜지스터의 제조방법 |
KR101004735B1 (ko) * | 2008-05-07 | 2011-01-04 | 한국전자통신연구원 | 유기 박막 트랜지스터, 이의 제조방법 및 이를 이용한바이오센서 |
KR101510898B1 (ko) * | 2008-11-21 | 2015-04-10 | 엘지디스플레이 주식회사 | 유기박막 트랜지스터 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100781829B1 (ko) | 유기 박막 트랜지스터 및 그 제조방법 | |
JP5487421B2 (ja) | トランジスタの構造及びその製造方法 | |
US7384814B2 (en) | Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern | |
US20120007158A1 (en) | Non-volatile memory transistor having double gate structure | |
CN102420288B (zh) | 一种带介电修饰层的有机场效应晶体管及制备方法 | |
US7241652B2 (en) | Method for fabricating organic thin film transistor | |
JP2006128691A (ja) | 薄膜トランジスタの製造方法及び表示素子 | |
US20070178710A1 (en) | Method for sealing thin film transistors | |
KR20070110994A (ko) | 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자 | |
CN101257092B (zh) | 一种有机薄膜晶体管及其制备方法 | |
CN1716059A (zh) | 有机薄膜晶体管阵列面板及其制造方法 | |
CN101308904A (zh) | 一种有机薄膜晶体管及其制备方法 | |
CN1282259C (zh) | 含有保护层的有机半导体场效应晶体管及制作方法 | |
US7049631B2 (en) | Organic thin film transistor comprising buffer layer | |
CN101101967A (zh) | 低成本高性能有机场效应晶体管及制备方法 | |
EP2117059B1 (en) | Organic Thin Film Transistors | |
US10985320B2 (en) | Organic transistor and manufacturing method thereof, array substrate, display device | |
KR100538542B1 (ko) | 유기 박막 트랜지스터 및 그의 제조방법 | |
KR101004734B1 (ko) | 표면 에너지 제어를 이용한 유기 박막 트랜지스터 제조방법 | |
KR20050040987A (ko) | 유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법 | |
US7211463B2 (en) | Process to improve carrier mobility of organic semiconductor | |
TWI450429B (zh) | 有機薄膜電晶體及其製造方法 | |
JP2014530490A (ja) | 有機電界効果トランジスタ | |
KR100777162B1 (ko) | 저전압 유기나노트랜지스터 소자 및 그의 제조방법 | |
CN113659076A (zh) | 畴壁存储器的制备方法以及畴壁存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |