KR101401601B1 - iCVD 공정을 이용한 절연막 형성 방법 - Google Patents

iCVD 공정을 이용한 절연막 형성 방법 Download PDF

Info

Publication number
KR101401601B1
KR101401601B1 KR1020120089899A KR20120089899A KR101401601B1 KR 101401601 B1 KR101401601 B1 KR 101401601B1 KR 1020120089899 A KR1020120089899 A KR 1020120089899A KR 20120089899 A KR20120089899 A KR 20120089899A KR 101401601 B1 KR101401601 B1 KR 101401601B1
Authority
KR
South Korea
Prior art keywords
insulating film
polymer
poly
monomer
icvd
Prior art date
Application number
KR1020120089899A
Other languages
English (en)
Other versions
KR20140023114A (ko
Inventor
임성갑
유승협
성혜정
문한얼
김민철
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020120089899A priority Critical patent/KR101401601B1/ko
Priority to PCT/KR2013/007375 priority patent/WO2014027854A1/ko
Publication of KR20140023114A publication Critical patent/KR20140023114A/ko
Application granted granted Critical
Publication of KR101401601B1 publication Critical patent/KR101401601B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 iCVD 공정을 이용한 절연막 형성 방법에 관한 것으로, 본 발명에 따른 iCVD 공정을 이용한 절연막 형성 방법은, 유기박막트랜지스터 상에 절연막을 제조하는 방법에 있어서, 상기 유기박막트랜지스터 상에 주입한 열에 의해 개시제를 열분해하여 유리 라디칼(free radical)을 형성하는 단계; 상기 유리 라디칼을 이용하여 단량체를 활성화시킴으로써 상기 단량체를 연쇄 중합 반응시켜 고분자 폴리머를 형성하는 단계; 및 상기 유기박막트랜지스터 상에 상기 고분자 폴리머가 증착되어 고분자 절연막을 형성하는 단계를 포함한다.
본 발명에 의하면 PECVD 공정 또는 CVD 공정에서 제조되는 절연막의 제조 폭이 좁은 단점을 iCVD 공정을 통해 해소할 수 있으면서, 기존 공정보다 균일한 증착이 가능하고, 다양한 두께에서도 매우 낮은 누설 전류를 보여 높은 절연율에 통해 소자의 전기적 특성이 우수하면서 소자의 제작 수율이 높은 효과가 있다. 또한, 용매, 특히 유기 용매를 사용하지 않고 기상 조건에서 단량체와 개시제로 목적하는 고분자 절연막을 증착시킬 수 있어, 용매로 인한 증착 매체의 손상을 방지할 수 있는 효과가 있다.

Description

iCVD 공정을 이용한 절연막 형성 방법 {INSULATING LAYER FORMING METHOD USING iCVD PROCESS}
본 발명은 iCVD 공정을 이용한 절연막 형성 방법에 관한 것으로, 더욱 상세하게는 화학 기상 증착(initiated chemical vapor deposition) 방법을 활용하여 절연막을 형성하는 iCVD 공정을 이용한 절연막 형성 방법에 관한 것이다.
통상적으로 유기박막트랜지스터에 이용되는 절연막을 제작하는 방법은 크게 액상 공정과 기상 공정으로 나뉜다. 액상 공정에는 스핀 코팅(spin coating), 딥 코팅(dip coating), 자기조립분자막법(self-assembled monolayer, SAM) 등이 있는데 이 방법들은 절연막 제작을 위해 용매를 꼭 필요로 한다. 하지만 용매를 이용하는 과정에서 용매로 인해 유기박막트랜지스터의 금속 전극이나 유기물이 손상이 되는 경우가 발생한다. 뿐만 아니라 용매를 제거하기 위해서 소자를 어닐링(annealing) 하는 단계를 요하는데, 이 과정은 시간이 오래 걸릴 뿐만 아니라 어닐링 도중 유기물이 분해되는 결과를 초래하기도 한다.
여기서, 박막트랜지스터(thin film transistor: TFT)라 함은 액정 디스플레이 장치(LCD)나 전계발광 디스플레이 장치(ELD: electroluminescence display device) 등의 평판 디스플레이 장치에서 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 사용되고 있다. 이 밖에도 박막 트랜지스터는 스마트 카드(smart card) 또는 인벤토리 태그(inventory tag)용 플라스틱 칩에 그 활용이 예상되고 있다.
이러한 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접촉되는 소스 전극 및 드레인 전극을 포함한다.
박막 트랜지스터의 채널층으로 종래에는 실리콘(Si)과 같은 무기반도체 물질이 일반적으로 사용되어 왔으나, 최근 디스플레이의 대면적화, 저가격화 및 유연화로 인해서 고가격, 고온진공프로세스를 필요로 하는 무기계 물질에서 유기계 반도체 물질로 바뀌어 가고 있다. 따라서 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor: OTFT)에 대한 연구가 활발히 진행되고 있다.
한편, 한국 공개특허 제2006-0019868호에는 이중 유기 실록산 전구체를 이용한 절연막의 제조방법에 관한 기술이 기재되어 있다. 도 1을 참조하면, 이중 유기 실록산 전구체 화합물과 박막 물성 개량제(film property modifier)의 혼합물을 화학적 기상 증착법, 특히 PECVD 방법을 사용하여 웨이퍼에 증착함으로써 제조될 수 있다. 더욱이, 특정 구조를 가지는 화합물, 특히, 두 가지의 실리콘 형태가 한 분자내에 포함된 이중 유기 실록산 화합물을 착안하여 이를 PECVD 방법으로 웨이퍼에 증착한 결과 탄성계수, 경도 등의 기계적 물성이 우수할 뿐 아니라, 열안정성 및 균열 저항성 등도 뛰어나 이중 다마센(dual damascene) 구리 인터커넥트들을 위한 반도체 층간 절연막과 반도체 및 디스플레이 소자의 보호막을 포함하는 절연막을 제공할 수 있음을 발견하고 본 발명을 완성하게 되었다.
하지만, 종래기술은 PECVD 방법을 통해 절연막을 제조함으로써, PECVD나 CVD와 같은 기상 공정도 공정 온도가 300~600℃ 안팎으로 매우 높기 때문에 액상 공정에서와 마찬가지로 유기물이 손상되는 경우가 자주 발생한다. 더욱이, 기상 공정은 주로 고온과 저진공을 요하기 때문에 에너지 측면 상 좋지 못한 공정으로 평가되는 문제점이 있었다.
더욱이, 도면에는 도시하지 않았지만, 스핀코팅이나 PECVD 등에 의한 기존 방법으로는 균일(uniform)하면서도 얇은 두께의 절연막으로 소자를 개발하는 것이 매우 난해한 문제점이 있었다. 이는, 스핀 코팅으로 만든 폴리머 절연체의 두께가 보통 450~600㎚ 정도인데, 상기 두께를 100㎚ 이하로 줄이면 소자 제작 시 소자의 수율이 상당히 낮아지는 문제를 초래하게 된다.
KR 2006-0019868 A
본 발명의 목적은 PECVD 공정 또는 CVD 공정에서 제조되는 절연막의 제조 폭이 좁은 단점을 iCVD 공정을 통해 해소할 수 있으면서, 기존 공정보다 균일한 증착이 가능하고, 다양한 두께에서도 매우 낮은 누설 전류를 보여 높은 절연율에 통해 소자의 전기적 특성이 우수하면서 소자의 제작 수율이 높은 iCVD 공정을 이용한 절연막 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른 iCVD 공정을 이용한 절연막 형성 방법은, 유기박막트랜지스터 상에 절연막을 제조하는 방법에 있어서, 상기 유기박막트랜지스터 상에 주입한 열에 의해 개시제를 열분해하여 유리 라디칼(free radical)을 형성하는 단계; 상기 유리 라디칼을 이용하여 단량체를 활성화시킴으로써 상기 단량체를 연쇄 중합 반응시켜 고분자 폴리머를 형성하는 단계; 및 상기 유기박막트랜지스터 상에 상기 고분자 폴리머가 증착되어 고분자 절연막을 형성하는 단계를 포함하는 iCVD 공정을 이용한 절연막 형성 방법을 통해 달성된다.
또한, 상기 폴리머는 poly(cyclosiloxane), poly(perfluorodecylacrylate), poly(FMA), poly(IBA), poly(EGDMA), poly(V3D3), poly(PFDA) 및 poly(V3D3-PFDA copolymer) 중 어느 하나가 적용될 수 있다.
또한, 상기 폴리머가 poly(cyclosiloxane)인 경우, 절연막 공정 조건은 증기의 흐름 비율(단량체: 개시제)이 2.0~3.0:0.5~1.5 이고, 공정 압력은 250~350mTorr 이고, 필라멘트 히팅 온도는 200~300℃ 이고, 유리 기판 냉각 온도는 100℃ 이하이며, 공정 시간은 1~3㎚/min 일 수 있다.
또한, 상기 폴리머가 poly(perfluorodecylacrylate)인 경우, 절연막 공정 조건은 증기의 흐름 비율(단량체: 개시제)이 0.5~1.5:0.5~1.5 이고, 공정 압력은 50~150mTorr 이고, 필라멘트 히팅 온도는 150~250℃ 이고, 유리 기판 냉각 온도는 100℃ 이하이며, 공정 시간은 50~150㎚/min 일 수 있다.
본 발명에 의하면 PECVD 공정 또는 CVD 공정에서 제조되는 절연막의 제조 폭이 좁은 단점을 iCVD 공정을 통해 해소할 수 있으면서, 기존 공정보다 균일한 증착이 가능하고, 다양한 두께에서도 매우 낮은 누설 전류를 보여 높은 절연율에 통해 소자의 전기적 특성이 우수하면서 소자의 제작 수율이 높은 효과가 있다.
또한, 본 발명은, 용매, 특히 유기 용매를 사용하지 않고 기상 조건에서 단량체와 개시제로 목적하는 고분자 절연막을 증착시킬 수 있어, 용매로 인한 증착 매체의 손상을 방지할 수 있는 효과가 있다.
도 1은 종래기술에 따른 이중 유기 실록산 전구체 화합물을 이용하여 절연막을 제조하는 장치의 개략도이다.
도 2는 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법의 공정도이다.
도 3은 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법을 통해 형성된 절연막에서 폴리머 물질인 poly(perfluorodecylacrylate), poly(cyclotrisiloxane)의 두께와 누설 전류와의 상관 관계를 나타낸 그래프이다.
도 4는 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법을 통해 형성된 절연막에서 폴리머 물질인 poly(perfluorodecylacrylate), poly(cyclotrisiloxane)의 전기 용량과 주파수 영역과의 상관 관계를 나타낸 그래프이다.
도 5는 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법에 의해 형성된 절연막을 이용하여 풀러린(fullerene) 박막 트랜지스터를 제조하는 공정도이다.
도 6은 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법을 통해 제조된 절연막을 통해 제조되는 풀러린(fullerene) 박막 트랜지스터에서 Transfer curve와 Output curve를 통한 트랜지스터의 성능을 나타내는 그래프이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 일실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 일실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
우선, 본 발명의 iCVD 공정을 이용한 절연막 형성 방법이 적용되는 절연막 형성을 위해 개시제를 이용하는 화학 기상 증착법(initiated chemical vapor deposition, iCVD, 이하 'iCVD' 라 함)은 액상 공정과는 달리, iCVD 공정에서는 용매가 전혀 사용되지 않는다. 이와 같은 특징으로 인해 기존의 어닐링 단계가 필요하지 않으며, 용매로 인한 소자의 손상도 피할 수 있다.
또한, iCVD 공정은 기상 공정과는 달리, iCVD 공정은 공정 온도가 상대적으로 매우 낮다 (기판 온도 10~50도 안팎, 필라멘트 온도 150~250도 안팎). 또한, 공정 압력도 0.1~0.5Torr 안팎으로 기존의 CVD 공정에 비해 높은 편이라 고진공 펌프의 사용을 필요로 하지 않는다. 뿐만 아니라 단량체(monomer)를 가열하는 온도도 100℃ 이하로 낮기 때문에, 전체적인 공정에서 많은 에너지 소모를 요하지 않는다. 이렇게 iCVD 공정 자체가 매우 낮은 온도에서 공정이 가능하고, 기판에 전혀 영향을 받지 않는 공정이기 때문에 공정 진행시 주의 사항은 없다고 할 수 있다.
더욱이, iCVD는 비닐 중합 반응을 이용하여 폴리머(Polymer)를 증착하는 공정이기 때문에 기본적으로 비닐 기를 가진 단량체는 모두 중합이 가능하다. iCVD로 증착 가능한 폴리머 종류는 크게 다음과 같다. 여기서, 표1은 유기규소 폴리머(Organosilicon polymer)이고, 표2는 초소수 폴리머(Superhydrophobic polymer)이고, 표3은 친수성 폴리머(Hydrophilic polymer)이며, 표4는 소수 폴리머(Hydrophobic polymer)이다.
Figure 112012065862486-pat00001
Figure 112012065862486-pat00002
Figure 112012065862486-pat00003
Figure 112012065862486-pat00004
도 2는 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법의 공정도이다.
도 2에서 볼 수 있듯이, 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법은 단량체 및 개시제 제공 단계(S200), 열 주입 단계(S210), 유리 라디칼 형성 단계(S220), 고분자 형성 단계(S230) 및 고분자 절연막 형성 단계(S240)를 포함한다.
단량체 및 개시제 제공 단계(S200)는 유기박막트랜지스터(Organic Thin Film Transistors: oTFTs)의 표면상에 단량체 및 개시제를 제공하는 단계로, 본 발명의 실시예들에서 사용되는‘단량체(monomer)’란 유기 고분자 박막(절연막) 형성을 위해 사용될 수 있는 단위체를 의미하고, 봉지막의 구성 성분으로서 외부 수분, 산소 투과를 차단할 수 있는 성질을 가진 유기물이면, 이에 제한되지 않는다. 더욱이,‘단량체’는 화학 기상 증착법에서 휘발성을 가지며, 개시제에 의해 활성화될 수 있는 물질로, 감압 및 승온 상태에서 기화될 수 있으며, 하나 이상의 비닐기를 가지고 에틸기, 에티닐기, 프로필기, 알릴기, 부틸기 및 페닐기의 치환기를 가지는 것을 특징으로 한다.
본 발명의 실시예들에서 사용되는‘개시제(initiator)'란 본 발명의 공정에서 단량체들이 고분자를 형성할 수 있도록 첫 반응의 활성화를 유도하는 물질이다. 개시제는 단량체가 열분해되는 온도보다 낮은 온도에서 열분해 되어 유리 라디칼(free radical)을 형성할 수 있는 물질이 바람직하다. 특히,‘개시제’는 반응기에서 열의 공급에 의해 분해되어 유리 라디칼(free radical)을 형성하는 물질로서 단량체를 활성화시킬 수 있는 물질이면 특별히 한정되지 않는다. 이때, 본 발명의 실시예들에서 사용할 수 있는 개시제는 열 개시제(thermal initiator) 또는 UV 개시제 등이 적용될 수 있으며, 특히, 페록사이드(peroxide radical)기의 열 개시제가 사용된다.
여기서, 본 발명에서 사용되는 유기박막트랜지스터는 채널층으로 무기질(실리콘)층 대신 유기 반도체층을 사용한 박막 트랜지스터로, 전체 구조는 실리콘을 기반으로 한 트랜지스터와 큰 차이가 없다. 게이트에 전압을 가하게 되면 절연막 때문에 전류가 흐르지 않고, 반도체에 전기장(전계)이 걸리므로 전계 효과 트랜지스터 역할을 하게 된다. 소자의 동작 원리는 게이트에 가해진 전압에 따라 절연막 부분이 전하가 없는 공핍층(depletion layer) 또는 전하가 모인 축적층(accumulation layer)이 되어 소스와 드레인 전극 사이에 흐르는 전류의 양이 제어된다. 이 전류량의 비를 점멸 비라고 하며, 컴퓨터 모니터와 같은 디스플레이에서 중요한 역할을 한다.
열 주입 단계(S210)는 유리 라디칼(free radical)을 형성하기 위해 개시제를 열분해하도록 열을 제공하는 단계이다. 여기서, 상기 열 주입 단계(S210)에서 제공하는 열은 본 발명이 속하는 분야에 통상의 지식을 가진 자(이하 '당업자')가 기상 조건에서 제공할 수 있는 통상의 방법으로 제공되는 열이면 제한되지 않는다. 바람직하게 본 발명의 열 제공은 필라멘트를 통해 이루어질 수 있으며, 제공되는 열의 범위는 200℃ 내지 300℃일 수 있다. 본 발명의 실시예에서는 기화 또는 승화된 단량체 및 개시제가 존재하는 진공 챔버 환경에서 설정온도로 가열된 텅스텐 필라멘트에 의해 열이 제공됨으로써 유기박막트랜지스터 상에 유기 고분자 절연막을 형성시켰다.
유리 라디칼 형성 단계(S220)는 상기 열 주입 단계(S210)를 통해 개시제를 열분해하여 유리 라디칼(free radical)을 형성하는 단계이다.
고분자 형성 단계(S230)는 유리 라디칼 형성 단계(S220) 수행 후에 개시제의 열분해에 의해 유리 라디칼이 형성되면, 상기 유리 라디칼을 이용하여 단량체를 활성화시킴으로써 상기 단량체를 연쇄 중합 반응시켜 고분자 폴리머를 형성하는 단계이다.
고분자 절연막 형성 단계(S240)는 유기박막트랜지스터 상에 텅스텐 필라멘트에 의해 열이 제공됨으로써 고분자 폴리머가 증착되어 고분자 절연막을 형성하는 단계이다. 즉, 상기 고분자 절연막 형성 단계(S240)는 개시제의 열분해에 의해 유리 라디칼이 형성되면 유리 라디칼이 단량체를 활성화시켜 이후 주변 단량체들의 중합을 유도하게 되고, 이 반응이 계속되어 유기 고분자 절연막을 형성하게 된다.
iCVD로 증착 가능한 폴리머의 종류는 상술한 표1 내지 표4에 기재된 종류에 모두 적용이 가능하다. 한편, 본 실시예에서의 폴리머 물질은 poly(cyclosiloxane: 사이클로실록산) 또는 poly(perfluorodecylacrylate: 퍼플루오르옥틸 메타크릴레이트) 등이 적용되는 것으로 예시하며, 이 밖에도 poly(FMA), poly(IBA), poly(EGDMA), poly(V3D3), poly(PFDA) 및 poly(V3D3-PFDA copolymer) 중 어느 하나가 적용될 수도 있다.
이때, 상기 절연막은 10㎚ 이하의 두께로 코팅되는 것이 바람직하며, 이에 한정하지 않고 두께를 1um 이상 두껍게 하거나, 10㎚ 이하로 얇게 형성할 수 있다.
한편, 절연막의 절연체 특성은 폴리머의 두께, 절연체의 유전율 등으로 결정이 된다.(C=kA/d, C(Capacitance)는 전기 용량, A는 절연체의 면적, d는 절연체의 두께, k는 절연체의 유전율) 이때, 전기 용량 C는 값이 클수록 효율이 우수한 것으로, 절연체의 특성을 한정하기가 난해한 상황을 봤을 때, 일반적인 방법으로는 얇은 두께의 폴리머를 제조하기 난해하기 때문에 iCVD로 두께를 얇게 만들어주어 전기 용량을 우수하게 하는 것이다.
즉, 전기 용량에서 k값이 크다고 해도 d값이 크다면 C의 값이 작아지게 되니 우수한 절연체라 하기 힘들지만, k값이 작아도 d값이 작다면 C의 값이 유지가 되기 때문에 우수한 절연체라고 할 수 있다. 이런 결과를 감안하여 iCVD로 두께가 얇은 절연막을 형성한다면, 보통 폴리머의 k값이 2.5~3.5 사이인 점을 감안하였을 때 전기 용량 값 C 가 대폭 증가하게 한다.
한편, 상기 절연막의 구조와 주요 특성으로는 하기 표5와 같다.
Figure 112012065862486-pat00005
본 발명에 의한 iCVD 공정을 이용한 절연막 형성 방법에 의해 형성되는 절연막의 공정 조건은 폴리머 물질이 poly(cyclosiloxane) 또는 poly(perfluorodecylacrylate)인 경우 다르게 실시한다.
우선, 상기 폴리머 물질이 poly(cyclosiloxane)인 경우, 절연막 공정 조건은 증기의 흐름 비율(단량체: 개시제)이 2.0~3.0:0.5~1.5이고, 공정 압력은 250~350mTorr 이고, 필라멘트 히팅 온도는 200~300℃이고, 유리 기판 냉각 온도는 100℃ 이하이고, 공정 시간은 1~3㎚/min 이며, 바람직하게는 증기의 흐름 비율(단량체: 개시제)이 2.5:1이고, 공정 압력은 300mTorr 이고, 필라멘트 히팅 온도는 250℃이고, 유리 기판 냉각 온도는 50℃ 이며, 공정 시간은 2㎚/min이다.
또한, 상기 폴리머 물질이 poly(perfluorodecylacrylate)인 경우, 절연막 공정 조건은 증기의 흐름 비율(단량체: 개시제)이 0.5~1.5:0.5~1.5이고, 공정 압력은 50~150mTorr 이고, 필라멘트 히팅 온도는 150~250℃이고, 유리 기판 냉각 온도는 100℃ 이하이고, 공정 시간은 50~150㎚/min 이며, 바람직하게는 증기의 흐름 비율(단량체: 개시제)이 1:1이고, 공정 압력은 100mTorr 이고, 필라멘트 히팅 온도는 200℃이고, 유리 기판 냉각 온도는 40℃ 이며, 공정 시간은 100㎚/min이다.
더욱이, 도 3에 도시된 그래프를 보면, 절연막의 폴리머 물질이 poly(perfluorodecylacrylate)와 poly(cyclotrisiloxane)인 경우, 다양한 두께에서도 1MV/cm에서 10-8A/cm2이하의 매우 낮은 누설 전류를 보인다. 특히, poly(perfluorodecylacrylate)의 경우 25㎚의 얇은 박막 두께에서도 100㎚에서의 누설 전류와 같은 수준의 누설 전류값을 가진다.
그리고 도 4에 도시된 그래프를 보면, 낮은 누설 전류를 보인 poly(perfluorodecylacrylate)와 poly(cyclotrisiloxane)의 전기 용량을 측정해 보면, 두 폴리머 물질 모두 1MHz의 높은 주파수 영역에서도 매우 안정한 전기 특성을 보였고, poly(perfluorodecylacrylate)는 100kHz에서 35nF/cm2의 전기 용량을 기록하였고, poly(cyclotrisiloxane)은 100kHz에서 45nF/cm2의 전기 용량을 기록함을 알 수 있다.
이를 이용하여 유전율 상수 k를 계산하면 poly(perfluorodecylacrylate)는 3.95, poly(cyclotrisiloxane)은 5의 유전율 상수를 가집니다. 폴리머 절연막으로 많이 쓰이는 poly(methyl methacrylate)와 polystyrene이 유전율 상수가 3 안팎인 것을 고려했을 때, iCVD로 증착한 폴리머 절연막이 상대적으로 더 우수함을 알 수 있다.
이렇게, 본 발명에서와 같이 iCVD를 이용하면 다양한 기판에 손상 없이 폴리머를 증착할 수 있기 때문에 기판 재질에 의한 제약을 받지 않게 된다. 또한, 반도체(semiconductor) 위에 폴리머 절연막을 적층시켜야 하는 탑 게이트(top gate) 구조의 소자를 제작하기에 훨씬 용이하다. 여기서, 트랜지스터를 구조로 구분할 때 게이트 전극의 위치에 따른 탑 게이트 구조와 바텀 게이트(bottom gate) 구조 두 가지로 구분하는데, 일반적으로 제조가 용이한 바텀 게이트 구조가 많이 사용된다. 다시 말해, iCVD를 이용하여 폴리머 절연막을 형성하는 경우, 초기 배면발광(Bottom emission) 반도체에서 게이트 전류 누설 문제를 해결할 수 있으므로 탑 게이트 구조의 활용도를 높이는 이점이 있다.
한편, 본 발명에서 적용 가능한 폴리머는 poly(perfluorodecylacrylate)와 poly(cyclotrisiloxane)인 것으로 설명하였으나, 이 이외에 poly(FMA), poly(IBA), poly(EGDMA), poly(V3D3), poly(PFDA) 및 poly(V3D3-PFDA copolymer) 중 어느 하나가 대체 적용될 수 있다.
표6 및 표7은 본 발명에서 적용 가능한 폴리머인 poly(FMA), poly(IBA), poly(EGDMA), poly(V3D3), poly(PFDA) 및 poly(V3D3-PFDA copolymer)에 대해 전기장 세기에 따른 전하 이동 특성(J-E) 및 iCVD 고분자 필름의 표면 형태들에 대해 설명한다. 이때, RMS(Root Mean Square) roughness는 평방근 자승 거칠기를 나타낸다.
Figure 112012065862486-pat00006
Figure 112012065862486-pat00007
<실시예 1>
도 5에는 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법에 의해 형성된 절연막을 이용하여 풀러린(fullerene) 박막 트랜지스터를 제조하는 공정도가 도시되어 있으며, 도 6에는 본 발명의 일실시예에 따른 iCVD 공정을 이용한 절연막 형성 방법을 통해 제조된 절연막이 적용되는 풀러린(fullerene) 박막 트랜지스터에서 Transfer curve와 Output curve를 통한 트랜지스터의 성능을 나타내는 그래프가 도시되어 있다.
이들 도면에 의하면, 본 발명의 iCVD 공정을 이용한 절연막 형성 방법을 통 film transistor: 100)는 유리 기판(110), Al(알루미늄) 전극(120), 절연막(130), 풀러린층(140) 및 Al 소스(150)와 드레인 전극(152)을 포함한다.
유리 기판(110)은 그 표면에 Al 게이트 전극(120)이 열 증착에 의해 형성된다.
절연막(130)은 Al 게이트 전극(120)이 열 증착된 표면을 iCVD를 이용하여 코팅되어 형성되며, 형성 방법은 앞선 설명과 같이 단량체 및 개시제 제공 단계, 열 주입 단계, 유리 라디칼 형성 단계, 고분자 형성 단계 및 고분자 절연막 형성 단계를 포함하며, 앞선 방법과 동일하므로 상세한 설명은 생략한다.
풀러린층(fullerene layer: 140)은 절연막(130) 상에 증착된 층이고, Al 소스(150)와 드레인 전극(152)은 상기 풀러린층(140) 상에 열 증착된다.
여기서, 전류-전압특성을 알아보는 방법으로 게이트의 전압을 일정하게 고정시키고 드레인에 걸리는 전압을 변화시킨 후 소스-드레인 사이의 전류를 측정하는 방법(Output Curve)과, 드레인 전압은 고정시키고 게이트의 전압을 변화시킨 후 소스-드레인 사이의 전류를 측정하는 방법(Transfer Curve) 두 가지가 있다.
예컨대, 상기 절연막(130)에서 폴리머 물질이 poly(cyclosiloxane)이면서, 절연막 두께가 10㎚ 이하, 즉, 7.1㎚인 경우를 예를 들어 설명하면, 도 6(a)에 도시된 바와 같이 iCVD 공정에서의 절연막을 이용한 풀러린 박막 트랜지스터(100)는 Transfer curve에서 알 수 있는 대표적인 성능이 소자의 정류비(on-off ratio), 전하 이동도(electron mobility), 문턱전압(threshold voltage) 등이 있는데 소자의 정류비는 106, 전하 이동도는 1.22cm2/Vs, 문턱전압은 0.3V 이다.
도 6(b)에서와 같이 Output curve에서는 소자에 입력되는 전압이 바뀌는 것에 따라 소자 구동이 얼마나 잘 이루어지는지를 알 수 있는데, 전압이 0.3V씩 변함에 따라 소자 내 전류의 흐름이 그에 비례하여 증가한다. 즉, iCVD를 이용하여 만든 절연막(130)이 소자 내에서 그 역할을 잘하고 있음을 확인할 수 있으며, 이를 통해 소자의 전기적 특성이 우수하면서 소자 제작 수율이 높은 결과를 도출할 수 있다.
더욱이, 상기 풀러린 박막 트랜지스터의 제조 방법은 절연막(130)의 폴리머 물질이 poly(cyclosiloxane)이면서, 절연막 두께가 10㎚ 이하인 경우, 유리 기판(110) 상에 폴리머 poly(cyclotrisiloxane)으로 iCVD를 이용하여 10nm 이하로 절연막(130)을 코팅한다 그 위에 반도체인 풀러린(fullerene)을 증착하고, 다시 그 위에 Al 소스(150)와 드레인 전극(152)을 올려 박막 트랜지스터를 완성한다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 풀러린 박막 트랜지스터
110: 유리 기판
120: Al 전극
130: 절연막
140: 풀러린층
150: Al 소스
152: 드레인 전극

Claims (4)

  1. 유기박막트랜지스터 상에 절연막을 제조하는 방법에 있어서,
    상기 유기박막트랜지스터 상에 주입한 열에 의해 개시제를 열분해하여 유리 라디칼(free radical)을 형성하는 단계;
    상기 유리 라디칼을 이용하여 단량체를 활성화시킴으로써 상기 단량체를 연쇄 중합 반응시켜 고분자 폴리머를 형성하는 단계; 및
    상기 유기박막트랜지스터 상에 상기 고분자 폴리머가 증착되어 고분자 절연막을 형성하는 단계를 포함하며,
    상기 유리 라디칼 형성 단계에서의 열 주입은 기화 또는 승화된 단량체 및 개시제가 존재하는 진공 챔버 환경에서 실시하고,
    상기 폴리머는 poly(cyclosiloxane), poly(FMA), poly(IBA), poly(EGDMA), poly(V3D3) 중 어느 하나이며, 상기 폴리머가 poly(cyclosiloxane)인 경우, 절연막 공정 조건은 증기의 흐름 비율(단량체: 개시제)이 2.0~3.0:0.5~1.5 이고, 공정 압력은 250~350mTorr 이고, 필라멘트 히팅 온도는 200~300℃ 이고, 유리 기판 냉각 온도는 100℃ 이하이며, 공정 시간은 1~3㎚/min 인 iCVD 공정을 이용한 절연막 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
KR1020120089899A 2012-08-17 2012-08-17 iCVD 공정을 이용한 절연막 형성 방법 KR101401601B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120089899A KR101401601B1 (ko) 2012-08-17 2012-08-17 iCVD 공정을 이용한 절연막 형성 방법
PCT/KR2013/007375 WO2014027854A1 (ko) 2012-08-17 2013-08-16 iCVD 공정을 이용한 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120089899A KR101401601B1 (ko) 2012-08-17 2012-08-17 iCVD 공정을 이용한 절연막 형성 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140021154A Division KR20140035986A (ko) 2014-02-24 2014-02-24 iCVD 공정을 이용한 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20140023114A KR20140023114A (ko) 2014-02-26
KR101401601B1 true KR101401601B1 (ko) 2014-06-02

Family

ID=50268734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120089899A KR101401601B1 (ko) 2012-08-17 2012-08-17 iCVD 공정을 이용한 절연막 형성 방법

Country Status (2)

Country Link
KR (1) KR101401601B1 (ko)
WO (1) WO2014027854A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094681B1 (ko) * 2018-12-13 2020-04-01 한국과학기술원 iCVD 공정을 이용한 반도체 구조체의 도핑방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170130195A1 (en) * 2014-06-10 2017-05-11 Korea Advanced Institute Of Science And Technology Cell culture substrate, manufacturing method therefor, and use thereof
KR101760699B1 (ko) 2015-10-22 2017-07-25 한국과학기술원 기능성 고분자 박막이 코팅되어 있는 신경세포 배양용 플랫폼 및 그 용도
US20210231943A1 (en) * 2018-05-22 2021-07-29 Corning Incorporated Polymer dielectric coatings used to construct liquid lens
KR20220096781A (ko) 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
KR20220096782A (ko) 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
KR20220096547A (ko) 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239783B1 (ko) * 1997-11-03 2000-01-15 구본준 액정표시장치의 절연막 형성방법
JP5108210B2 (ja) * 2004-06-21 2012-12-26 三星電子株式会社 有機絶縁膜組成物およびこれを用いた有機絶縁膜のパターン形成方法および有機薄膜トランジスタおよびこれを含む表示素子
JP5617476B2 (ja) * 2010-09-22 2014-11-05 Jsr株式会社 シロキサンポリマー組成物、硬化膜及び硬化膜の形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CVD of polymeric thin films: applications in sensors, biotechnology, microelectronics/organic electronics, microfluidics, MEMS, composites and membranes, Rep. Prog. Phys.75(2012) 016501 (40pp) - (Gozd *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094681B1 (ko) * 2018-12-13 2020-04-01 한국과학기술원 iCVD 공정을 이용한 반도체 구조체의 도핑방법

Also Published As

Publication number Publication date
WO2014027854A1 (ko) 2014-02-20
KR20140023114A (ko) 2014-02-26

Similar Documents

Publication Publication Date Title
KR101401601B1 (ko) iCVD 공정을 이용한 절연막 형성 방법
JP5054885B2 (ja) 多層構造のゲート絶縁膜を含んだ有機薄膜トランジスタ
JP4562027B2 (ja) 有機絶縁体形成用組成物及びこれから製造された有機絶縁体
Xu et al. Organic field-effect transistors with cross-linked high-k cyanoethylated pullulan polymer as a gate insulator
KR101207209B1 (ko) 다층 봉지막의 제조방법 및 이를 이용한 플렉시블 유기 반도체 소자의 제조방법
Shahbazi et al. Studying saturation mobility, threshold voltage, and stability of PMMA-SiO2-TMSPM nano-hybrid as OFET gate dielectric
KR20050039730A (ko) 실록산 중합체 계면을 갖는 유기 박막 트랜지스터
JP2006070029A (ja) 有機/無機金属ハイブリッド物質及びこれを含む有機絶縁体組成物
KR20070072897A (ko) 표면 처리된 유전체 층을 갖는 전자 장치의 제조 방법
JP2007154164A (ja) 有機絶縁体組成物、有機絶縁膜、有機薄膜トランジスタおよび電子素子
JP4867168B2 (ja) 有機薄膜トランジスタの製造方法
Li et al. Novel high-k polymers as dielectric layers for organic thin-film transistors
US20110001221A1 (en) Dielectric layer
KR100428002B1 (ko) 유기 고분자 게이트 절연막을 구비하는 유기 반도체트랜지스터의 제조 방법
Ding et al. Improving the performance of organic thin film transistors formed on a vacuum flash-evaporated acrylate insulator
KR101249090B1 (ko) 유기 절연막 형성용 조성물, 이를 이용하여 제조된 유기절연막
US7071123B2 (en) Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
Li et al. Organic thin-film transistors with novel high-k polymers as dielectric layers
KR20140035986A (ko) iCVD 공정을 이용한 절연막 형성 방법
Bae et al. Cardanol-based polymeric gate dielectric for solution-processed organic field-effect transistors on flexible substrates
Lee et al. Process Condition Considered Preparation and Characterization of Plasma Polymerized Methyl Methacrylate Thin Films for Organic Thin Film Transistor Application
TWI432462B (zh) 組成物與高分子
Bae et al. Deposition rate dependent mobility of an organic transistor with an anisotropic polymeric insulator
Prelipceanu et al. Study of oriented growth of oligofluorene–thiophene films onto aligned vacuum-deposited polytetrafluoroethylene layers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 6