KR102094681B1 - iCVD 공정을 이용한 반도체 구조체의 도핑방법 - Google Patents

iCVD 공정을 이용한 반도체 구조체의 도핑방법 Download PDF

Info

Publication number
KR102094681B1
KR102094681B1 KR1020180161327A KR20180161327A KR102094681B1 KR 102094681 B1 KR102094681 B1 KR 102094681B1 KR 1020180161327 A KR1020180161327 A KR 1020180161327A KR 20180161327 A KR20180161327 A KR 20180161327A KR 102094681 B1 KR102094681 B1 KR 102094681B1
Authority
KR
South Korea
Prior art keywords
doping
semiconductor structure
monomer
icvd process
initiator
Prior art date
Application number
KR1020180161327A
Other languages
English (en)
Inventor
조병진
김재환
알렉산더 윤형석
김양수
임성갑
박관용
박홍근
Original Assignee
한국과학기술원
램 리서치 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 램 리서치 코퍼레이션 filed Critical 한국과학기술원
Priority to KR1020180161327A priority Critical patent/KR102094681B1/ko
Application granted granted Critical
Publication of KR102094681B1 publication Critical patent/KR102094681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F5/00—Compounds containing elements of Groups 3 or 13 of the Periodic Table
    • C07F5/02—Boron compounds
    • C07F5/04—Esters of boric acids
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F9/00—Compounds containing elements of Groups 5 or 15 of the Periodic Table
    • C07F9/02—Phosphorus compounds
    • C07F9/06—Phosphorus compounds without P—C bonds
    • C07F9/08—Esters of oxyacids of phosphorus
    • C07F9/09—Esters of phosphoric acids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)

Abstract

본 발명은 iCVD 공정을 이용한 반도체 구조체의 도핑방법에 관한 것이다. 더욱 구체적으로, 도핑원소 및 산소를 포함하며, 말단에 불포화기를 포함하는 도핑용 단량체 및 개시제를 기화된 상태로 주입하면서, 상기 개시제를 열분해하여 반도체 기판 상에 고분자 필름을 형성하는 단계를 포함하는 iCVD 공정을 이용한 반도체 구조체의 도핑방법에 관한 것이다.

Description

iCVD 공정을 이용한 반도체 구조체의 도핑방법{DOPING METHOD OF SEMICONDUCTOR STRUCTURE USING iCVD PROCESS}
본 발명은 iCVD 공정을 이용한 반도체 구조체의 도핑방법에 관한 것이다.
현재 양산되고 있는 3차원 구조의 반조체 소자인 핀-형 전계 효과 트랜지스터(fin field-effect transistor, FinFET)들은 CMOS(complimentary metal-oxide semiconductor) 스케일링(scaling)을 확장하기 위한 것이다.
이러한 FinFET의 경우, 구조적인 특징 때문에 기존의 도핑(doping) 공정인 임플란트(implant) 공정을 적용할 수 없다. 임플란트 공정은 energetic atom을 이용하여 기판에 도판트를 주입시키는 공정인데, 이는 3차원 구조의 반도체 소자에서 구조적인 데미지(damage)를 발생시키고, 쉐도우 효과(shadowing effect) 때문에 소자 전체에 균일한 도핑을 방해한다.
따라서 소자에 물리적인 손상을 최소화하면서 도핑할 수 있는 디퓨젼(diffusion)방식이 대안 기술이 될 수 있다. 도판트 원자를 포함한 필름을 Si기판 위에 증착하고, 열처리 과정을 통해 도판트 원자를 Si기판으로 확산시켜 도핑시키는 기술이다.
기존의 디퓨전 방식에 대한 연구는 ALD PSG(phospho silicate glass) film을 이용한 연구와, SAM(self assembled monolayer)를 스핀 코팅하여 사용한 연구가 있었다.
ALD PSG 및 SAM 모두 매우 얇은 두께, 구체적으로 수 nm 두께로 증착이 가능하며, 3차원 구조에도 등각(conformal)의 증착이 가능하다는 특징이 있으나, ALD PSG의 경우는 도판트의 농도 조절에 어려움이 있으며, SAM의 경우는 액상공정이므로 불순물이 많이 발생할 수 있어 이들보다 효과적인 디퓨전 방식에 대한 요구가 있다.
본 발명은 상기 종래의 문제점을 인식하고 종래에 반도체 도핑공정에 적용된 적이 없던 새로운 방법인 iCVD 공정을 이용한 도핑기술을 제공하는데 목적이 있다. 구체적으로 iCVD 공정을 이용하여 도판트 농도 조절이 용이하며, 솔벤트를 사용하지 않아 공정 시 불순물을 줄일 수 있는 새로운 도핑방법을 제공하는데 목적이 있다.
또한 본 발명은 iCVD 공정을 이용한 수 nm의 고분자 필름을 이용하여 반도체 산업에서 요구하는 도핑 프로파일을 모두 만족시킬 수 있는 새로운 도핑방법을 제공하는데 목적이 있다.
또한 본 발명은 sub-7nm node 반도체 공정에 적용 가능하며, 3차원 구조에도 등각(conformal) 증착이 가능한 새로운 도핑방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 iCVD 공정을 이용한 반도체 구조체의 도핑공정에 관한 것이다.
본 발명의 발명자들은 반도체 산업에서 요구하는 도핑 프로파일을 모두 만족시키는 도핑공정을 제공하기 위하여 연구하였으며, 더욱 구체적으로 3차원 구조의 반도체 소자에 적용이 가능한 디퓨전 방식의 도핑공정을 제공하기 위하여 연구한 결과, iCVD 공정을 이용하여 만족스러운 도핑 프로파일을 달성할 수 있음을 확인하여 본 발명을 완성하였다.
구체적으로 고농도의 도판트를 함유하는 폴리머 필름을 형성할 수 있으며, 얕은 접합 깊이(Shallow junction depth), 구체적으로 10 nm이하의 얕은 접합 깊이를 달성할 수 있고, 등각(conformal) 증착이 가능한 새로운 도핑방법을 제공할 수 있음을 확인하여 본 발명을 완성하였다.
본 발명의 일 양태는 도핑원소 및 산소를 포함하며, 말단에 불포화기를 포함하는 도핑용 단량체 및 개시제를 기화된 상태로 주입하면서, 상기 개시제를 열분해하여 반도체 기판 상에 고분자 필름을 형성하는 단계를 포함하는 iCVD 공정을 이용한 반도체 구조체의 도핑방법에 관한 것이다.
본 발명의 방법으로 도핑하는 경우, 실리콘 기판을 높은 농도로 도핑시킬 수 있으며, 실리콘 기판으로 확산된 원소들을 활성화하는 온도인 1000 ~ 1100℃에서 높은 도핑 농도로 도핑이 가능한 효과가 있다.
또한 본 발명은 P-type의 농도가 1×1020/cm3 이고, N-type의 농도가 1×1021/cm3 인 물성을 만족할 수 있으며, 10 nm이하의 얕은 접합 깊이를 달성할 수 있고, 등각(conformal) 증착이 가능한 새로운 도핑방법을 제공할 수 있다.
또한 본 발명에 따른 방법은 도판트 농도 조절이 용이하며, 솔벤트를 사용하지 않아 공정 시 불순물을 줄일 수 있는 장점이 있다.
도 1은 실시예 1에서 트리알릴 보레이트를 사용한 경우의 FT-IR 결과를 나타낸 것이다.
도 2는 실시예 1에서 1차 열처리 전과 후의 보론 농도를 측정한 결과이다.
도 3은 실시예 2에서 트리알릴 포스페이트를 사용한 경우의 FT-IR 결과를 나타낸 것이다.
도 4는 실시예 2에서 1차 열처리 전과 후의 인 농도를 측정한 결과이다.
도 5는 실시예 3 및 실시예 4의 XPS 결과이다.
도 6은 3차원 구조의 실리콘 웨이퍼에 도핑을 실시한 경우의 이미지이다.
도 7은 실시예 3의 방법으로 도핑한 후, Si Fin구조 내의 도판트 농도를 알아보기 위하여 측정한 TEM-EDX이미지(a)와 SRP(Spread Resistance Profile) 그래프(b)이다.
도 8은 실시예 2의 방법으로 도핑한 후, Si Fin구조 내의 도판트 농도를 알아보기 위하여 측정한 TEM-EDX이미지(a)와 SRP(Spread Resistance Profile) 그래프(b)이다.
이하 첨부된 도면들을 포함한 구체예 또는 실시예를 통해 본 발명을 더욱 상세히 설명한다. 다만 하기 구체예 또는 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.
또한 달리 정의되지 않는 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본 발명에서 설명에 사용되는 용어는 단지 특정 구체예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다.
또한 명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
본 발명의 일 양태는 도핑원소 및 산소를 포함하며, 말단에 불포화기를 포함하는 도핑용 단량체 및 개시제를 기화된 상태로 주입하면서, 상기 개시제를 열분해하여 반도체 기판 상에 고분자 필름을 형성하는 단계를 포함하는 iCVD 공정을 이용한 반도체 구조체의 도핑방법이다.
일 양태로, 상기 도핑원소는 N, P, As, Sb, Li, Na, K, Ag, Cu, B, Al, Ga 및 In에서 선택되는 것일 수 있다.
일 양태로, 상기 불포화기는 비닐기인 것일 수 있다.
일 양태로, 상기 도핑용 단량체는 하기 화학식 1 또는 화학식 2로 표시되는 화합물인 것일 수 있다.
[화학식 1]
Figure 112018125505416-pat00001
[화학식 2]
Figure 112018125505416-pat00002
일 양태로, 상기 iCVD 공정을 이용한 반도체 구조체의 도핑방법은
a) 상기 도핑용 단량체 및 개시제를 기화된 상태로 주입하면서, 상기 개시제를 열분해하여 반도체 기판 상에 고분자 필름을 형성하는 단계;
b) 상기 고분자 필름이 형성된 반도체 기판을 300 ℃ 이하의 온도로 1차 열처리하는 단계; 및
c) 상기 1차 열처리된 반도체 기판을 1000 ℃ 이상의 온도로 2차 열처리하여 도핑하는 단계;
를 포함하는 것일 수 있다.
일 양태로, 상기 c)단계에서, 열처리 전에 고분자 필름이 외부 환경에 손상되는 것 또는 도핑원소가 기판 내부가 아닌 외부로 확산되는 것을 방지하기 위한 패시베이션 층을 형성하는 과정을 더 포함하는 것일 수 있다.
일 양태로, 상기 패시베이션 층은 금속산화물 층 또는 고분자 층인 것일 수 있다.
일 양태로, 상기 고분자 층은 상기 도핑용 단량체 및 말단에 불포화기를 포함하는 공단량체를 혼합한 혼합단량체 및 개시제를 이용하여 iCVD 공정으로 형성한 것일 수 있다.
일 양태로, 상기 공단량체는 최소 하나 이상의 비닐기를 포함하는 실록산계 단량체, 최소 하나 이상의 비닐기를 포함하는 실라잔계 단량체 및 아크릴계 단량체에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것일 수 있다.
일 양태로, 상기 공단량체는 1,3,5-트리메틸-1,3,5-트리비닐 사이클로실록산(V3D3), 1,3,5-트리메틸-2,4,6-트리비닐 사이클로트리실록산, 2,4,6-트리메틸-2,4,6-트리비닐사이클로테트라실라잔, 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산, 퍼플루오로데실 아크릴레이트, 사이클로헥실 메타크릴레이트, 이소보닐 아크릴레이트에서 선택되는 어느 하나 또는 이들의 혼합물인 것일 수 있다.
일 양태로, 상기 공단량체의 유량/도핑용 단량체의 유량은 0.1 내지 0.2 유량비인 것일 수 있다.
일 양태로, 상기 a) 단계 및 b) 단계를 순차적으로 수행한 것을 1사이클로 할 때, 상기 c)단계 전에 적어도 2사이클 이상 수행하는 것일 수 있다.
일 양태로, 상기 반도체 기판은 실리콘 기판, SiGe 기판, 게르마늄 기판 및 게르마늄 주석 기판에서 선택되는 것일 수 있다.
일 양태로, 상기 반도체 구조체는 3차원 구조의 반도체 소자인 것일 수 있다.
이하는 본 발명의 각 구성에 대하여 보다 구체적으로 설명한다.
개시제를 이용한 화학 기상 증착 공정(initiated chemical vapor deposition, iCVD)은 휘발성을 가진 단량체와, 개시제를 기화하여 고분자의 중합 반응과 성막 공정을 동시에 진행하는 기상 중합 반응을 통해 고분자 박막을 형성하는 공정이다.
기화된 단량체가 기상 반응기 내에서 활성화되어 고분자 중합반응이 이루어져, 기판 위로 고분자 박막이 형성되는 공정으로서, 고분자 중합반응과 박막 증착이 하나의 공정에서 동시에 이루어진다.
개시제와 단량체는 단순히 혼합했을 때에는 중합반응이 일어나지 않으나, 기상 반응기 내에 위치한 고온의 필라멘트에 의해 개시제가 분해되어 라디칼이 생성되면, 이에 의해 단량체가 활성화되어 연쇄 중합 반응이 이루어진다.
본 발명의 발명자들은 iCVD 공정에 의해 반도체 기판 상에 고분자 필름을 형성함으로써 복잡한 3차원의 구조물에도 등각의 고분자 필름을 형성할 수 있으며, 이를 열처리함으로써 고농도의 도핑이 가능함을 확인하였다.
상기 도핑이란 실리콘 기판 등의 반도체 기판 내에 불순물이 확산(diffusion)하여 불순물들이 Si 원자들을 일부 밀어내고 Si 원자가 있던 자리를 차지하게 되면서 전기적으로 P-타입 또는 N-타입의 성격을 띄는 것(ellectrically active)을 의미한다.
따라서 상기 도핑 원소를 선택할 때 가장 중요한 것은 반도체 기판을 높은 농도로 도핑시킬 수 있는지 여부이다. 즉, 최대한 많은 원소들이 Si기판으로 녹아들어 갈 수 있어야 한다.
본 발명의 일 양태에서, P-타입 도핑을 하는 경우 도핑원소는 B, Al 및 Ga 등인 것일 수 있으며, 더욱 바람직하게는 B(boron)를 사용함으로써 1×1020/cm3 수준의 고농도의 도핑이 가능하므로 바람직하다.
본 발명의 일 양태에서, N-타입 도핑을 하는 경우 도핑원소는 P 및 As 등인 것일 수 있으며, 더욱 바람직하게는 P(phosphrous)를 사용함으로써 1×1021/cm3 수준의 고농도의 도핑이 가능하므로 바람직하다.
본 발명의 일 양태에서, 상기 iCVD 공정에 사용하기 위한 도핑용 단량체로써 본 발명에서는 상기 도핑원소 및 산소를 포함하는 것을 사용하는데 특징이 있다. 상기 산소를 포함함으로써 실리콘 기판 위에 증착된 고분자 필름이 oxide release 메카니즘을 통해 실리콘 기판 상에 확산되도록 할 수 있다. 즉, 실리콘 기판이 산화되면서 옥사이드(oxide)를 통해서 도판트 원자들이 실리콘 기판으로 릴리즈(release) 되어야 한다. 따라서 고분자 필름을 형성하기 위한 도핑용 단량체는 산소 원자를 반드시 포함해야 하며, 도핑 공정의 열처리 과정에서 실리콘 표면이 산화되고, 이를 통해 도판트를 주입할 수 있다.
또한, 본 발명의 일 양태에서 상기 도핑용 단량체는 말단에 불포화기를 포함하며, 상기 말단기가 전부 또는 일부 불포화기를 포함할 수 있고, 바람직하게는 전부 불포화기를 포함하는 것일 수 있다. 이와 같이 말단에 불포화기, 더욱 구체적으로 비닐기를 포함함으로써 iCVD 공정에서 라디칼이 생성된 개시제와 반응하여 단량체의 연쇄중합반응이 이루어질 수 있다.
더욱 구체적으로 상기 도핑용 단량체는 하기 화학식 1 또는 화학식 2로 표시되는 화합물인 것일 수 있으며, 이 중 하기 화학식 1의 트리알릴 보레이트는 P-타입 도핑용 단량체로 사용될 수 있고, 하기 화학식 2의 트리알릴 포스페이트는 N-타입 도핑용 단량체로 사용될 수 있다. 이들에 제한되는 것은 아니나 이들을 사용하는 경우 기화되어 주입될 수 있으며, 유량의 조절이 용이하여 iCVD 공정에 적용이 가능하며, 포어가 형성되거나 중간 중간 섬(island) 구조를 형성하지 않고, 균일하고 치밀한 고분자 필름을 형성할 수 있어서 매우 바람직하다.
[화학식 1]
Figure 112018125505416-pat00003
[화학식 2]
Figure 112018125505416-pat00004
본 발명의 일 양태에서, iCVD 공정을 이용한 반도체 구조체의 도핑방법은 iCVD 공정을 이용하여 반도체 기판 상에 고분자 필름을 형성하는 단계, 상기 고분자 필름이 형성된 반도체 기판을 300 ℃ 이하의 온도로 1차 열처리하는 단계 및 상기 1차 열처리된 반도체 기판을 1000 ℃ 이상의 온도로 2차 열처리하여 도핑하는 단계를 포함한다.
이때, 상기 iCVD 공정은 더욱 구체적으로 도핑용 단량체 및 개시제를 기화된 상태로 주입하면서, 상기 개시제를 열분해하여 자유라디칼(free radical)을 형성하고, 자유라디칼(free radical)이 상기 도핑용 단량체를 활성화시켜 연쇄 중합 반응을 유도하여 고분자 필름을 형성한다.
더욱 구체적으로 본 발명의 일 양태는
a) 상기 도핑용 단량체 및 개시제를 기화된 상태로 주입하면서, 상기 개시제를 열분해하여 반도체 기판 상에 고분자 필름을 형성하는 단계;
b) 상기 고분자 필름이 형성된 반도체 기판을 300 ℃ 이하의 온도로 1차 열처리하는 단계; 및
c) 상기 1차 열처리된 반도체 기판을 1000 ℃ 이상의 온도로 2차 열처리하여 도핑하는 단계;
를 포함하는 것일 수 있다.
본 발명의 일 양태에서, 상기 a) 및 b)단계는 진공 챔버 환경의 기상 반응기 내에서 수행하는 것일 수 있다. 상기 진공 챔버 내에 도핑용 단량체(monomer)와 개시제(initiator)가 함께 주입되고, 개시제를 활성화시켜 단량체 간 중합 반응을 유도함으로써 반도체 기판 표면에 고분자 필름을 형성하는 것일 수 있다.
본 발명의 일 양태에서, 상기 기상 반응기는 진공 챔버이며, 내부에는 기판과, 열을 공급하기 위한 필라멘트가 구비되는 것일 수 있다.
본 발명의 일 양태에서, 상기 도핑용 단량체와 개시제는 기화 또는 승화되어 주입하는 것이 바람직하며, 도핑용 단량체와 개시제를 혼합하여 주입하거나, 단량체를 먼저 주입 후 개시제가 주입되거나, 또는 개시제를 먼저 주입 후 단량체를 주입하는 것일 수 있다. 또한, 필요에 따라 Ar, N2 및 He에서 선택되는 어느 하나 또는 둘 이상의 캐리어 가스(carrier gas)를 사용하여 주입하는 것일 수 있다.
본 발명의 일 양태에서, 상기 개시제는 본 발명의 공정에서 단량체가 고분자를 형성할 수 있도록 첫 반응의 활성화를 유도하는 물질이다. 개시제는 고분자가 열분해되는 온도보다 낮은 온도에서 열분해 되어 자유 라디칼을 형성할 수 있는 물질이라면 제한되지 않고 사용할 수 있다. 보다 구체적으로, 100 ~ 300℃에서 열분해 되어 자유 라디칼을 발생하는 것이라면 제한되지 않고 사용할 수 있다.
개시제의 분해를 통해 형성된 자유 라디칼은 단량체 있는 비닐 그룹에 라디칼에 전달되어 연쇄반응을 일으켜 고분자를 형성하게 되고, 이렇게 형성된 고분자 물질은 반도체 기판의 표면에 고분자 필름을 형성한다. 고분자 중합 반응에 사용된 구동력은 오직 개시제를 활성화하는데 사용된 열원뿐이며, 개시제를 활성화하는 온도에서는 다양한 종류의 단량체 물질들이 화학적 손상이 없기 때문에 고분자 필름 역시 단량체가 가지고 있는 다양한 기능성 그룹을 그대로 유지한 채, 고분자 박막으로 전환될 수 있다.
본 발명의 일 양태에서, 개시제는 퍼옥사이드(peroxide)계 개시제인 것일 수 있으며, 예를 들면, 디알킬 퍼옥시케탈, 디알킬 퍼옥사이드, 디(알킬퍼옥시)알킬렌, 디(알킬퍼옥시)아르알킬렌 및 이들의 혼합물을 사용할 수 있다. 보다 구체적으로 예를 들면, 디-터트-부틸 퍼옥사이드(di-tert-butyl peroxide), 1,1-(t-부틸퍼옥시)사이클로헥산 및 1,1-(t-부틸퍼옥시)-3,3,5-트리메틸사이클로헥산 등을 사용할 수 있으며, 이에 제한되는 것은 아니다.
본 발명의 일 양태에서, 상기 개시제를 열분해하기 위한 열 주입 단계에서 제공하는 열은 기상 조건에서 제공할 수 있는 통상의 방법으로 제공되는 것일 수 있다. 구체적으로, 필라멘트를 이용하여 열을 제공하는 것일 수 있으며, 제공되는 열의 온도는 100 ~ 300℃, 더욱 좋게는 130 ~ 250℃인 것일 수 있으며, 이에 제한되지 않는다. 또한, 열주입 단계에서 기판과 기판에 놓은 샘플, 즉, 반도체 기판의 온도는 사용자가 의도한 온도로 유지되는 것일 수 있다.
본 발명의 일 양태에서, 상기 기판의 온도는 10 ~ 400℃이고, 챔버 압력은 50 ~ 2500 mTorr이고, 증착 시간은 1 ~ 3600초이고, 개시제를 열분해하는 온도는 100 ~ 300℃인 것일 수 있다.
본 발명의 일 양태에서, 상기 고분자 필름은 앞서 설명한 바와 같이 iCVD 공정에 의해 도핑용 단량체가 연쇄중합반응을 하여 형성되는 것으로, 그 두께는 주입되는 도핑용 단량체의 유량 및 개시제의 유량에 의해 조절 가능하며, 최대한 고농도로 도핑을 하기 위해서는 구체적으로 예를 들어 3 ~ 100 nm, 더욱 좋게는 10 ~ 100 nm인 것일 수 있다. 3nm 미만인 경우에는 등각의 고분자 필름이 형성되지 않고 섬(island) 형태로 증착이 됨을 확인하였다. 또한 필름이 형성되지 않아 필름의 밀도를 측정하는 XRR 측정에서도 실제 측정 데이타와 계산 데이타가 일치되지 않음을 확인하였다.
본 발명의 일 양태에서, 상기 b)단계의 1차 열처리는 고분자 필름을 형성하는 과정에서 완전히 고분자화 되지 못한 단량체 및 올리고머 등의 불순물을 제거하기 위하여 수행되는 것으로, 상기 열처리 과정을 통해 고농도의 도핑이 가능함을 확인하였다.
제한되는 것은 아니나 상기 1차 열처리는 핫플레이트를 이용하는 것일 수 있다. 즉, 고분자 필름이 형성된 반도체 기판을 핫플레이트에 올려놓고 300 ℃ 이하, 더욱 구체적으로 200 ~ 300 ℃의 온도로 1차 열처리하는 것일 수 있다. 이때 글로브박스 내에서 수행하는 것일 수 있으며, 상기 1차 열처리는 공기 중, 진공, Ar 또는 N2분위기에서 1 ~ 60 분간, 더욱 구체적으로 10 ~ 50분간 수행하는 것일 수 있다.
본 발명의 일 양태에서, 상기 a) 및 b)단계를 순차적으로 수행한 것을 1사이클로 할 때, 상기 c)단계 전에 적어도 상기 a) 및 b)단계를 2사이클 이상 수행하는 것일 수 있다. 즉, 상기 iCVD 공정에 의해 고분자 필름을 형성하는 단계 및 1차 열처리 하는 단계를 순차적으로 반복하여 수행함으로써 고분자 필름의 두께가 3 nm이상, 더욱 좋게는 10nm이상이 되도록 반복하여 수행함으로써 치밀하고 균일한 두께의 필름을 형성함으로써 고농도의 도핑이 가능하도록 할 수 있다. 또한 고분자 필름을 2회 이상 형성하는 경우, 나중에 형성된 고분자 필름이 패시베이션(passivation)층 역할을 함으로써 도핑 효율이 더욱 향상되도록 할 수 있다. 즉, 예를 들어 한번에 10 nm두께의 고분자 필름을 형성하고 1차 열처리 하는 경우에 비하여, 5.5nm두께의 고분자 필름을 형성하고 1차 열처리 하는 공정을 2회 연속하여 수행한 경우 더욱 높은 도핑 레벨(doping level)을 형성함을 확인하였다.
특히 N-타입 도핑용 단량체로 사용되는 트리알릴 포스페이트(triallyl phosphate)의 경우는 수 nm의 얇은 두께에서 1차 열처리 하는 경우 표면의 러프니스(roughness)가 크게 증가하는 문제가 발생할 수 있다. 따라서 고분자 필름을 형성하고, 1차 열처리 한 후, 한 번 더 고분자 필름을 증착하고 열처리 하는 과정을 수행함으로써 최대한 치밀하고 균일한 표면을 갖는 필름을 제조할 수 있다.
이와 같이 상기 a) 및 b)단계를 2 사이클 이상 수행하는 경우는 수 nm 두께의 필름에서도 즉, 10 nm이하, 더욱 구체적으로 3 ~ 10 nm의 두께에서도 고농도의 도핑이 가능함을 확인하였다.
다음으로 상기 c) 단계는 상기 1차 열처리된 반도체 기판을 1000 ℃ 이상의 온도로 2차 열처리하여 도핑하는 과정이다. 즉, 고분자 필름에서 실리콘 기판으로 도판트를 확산시켜서 도판트 원자들이 electrically active하게 만드는 과정이다. 상기 2차 열처리 과정의 온도는 1000 ℃ 이상, 더욱 구체적으로 1000 ~ 1100 ℃ 에서 수행하는 것일 수 있다. 또한 얇은(shallow) 디퓨전 깊이(diffusion length, junction depth)를 가지면서 확산된 도판트들이 모두 활성화 되기 위해서는 충분한 시간을 제공하는 것이 바람직하다. 통상적으로 1 ~ 10초, 더욱 구체적으로 3 ~ 5초 동안 수행될 수 있다. 상기 2차 열처리 시 공기 중, 진공, Ar 또는 N2분위기에서 수행하는 것일 수 있다. 또한 상기 2차 열처리 시 승온속도(ramp up rate)는 40 ~ 50 ℃/sec인 것일 수 있다.
또한, 본 발명의 일 양태에서, 상기 c)단계의 2차 열처리를 수행하기에 앞서, 도핑원소가 기판 내부가 아닌 외부로 확산되는 것을 방지하기 위한 패시베이션 층을 형성하는 과정을 더 포함하는 것일 수 있다.
상기 패시베이션 층의 두께는 제한되는 것은 아니나 100nm이하, 더욱 구체적으로 10 ~ 70 nm인 것일 수 있다.
상기 패시베이션 층은 금속산화물 층 또는 고분자 층인 것일 수 있다. 더욱 구체적으로 상기 금속산화물은 실리콘산화물인 것일 수 있으며, 더욱 구체적으로 SiO2인 것일 수 있으며, 스퍼터링에 의해 형성되는 것일 수 있다.
또한 상기 고분자 층은 상기 도핑용 단량체 및 말단에 불포화기를 포함하는 공단량체를 혼합한 혼합단량체 및 개시제를 이용하여 iCVD 공정으로 형성한 것일 수 있다. 즉, 상기 a) 및 b)단계와 in-situ로 수행되는 것일 수 있다. 특히, P-타입 도핑용 단량체인 트리알릴 보레이트(triallyl borate)의 경우는 진공 챔버에서 외부로 노출이 되면 water source들과 쉽게 반응하여 막질이 떨어질 수 있다. 따라서 이를 개선하기 위하여 추가적으로 공단량체와 혼합하여 iCVD 공정을 수행함으로써 고분자 필름 표면이 water source들과 반응하지 않도록 방지하는 것이 좋다.
이때 상기 공단량체는 최소 하나 이상의 비닐기를 포함하는 실록산계 단량체, 최소 하나 이상의 비닐기를 포함하는 실라잔계 단량체 및 아크릴계 단량체에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것일 수 있다. 더욱 구체적으로 예를 들면, 1,3,5-트리메틸-1,3,5-트리비닐 사이클로실록산(V3D3), 1,3,5-트리메틸-2,4,6-트리비닐 사이클로트리실록산, 2,4,6-트리메틸-2,4,6-트리비닐사이클로테트라실라잔, 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산, 퍼플루오로데실 아크릴레이트, 사이클로헥실 메타크릴레이트, 이소보닐 아크릴레이트 등에서 선택되는 어느 하나 또는 이들의 혼합물인 것일 수 있다. 더욱 구체적으로 도핑용 단량체로써 트리알릴 보레이트(triallyl borate)를 사용하는 경우, 트리알릴 보레이트(triallyl borate)에 비하여 더 큰 분자량을 가지며, 안정적인 물질로 알려진 1,3,5-트리메틸-1,3,5-트리비닐 사이클로실록산(V3D3)을 사용하는 것일 수 있다.
본 발명의 일 양태에서 상기 공단량체의 유량/도핑용 단량체의 유량은 0.1 내지 0.2 유량비(flow rate ratio), 더욱 구체적으로 0.12 ~ 0.15 유량비인 것일 수 있다. 상기 범위에서 전체 층에서 도핑원소의 함량을 최대한 높게 할 수 있어서 바람직하다.
또한, 본 발명의 일 양태에서, 필요에 따라 상기 고분자 층을 형성한 후에 금속산화물 층을 추가로 형성한 후 2차 열처리를 수행하는 것도 가능하다. 구체적으로 예를 들면, SiO2 및 Al2O3 와 같은 금속 산화물 층을 형성하는 것도 가능하다.
본 발명의 일 양태에서, 상기 반도체 기판은 실리콘 기판, SiGe 기판, 게르마늄 기판 및 게르마늄 주석 기판에서 선택되는 것일 수 있으며, 더욱 바람직하게는 실리콘 기판인 것일 수 있다.
본 발명의 일 양태에서, 상기 반도체 구조체는 3차원 구조의 반도체 소자인 것일 수 있으며, 더욱 구체적으로 예를 들면 핀-형 전계 효과 트랜지스터(fin field-effect transistor, FinFET)인 것일 수 있다.
이하 실시예 및 비교예를 바탕으로 본 발명을 더욱 상세히 설명한다. 다만 하기 실시예 및 비교예는 본 발명을 더욱 상세히 설명하기 위한 하나의 예시일 뿐, 본 발명이 하기 실시예 및 비교예에 의해 제한되는 것은 아니다.
[실시예 1] P-타입 도핑
1) 고분자 필름의 형성
진공 챔버 환경의 기상 반응기 내의 기판 위에 실리콘 기판을 올려놓고, 트리알릴 보레이트(이하 BAO 라 함) 180 sccm 및 개시제로 di-tert-butyl peroxide (d-TBPO) 60 sccm의 유량으로 챔버 내 주입하였다. 기판의 온도는 30 ℃이었으며, 챔버 내 공정 압력은 300 mTorr이고, 개시제를 열분해하기 위한 필라멘트의 온도는 140 ℃이었다. 상기 과정을 통해 40nm 두께의 고분자 필름(이하 pBAO라 함)을 형성하였다. 형성된 고분자 필름의 FT-IR 결과를 도 1에 나타내었으며, 도 1에서 보는 바와 같이 트리알릴 보레이트(BAO)의 비닐기(CH2)가 사라지면서 고분자 필름(pBAO)가 형성됨을 확인할 수 있었다.
2) 1차 열처리
상기 고분자 필름이 형성된 실리콘 기판을 진공 챔버 내의 핫플레이트에 올리고, 질소 분위기에서 230 ℃로 30분간 1차 열처리하였다.
3) 2차 열처리
상기 1차 열처리된 실리콘 기판의 pBAO층 상에 스퍼터링 방법으로 50nm 두께의 SiO2층을 형성하였다.
이후, 1100 ℃에서 10초간 2차 열처리하여 도핑을 수행하였다.
도 2는 보론의 농도를 측정한 것으로, 열처리를 하지 않은 고분자 필름(도 2의 W/O post-bake)에 비하여, 1차 열처리 공정을 거친 고분자 필름(도 2의 W/ post-bake)의 보론 농도가 더욱 높은 것을 확인할 수 있었다.
또한, 보론의 농도가 1×1020/cm3 수준을 만족할 수 있음을 알 수 있었다.
[실시예 2] N-타입 도핑
1) 고분자 필름의 형성
진공 챔버 환경의 기상 반응기 내의 기판 위에 실리콘 기판을 올려놓고, 트리알릴 포스페이트(이하 TAP 라 함) 180 sccm 및 개시제로 di-tert-butyl peroxide (d-TBPO) 60 sccm의 유량으로 챔버 내 주입하였다. 기판의 온도는 30 ℃이었으며, 챔버 내 공정 압력은 300 mTorr이고, 개시제를 열분해하기 위한 필라멘트의 온도는 140 ℃이었다. 상기 과정을 통해 40nm 두께의 고분자 필름(이하 pTAP라 함)을 형성하였다. 형성된 고분자 필름의 FT-IR 결과를 도 3에 나타내었으며, 도 3에서 보는 바와 같이 트리알릴 포스페이트(TAP)의 비닐기(CH2)가 사라지면서 고분자 필름(pTAP)가 형성됨을 확인할 수 있었다.
또한, 실시예 1과 동일한 방법으로 1차 열처리 및 2차 열처리를 수행하여 도핑하였다.
도 4는 인의 농도를 측정한 것으로, 열처리를 하지 않은 고분자 필름(도 4의 W/O post-bake)에 비하여, 1차 열처리 공정을 거친 고분자 필름(도 4의 W/ post-bake)의 인 농도가 더욱 높은 것을 확인할 수 있었다.
또한 인의 농도가 1×1021/cm3 수준을 만족할 수 있음을 알 수 있었다.
[실시예 3]
상기 실시예 1 서, 고분자 필름(pBAO라함) 형성 시 8nm 두께로 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 도핑을 수행하였다.
[실시예 4]
상기 실시예 2에서, 고분자 필름(pBAO라 함) 형성 시 5nm 두께로 형성한 후, 1 차 열처리 하고, 추가로 1,3,5-트리메틸-1,3,5-트리비닐 사이클로실록산(V3D3)을 트리알릴 포스페이트에 비하여 0.14 유량비로 더 첨가하여 3nm 두께의 고분자 필름(p(BAO-co-V3D3))을 형성하고, 2차 열처리를 수행하여 총 8 nm두께의 고분자 필름을 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 도핑을 수행하였다.
도 5의 XPS 결과에서 보는 바와 같이, 같은 두께를 갖는 실시예 3(pBAO라 함) 및 실시예 4(pBAO/copolymer라 함)를 비교하였을 때, 공단량체를 이용하여 추가 적층한 실시예 4의 보론 함량이 더욱 높은 것을 확인하였다.
또한 공단량체를 사용하지 않고, 동일한 도핑용 단량체를 사용한 경우에도 동일한 두께를 비교했을 때 2회 이상 고분자 필름을 형성하는 과정을 반복하는 경우에 도핑원자의 함량이 더욱 증가함을 확인할 수 있었다.
도 6은 3차원 구조의 실리콘 웨이퍼 상에 본 발명의 iCVD 방법으로 도핑이 가능함을 확인하기 위하여, 상기 실시예 2의 방법으로 8.3nm 두께의 pTAP을 형성한 후, 측정한 이미지이다. 상기 3차원 구조는 fin pitch 43.66nm, fin 간격 22.98nm, fin 넓이 22.98nm 및 fin 높이 100nm의 구조물이다. 도 6에서 보는 바와 같이 균일하고 등각의 고분자 필름이 형성됨을 확인할 수 있었다.
도 7은 실시예 3의 방법으로 8nm 두께의 pBAO을 형성한 후, Si Fin구조 내의 도판트 농도를 알아보기 위하여 측정한 TEM-EDX이미지(a)와 SRP(Spread Resistance Profile) 그래프(b)이다. 상기 (b)에서 보는 바와 같이, 수직방향(Vertical profile)과 수평방향(lateral profile)에서 모두 1020/㎤ 이상으로 고농도로 도핑되었음을 확인할 수 있었다.
도 8은 실시예 2의 방법으로 8.3nm 두께의 pTAP을 형성한 후, Si Fin구조 내의 도판트 농도를 알아보기 위하여 측정한 TEM-EDX이미지(a)와 SRP(Spread Resistance Profile) 그래프(b)이다. 상기 (b)에서 보는 바와 같이, 수직방향(Vertical profile)과 수평방향(lateral profile)에서 모두 1021/㎤ 이상으로 고농도로 도핑되었음을 확인할 수 있었다.
이상과 같이 본 발명에서는 특정된 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (14)

  1. 도핑원소 및 산소를 포함하며, 말단에 불포화기를 포함하는 도핑용 단량체 및 개시제를 기화된 상태로 주입하면서, 상기 개시제를 열분해하여 반도체 기판 상에 고분자 필름을 형성하는 단계를 포함하는 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  2. 제 1항에 있어서,
    상기 도핑원소는 N, P, As, Sb, Li, Na, K, Ag, Cu, B, Al, Ga 및 In에서 선택되는 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  3. 제 1항에 있어서,
    상기 불포화기는 비닐기인 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  4. 제 1항에 있어서,
    상기 도핑용 단량체는 하기 화학식 1 또는 화학식 2로 표시되는 화합물인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
    [화학식 1]
    Figure 112018125505416-pat00005

    [화학식 2]
    Figure 112018125505416-pat00006
  5. 제 1항에 있어서,
    상기 iCVD 공정을 이용한 반도체 구조체의 도핑방법은
    a) 상기 도핑용 단량체 및 개시제를 기화된 상태로 주입하면서, 상기 개시제를 열분해하여 반도체 기판 상에 고분자 필름을 형성하는 단계;
    b) 상기 고분자 필름이 형성된 반도체 기판을 300 ℃ 이하의 온도로 1차 열처리하는 단계; 및
    c) 상기 1차 열처리된 반도체 기판을 1000 ℃ 이상의 온도로 2차 열처리하여 도핑하는 단계;
    를 포함하는 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  6. 제 5항에 있어서,
    상기 c)단계에서, 열처리 전에 패시베이션 층을 형성하는 과정을 더 포함하는 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  7. 제 6항에 있어서,
    상기 패시베이션 층은 금속산화물 층 또는 고분자 층인 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  8. 제 7항에 있어서,
    상기 고분자 층은 상기 도핑용 단량체 및 말단에 불포화기를 포함하는 공단량체를 혼합한 혼합단량체 및 개시제를 이용하여 iCVD 공정으로 형성한 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  9. 제 8항에 있어서,
    상기 공단량체는 최소 하나 이상의 비닐기를 포함하는 실록산계 단량체, 최소 하나 이상의 비닐기를 포함하는 실라잔계 단량체 및 아크릴계 단량체에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  10. 제 9항에 있어서,
    상기 공단량체는 1,3,5-트리메틸-1,3,5-트리비닐 사이클로실록산(V3D3), 1,3,5-트리메틸-2,4,6-트리비닐 사이클로트리실록산, 2,4,6-트리메틸-2,4,6-트리비닐사이클로테트라실라잔, 2,4,6,8-테트라메틸-2,4,6,8-테트라비닐사이클로테트라실록산, 퍼플루오로데실 아크릴레이트, 사이클로헥실 메타크릴레이트, 이소보닐 아크릴레이트에서 선택되는 어느 하나 또는 이들의 혼합물인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  11. 제 8항에 있어서,
    상기 공단량체의 유량/도핑용 단량체의 유량은 0.1 내지 0.2 유량비인 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  12. 제 5항에 있어서,
    상기 a) 단계 및 b) 단계를 순차적으로 수행한 것을 1사이클로 할 때, 상기 c)단계 전에 적어도 2사이클 이상 수행하는 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  13. 제 1항 또는 제 5항에 있어서,
    상기 반도체 기판은 실리콘 기판, SiGe 기판, 게르마늄 기판 및 게르마늄 주석 기판에서 선택되는 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
  14. 제 1항 또는 제 5항에 있어서,
    상기 반도체 구조체는 3차원 구조의 반도체 소자인 것인 iCVD 공정을 이용한 반도체 구조체의 도핑방법.
KR1020180161327A 2018-12-13 2018-12-13 iCVD 공정을 이용한 반도체 구조체의 도핑방법 KR102094681B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180161327A KR102094681B1 (ko) 2018-12-13 2018-12-13 iCVD 공정을 이용한 반도체 구조체의 도핑방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180161327A KR102094681B1 (ko) 2018-12-13 2018-12-13 iCVD 공정을 이용한 반도체 구조체의 도핑방법

Publications (1)

Publication Number Publication Date
KR102094681B1 true KR102094681B1 (ko) 2020-04-01

Family

ID=70276168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180161327A KR102094681B1 (ko) 2018-12-13 2018-12-13 iCVD 공정을 이용한 반도체 구조체의 도핑방법

Country Status (1)

Country Link
KR (1) KR102094681B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401601B1 (ko) * 2012-08-17 2014-06-02 한국과학기술원 ｉＣＶＤ 공정을 이용한 절연막 형성 방법
KR20150021900A (ko) * 2013-08-21 2015-03-03 더 리전츠 오브 더 유니버시티 오브 캘리포니아 도판트 함유 폴리머 필름을 통한 기판의 도핑 방법
KR20160060301A (ko) * 2014-11-20 2016-05-30 주식회사 엘지화학 iCVD층의 형성방법
KR101763356B1 (ko) * 2016-02-26 2017-08-14 한국과학기술원 개시제를 사용하는 화학기상증착 반응기(iCVD)를 이용한 고분자 막의 제조방법
KR20170139822A (ko) * 2016-06-10 2017-12-20 한국과학기술원 다공성 절연물질 표면의 열린 기공 실링 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401601B1 (ko) * 2012-08-17 2014-06-02 한국과학기술원 ｉＣＶＤ 공정을 이용한 절연막 형성 방법
KR20150021900A (ko) * 2013-08-21 2015-03-03 더 리전츠 오브 더 유니버시티 오브 캘리포니아 도판트 함유 폴리머 필름을 통한 기판의 도핑 방법
KR20160060301A (ko) * 2014-11-20 2016-05-30 주식회사 엘지화학 iCVD층의 형성방법
KR101763356B1 (ko) * 2016-02-26 2017-08-14 한국과학기술원 개시제를 사용하는 화학기상증착 반응기(iCVD)를 이용한 고분자 막의 제조방법
KR20170139822A (ko) * 2016-06-10 2017-12-20 한국과학기술원 다공성 절연물질 표면의 열린 기공 실링 방법

Similar Documents

Publication Publication Date Title
KR102122612B1 (ko) 플라즈마 활성화 원자층 성막 및 컨포멀 막 성막을 통한 컨포멀 도핑
US11996284B2 (en) Formation of SiOCN thin films
US8956983B2 (en) Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US11515149B2 (en) Deposition of flowable silicon-containing films
US10056249B2 (en) Atomic layer deposition of antimony oxide films
KR102263121B1 (ko) 반도체 소자 및 그 제조 방법
TWI575572B (zh) 摻雜半導體膜及其形成方法
TWI606136B (zh) 沉積摻雜氧化矽的方法以及用於沉積摻雜氧化矽至基板上的原子層沉積製程
KR101975071B1 (ko) 플라즈마 활성화된 컨포멀 유전체 막 증착
CN103981568A (zh) 形成含碳外延硅层的方法
JP2008523640A5 (ko)
US9202693B2 (en) Fabrication of ultra-shallow junctions
US20170110321A1 (en) Conformal doping in 3d si structure using conformal dopant deposition
CN103477419A (zh) 用于通过固相扩散形成超浅掺杂区域的方法
US20120187539A1 (en) Device and method for boron diffusion in semiconductors
KR102094681B1 (ko) iCVD 공정을 이용한 반도체 구조체의 도핑방법
CN106816414A (zh) 鳍式场效应晶体管的形成方法
Rausch et al. Diffusion of boron into polycrystalline silicon from a single crystal source
US10770297B2 (en) Method to form ultrashallow junctions using atomic layer deposition and annealing
JPH07201771A (ja) ポリシリコン層を原位置で均一にドープする方法
TWI829027B (zh) 半導體的摻雜方法及中間半導體裝置
KR100889550B1 (ko) 반도체 소자 및 그의 제조 방법
JPH0562904A (ja) 半導体ウエーハの段のある表面にドープされたポリシリコン層を形成する製法
CN103839775A (zh) 选区GeSn层及其形成方法
US20140225115A1 (en) Tensile polycrystalline silicon film having stable resistivity and method of fabricating thereof

Legal Events

Date Code Title Description
GRNT Written decision to grant