KR20070072897A - 표면 처리된 유전체 층을 갖는 전자 장치의 제조 방법 - Google Patents

표면 처리된 유전체 층을 갖는 전자 장치의 제조 방법 Download PDF

Info

Publication number
KR20070072897A
KR20070072897A KR1020077009606A KR20077009606A KR20070072897A KR 20070072897 A KR20070072897 A KR 20070072897A KR 1020077009606 A KR1020077009606 A KR 1020077009606A KR 20077009606 A KR20077009606 A KR 20077009606A KR 20070072897 A KR20070072897 A KR 20070072897A
Authority
KR
South Korea
Prior art keywords
polymer layer
layer
plasma
polymer
dielectric
Prior art date
Application number
KR1020077009606A
Other languages
English (en)
Inventor
티모시 디. 던바
토미 더블유. 켈리
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20070072897A publication Critical patent/KR20070072897A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 (a) 실질적으로 플루오르화되지 않은 중합체 층을, (i) 단량체를 포함하는 전구체를 플라즈마 중합하는 기술 및 (ii) 단량체의 공중합 단위로 구성된 하나 이상의 중합체를 포함하는 대상으로부터 스퍼터링하는 기술로 이루어진 군으로부터 선택되는 플라즈마-기반 침착 기술을 사용하여 유전체 층으로 침착시키는 단계, 및 (b) 유기 반도체 층을 상기 중합체 층에 인접하게 침착시키는 단계를 포함하며, 상기 단량체는 방향족 단량체, 실질적인 탄화수소 단량체 및 이들의 조합물로 이루어진 군으로부터 선택되는 것인, 전자 장치의 제조 방법에 관한 것이다.
실질적으로 플루오르화되지 않은 중합체 층, 유기 전자 장치, 플라즈마-기반 침착, 스퍼터링

Description

표면 처리된 유전체 층을 갖는 전자 장치의 제조 방법 {METHOD FOR MAKING ELECTRONIC DEVICES HAVING A DIELECTRIC LAYER SURFACE TREATMENT}
본 발명은 표면 처리된 유전체 층을 갖는 트랜지스터 및 기타 전자 장치의 제조 방법에 관한 것이며, 또다른 측면으로는 표면 처리된 유전체 층을 갖는 트랜지스터 및 기타 전자 장치에 관한 것이다.
유기 박막 트랜지스터(OTFT) (즉, 유기 반도체를 갖는 박막 트랜지스터)는 저비용 전자장치 중심의 다양한 응용을 가능하게 하는 기술로서 주목받고 있다. 유기 반도체는 광범위한 장치에 필요한 전자 물성을 도입하여 합성될 수 있는 것으로 생각된다. 이들 장치는 또한 결정질 규소 마이크로전자장치를 위한 현재는 불가능한 저비용의 릴-투-릴(reel-to-reel) 공정이 가능하도록 구성될 수 있다.
그러나, 유기 전자 장치에 대한 한 관심 분야는 유기 반도체와 게이트 유전체 사이에 형성된 계면의 품질이다. 예를 들어, 중합체 층을 유기 반도체와 게이트 유전체 사이에 개재하는 것과 같이, 반도체/유전체 계면을 제어하기 위한 선행연구 (예를 들면, 미국 특허 제6,617,609호 (Kelley et al.) 및 미국 특허 출원번호 03/0102471 (Kelley et al.) 참조)가 장치 특성의 개선을 이끌었다.
전형적으로, 이러한 중합체 계면층은 예를 들면, 스핀-코팅 또는 유사 기술 에 의해 용액 침착된다. 그러나, 수많은 사례에서, OTFT의 다른 층 (예를 들면, 게이트 전극, 게이트 유전체, 유기 반도체, 및 소스 전극(source electrode) 및 드레인 전극(drain electrode))은 증착된다. 따라서, 중합체 계면층을 다른 증착된 트랜지스터 상에 용액 침착시키기 위해서는, 부분적으로 완성된 트랜지스터를 게이트 유전체와 유기 반도체의 증착 사이에 진공 챔버로부터 제거한 후에, 상기 챔버로 복귀시켜야 한다.
<발명의 요약>
상기로부터, 본 발명자들은 OTFT의 반도체/유전체 계면을 개선하기 위한 신속하고 용이한 방법이 요망된다는 것을 인지하였다.
간략하게 말하면, 한 측면으로, 본 발명은 표면 처리된 유전체 층을 갖는 유기 박막 트랜지스터 및 기타 유기 전자 장치의 제조 방법을 제공한다. 상기 방법은 (a) 실질적으로 플루오르화되지 않은 중합체 층을, (i) 단량체를 포함하는 전구체를 플라즈마 중합하는 기술 및 (ii) 단량체의 공중합 단위로 구성된 하나 이상의 중합체를 포함하는 대상(target)으로부터 스퍼터링하는 기술로 이루어진 군으로부터 선택되는 플라즈마-기반 침착 기술을 사용하여 유전체 층으로 침착시키는 단계, 및 (b) 유기 반도체 층을 상기 중합체 층에 인접하게 침착시키는 단계를 포함한다. 단량체는 방향족 단량체, 실질적인 탄화수소 단량체 및 이들의 조합물로 이루어진 군으로부터 선택될 수 있다.
본원에서 사용되는 "실질적으로 플루오르화되지 않은"이란 중합체 층에서 탄소의 약 5％ 미만 (바람직하게는, 약 1％ 미만, 보다 바람직하게는 0％)이 플루오 린 치환기를 갖는다는 것을 의미하고, "실질적인 탄화수소"란 단량체에서 비-수소 원자의 약 30％ 미만 (바람직하게는, 약 20％ 미만, 보다 바람직하게는 약 10％ 미만)이 탄소 원자가 아니라는 것을 의미한다 (즉, X가 약 0.3 미만 (바람직하게는 약 0.2 미만, 보다 바람직하게는 약 0.1 미만)이며, 이때
Figure 112007031947836-PCT00001
이다).
또다른 측면으로, 본 발명은 (a) 기판을 제공하는 단계, (b) 게이트 전극 재료를 기판에 증착시키는 단계, (c) 게이트 유전체를 게이트 전극 재료에 증착시키는 단계, (d) 방향족 단량체, 실질적인 탄화수소 단량체 또는 이들의 조합물로 이루어진 군으로부터 선택되는 단량체를 포함하는 전구체를 게이트 유전체 상으로 플라즈마 중합하여 그 위에 실질적으로 플루오르화되지 않은 중합체 층을 형성하는 단계, (e) 유기 반도체 층을 중합체 층에 인접하게 증착시키는 단계, 및 (f) 소스 전극 및 드레인 전극을 유기 반도체 층에 인접하게 증착시키는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법을 제공한다.
또다른 측면으로, 본 발명은 유전체 층 상에 실질적으로 플루오르화되지 않은 중합체 층과 중합체 층에 인접한 유기 반도체 층을 포함하는 유기 박막 트랜지스터 및 기타 유기 전자 장치를 제공하며, 상기 중합체 층은 방향족 중합체 또는 실질적인 탄화수소 중합체를 포함하며 실질적으로 불용성이다.
본원에서 사용되는 "실질적으로 불용성이다"란 주위 조건에서 비-플라즈마 중합된 선형 중합체 (전형적으로 100,000 내지 200,000 원자 질량 단위의 분자량을 가짐) 20 중량％ 이상을 포함하는 용액을 제조할 수 있는 용매가 동일한 단량체로부터 중합된 중합체 층 플라즈마의 30％ 미만을 용해시킨다는 것을 의미한다.
실질적으로 플루오르화되지 않은 중합체 층 (이하, "중합체 층"이라고 함)은 유기 반도체와 유전체 재료 사이의 계면을 조절함으로써 OTFT와 같은 유기 전자 장치의 특성 (예를 들면, 역치 전압, 역치하(subthreshold) 전압, 온/오프(on/off) 비율 및/또는 전하-캐리어 이동도)을 개선할 수 있다. 유리하게는, 본 발명의 방법은 증착 기술을 사용하여 중합체 층을 포함하는 유기 전자 장치 또는 OTFT 전체의 제작을 가능하게 한다. 따라서, 전형적으로 제작 공정 동안 진공을 파괴할 필요가 없다.
또한, 전술한 방법을 사용하여 침착된 중합체 층이 섀도우-마스킹(shadow-masking) 기술을 사용하여 패턴화될 수 있다는 것이 발견되었다. 따라서 중합체 층은 단일 단계로 침착되고 패턴화될 수 있다. 게다가, 유기 전자 장치 또는 OTFT 전체를 섀도우 마스킹 기술을 사용하여 제작할 수 있다.
따라서, 본 발명의 방법은 OTFT의 반도체/유전체 계면을 개선하기 위한 신속하고 용이한 방법에 대한 당분야에서의 요구를 충족한다.
도 1은 300 W에서의 플라즈마 중합에 의해 실리콘 웨이퍼 상에 침착된 패턴화된 중합체 층의 사진이다.
도 2는 900 W에서의 플라즈마 중합에 의해 실리콘 웨이퍼 상에 침착된 패턴화된 중합체 층의 사진이다.
본 발명의 방법은 예를 들면, 콘덴서, 트랜지스터 (접합형 트랜지스터 및 박막 트랜지스터를 비롯한 수많은 유형이 있음), 다이오드 (예를 들면, 발광 다이오드), 광기전체 및 디스플레이와 같은 전자 장치의 제조에 사용될 수 있다. 바람직하게는, 전자 장치는 예를 들면, 유기 박막 트랜지스터 및 유기 발광 다이오드와 같은 유기 전자 장치 (즉, 유기 반도체를 갖는 전자 장치)이다.
유기 박막 트랜지스터 (OTFT)는 특히 유기 전자 장치의 유용한 유형이다. OTFT는 일반적으로 기판, 기판 상에 게이트 전극, 게이트 전극 상에 게이트 유전체, 게이트 유전체에 인접한 소스 전극 및 드레인 전극, 및 게이트 유전체에 인접하고 소스 전극 및 드레인 전극에 인접한 유기 반도체 층을 포함한다. 이들 구성요소는 다양한 구조로 조립될 수 있다. 예를 들면, 소스 전극 및 드레인 전극이 게이트 유전체에 인접하고 유기 반도체 층은 소스 전극 및 드레인 전극 위에 위치하거나, 유기 반도체 층이 소스 전극 및 드레인 전극과 게이트 유전체 사이에 개재될 수 있다.
본 발명의 OTFT는 게이트 유전체와 유기 반도체 층 사이에 개재된 중합체 층을 더 포함한다. 중합체 층은 게이트 유전체와 임의로 합체될 수 있다.
기판
본 발명에 따라 제조된 OTFT는 기판 상에 제공될 수 있다. 기판은 전형적으로 제작, 시험 및/또는 사용하는 동안 OTFT를 지지한다. 예를 들면, 한 기판은 다양한 실시양태를 시험하거나 심사하기 위해 선택될 수 있는 반면, 또다른 기판은 상업용 실시양태를 위해 선택된다. 임의로, 기판은 OTFT의 전기적 기능을 제공할 수 있다. 유용한 기판 재료는 유기 및 무기 재료를 포함한다. 예를 들면, 기판은 무기 유리, 세라믹 박편, 중합체 재료 (예를 들면, 아크릴, 에폭시, 폴리아미드, 폴리카르보네이트, 폴리이미드, 폴리케톤, 폴리(옥시-1,4-페닐렌옥시-1,4-페닐렌카르보닐-1,4-페닐렌) (때로는 폴리(에테르 에테르 케톤) 또는 PEEK라고 함), 폴리노르보르넨, 폴리페닐렌옥시드, 폴리(에틸렌 나프탈렌디카르복실레이트) (PEN), 폴리(에틸렌 테레프탈레이트) (PET), 폴리(페닐렌술피드) (PPS)), 강화 중합체 재료 (예를 들면, 섬유-보강된 플라스틱 (FRP)), 섬유상 재료, 예컨대 종이 및 직물, 및 코팅 또는 비코팅된 금속 박편을 포함할 수 있다.
가요성 기판이 본 발명에 사용될 수 있다. 가요성 기판은 연속식일 수 있는 압연 가공이 가능하여, 편평한 기판 및/또는 강성 기판에 비해 규모의 경제성 및 제작의 경제성을 제공한다. 바람직하게 선택된 가요성 기판은 뒤틀림이나 파열 없이 직경이 약 50 cm 미만 (바람직하게는 약 25 cm 미만, 보다 바람직하게는 약 10 cm 미만, 가장 바람직하게는 약 5 cm 미만의 직경)인 실린더의 주변을 둘러쌀 수 있다. 본 발명의 가요성 기판이 특정 실린더를 둘러싸는 데 사용되는 힘은 전형적으로 낮고, 예를 들면 보조 없는 (즉, 레버, 기구, 유압 등의 도움 없이) 손의 힘이 그러하다. 바람직한 가요성 기판은 그 자체에 롤링될 수 있다.
게이트 전극
OTFT의 게이트 전극은 임의의 유용한 전도성 재료일 수 있다. 예를 들면, 게이트 전극은 도핑된 규소 또는 금속, 예컨대 알루미늄, 구리, 크롬, 금, 은, 니켈, 팔라듐, 백금, 탄탈 및 티탄, 및 투명 전도성 산화물, 예컨대 인듐 주석 산화물을 포함할 수 있다. 전도성 중합체, 예를 들면 폴리아닐린 또는 폴리(3,4-에틸렌디옥시티오펜)/폴리(스티렌 술포네이트) (PEDOT:PSS) 또한 사용될 수 있다. 또한, 이들 재료의 합금, 조합물 및 다층물이 사용될 수 있다. 몇몇 OTFT에서, 동일한 재료가 게이트 전극 기능을 제공할 수 있고, 또한 기판의 지지체 기능을 제공할 수 있다. 예를 들면, 도핑된 규소는 게이트 전극으로서 기능하고 OTFT를 지지할 수 있다.
게이트 유전체
게이트 유전체는 일반적으로 게이트 전극 상에 제공된다. 게이트 유전체는 OTFT 장치의 나머지로부터 게이트 전극을 전기적으로 절연한다. 이는 독립된 층으로서 OTFT 상에 침착되거나, 게이트 상에서 게이트 재료를 산화 (양극산화처리를 포함함)시켜 게이트 유전체를 형성함으로써 형성될 수 있다. 게이트 유전체는 바람직하게는 약 2 초과 (보다 바람직하게는, 약 5 초과)의 비유전율을 갖는다. 게이트 유전체의 유전율은 비교적 높을 수 있으며, 예를 들면 80 내지 100 또는 그 이상일 수 있다. 게이트 유전체로서 유용한 재료는 예를 들면, 유기 또는 무기 전기 절연 재료를 포함할 수 있다.
게이트 유전체를 위한 유용한 유기 재료의 특정한 예는 중합체 재료, 예컨대 폴리비닐리덴플루오라이드 (PVDF), 시아노셀룰로스, 폴리이미드, 에폭시 등을 포함한다.
다른 유용한 유기 재료는 동시 계류중인 출원 USSN 10/434,377에 개시되어 있다. 이러한 재료는 시아노-관능성 (바람직하게는, 시아노-관능성 스티렌계) 중합체, 바람직하게는 비교적 높은 유전율을 갖는 중합체를 포함한다. 적합한 중합체는 바람직하게는 시아노-관능성 부분 및 전체 중합체에 비해 비교적 높은 유전율을 제공하는 부분을 포함하며, 상기 부분들은 서로 동일하거나 상이할 수 있다.
유용한 시아노-관능성 중합체는 하기 화학식의 반복 단위를 갖는 실질적으로 플루오르화되지 않은 유기 중합체를 포함한다.
Figure 112007031947836-PCT00002
식 중,
R1은 각각 독립적으로 H, 아릴기 (아랄킬 및 알카릴을 포함함), Cl, Br, I 또는 가교기 (즉, 하나 이상의 가교기)를 포함하는 유기기이고,
R2는 각각 독립적으로 H, 아릴기 (아랄킬 및 알카릴을 포함함) 또는 R4이고,
R3은 각각 H 또는 메틸이고,
R5는 각각 방향족 고리 상의 치환기이며, 독립적으로 알킬기, 할로겐 또는 R4이고,
n은 0 내지 3이고,
R4는 각각 독립적으로 하나 이상의 CN기를 포함하며 CN기 하나당 약 30 내지 약 200의 분자량을 갖는 유기기이되, 단 중합체에서 적어도 하나의 반복 단위는 R4를 포함한다. 바람직하게는 적어도 하나의 R1은 가교기를 포함한다.
다른 유용한 시아노-관능성 중합체는 하기 화학식의 반복 단위를 갖는 유기 중합체 (바람직하게는, 실질적으로 플루오르화되지 않은 유기 중합체)를 포함한다.
Figure 112007031947836-PCT00003
식 중,
R1은 각각 독립적으로 가교기 (즉, 하나 이상의 가교기)를 포함하는 유기기이고,
R2는 각각 독립적으로 H, 아릴기 (알카릴 및 아랄킬을 포함함) 또는 R4이고,
R3은 각각 독립적으로 H 또는 메틸이고,
R5는 각각 방향족 고리 상의 치환기이며, 독립적으로 알킬기, 할로겐 또는 R4이고,
n은 0 내지 3이고,
R4는 각각 독립적으로 하나 이상의 CN기를 포함하며 CN기 하나당 약 30 내지 약 200의 분자량을 갖는 유기기이되, 단 중합체에서 적어도 하나의 반복 단위는 R4를 포함한다.
바람직한 시아노-관능성 중합체는 스티렌계 공중합 단위 (임의로는 시아노-관능성 스티렌계 단위)를 포함한다.
또한, 플라즈마 중합될 수 있는 다른 유기 재료가 게이트 유전체로서 사용될 수 있다. 적합한 예는 단량체가 스티렌, 에틸렌, 이소부틸렌 및 테트라플루오로에틸렌으로 이루어진 군으로부터 선택되는, 플라즈마 중합체를 포함한다. 플라즈마 중합을 위한 단량체는 통상적인 중합이 요구하는 반응성 관능기를 가질 필요가 없고, 따라서 유전체 필름이 단량체, 예컨대 메탄, 에탄 및 기타 알칸; 벤젠 및 치환된 벤젠; 나프탈렌 및 치환된 나프탈렌; 안트라센 및 치환된 아트라센; 및 페난트렌 및 치환된 페난트렌으로부터 제조될 수 있다. 헤테로원자, 예컨대 산소, 질소, 황 및 할로겐, 및 보다 통상적이지 않는 헤테로원자, 예컨대 셀레늄, 주석, 수은 및 티탄을 함유하는 단량체 또한 플라즈마 중합되어 유전체 필름을 제조할 수 있다. 보다 상세한 설명은 당분야에서, 예를 들면 문헌 [Bradley et al., Journal of the Electrochemical Society, vol. 110, no. 1, pp. 15-22 (1963)]에서 찾아볼 수 있다.
게이트 유전체에 유용한 무기 재료의 특정한 예는 스트론티에이트, 탄탈레이트, 티타네이트, 지르코네이트, 산화알루미늄, 산화규소, 산화탄탈, 산화티탄, 산화하프늄, 질화규소, 바륨 티타네이트, 바륨 스트론튬 티타네이트 및 바륨 지르코네이트 티타네이트를 포함한다. 또한, 이들 재료의 합금, 조합물 및 다층물이 게이트 유전체를 위해 사용될 수 있다.
게이트 유전체를 위한 바람직한 무기 재료는 산화알루미늄, 산화규소 및 질화규소를 포함한다.
소스 전극 및 드레인 전극
소스 전극 및 드레인 전극은 게이트 유전체에 의해 게이트 전극으로부터 분리되고, 반도체 층은 소스 전극 및 드레인 전극의 위 또는 아래에 위치할 수 있다. 소스 전극 및 드레인 전극은 임의의 유용한 전도성 재료일 수 있다. 유용한 재료는 게이트 전극에 대해 상기 기재한 물질 대부분을 포함하며, 예를 들면 알루미늄, 바륨, 칼슘, 크롬, 구리, 금, 은, 니켈, 팔라듐, 백금, 티탄, 투명 전도성 산화물, 예컨대 인듐 주석 산화물, 폴리아닐린, PEDOT:PSS, 기타 전도성 중합체, 이들의 합금, 이들의 조합물 및 이들의 다층물을 포함한다. 이들 재료 중 몇몇은, 당분야에 알려져 있는 바와 같이 n-형 반도체 재료와 함께 사용하기에 적합하고 나머지는 p-형 반도체 재료와 함께 사용하기에 적합하다.
유기 반도체
유용한 유기 반도체 재료는 아센 및 그의 치환된 유도체를 포함한다. 아센의 특정한 예는 안트라센, 나프탈렌, 테트라센, 펜타센 및 치환된 펜타센 (바람직하게는 펜타센 또는 치환된 펜타센)을 포함한다. 그 밖의 예는 반전도성 중합체, 페릴렌, 풀러렌, 프탈로시아닌, 올리고티오펜, 폴리티오펜, 폴리페닐비닐렌, 폴리아세틸렌, 메탈로프탈로시아닌 및 치환된 유도체를 포함한다. 유용한 비스-(2-아세닐) 아세틸렌 반도체 재료가 동시 계류중인 출원 USSN 10/620027 (2003년 7월 15일자로 출원됨)에 개시되어 있다. 유용한 아센-티오펜 반도체 재료는 동시 계류중인 출원 USSN 10/641730 (2003년 8월 15일자로 출원됨)에 개시되어 있다.
아센의 치환된 유도체는 하나 이상의 전자-공여기, 할로겐 원자 또는 이들의 조합물로 치환된 아센, 또는 하나 이상의 전자-공여기, 할로겐 원자 또는 이들의 조합물로 임의로 치환된 벤조-융합된(annellated) 아센 또는 폴리벤조-융합된 아센을 포함한다. 전자-공여기는 1 내지 24개의 탄소 원자를 갖는 알킬, 알콕시 또는 티오알콕시기로부터 선택된다. 알킬기의 바람직한 예는 메틸, 에틸, n-프로필, 이소프로필, n-부틸, sec-부틸, n-펜틸, n-헥실, n-헵틸, 2-메틸헥실, 2-에틸헥실, n-옥틸, n-노닐, n-데실, n-도데실, n-옥타데실 및 3,5,5-트리메틸헥실이다. 치환된 펜타센 및 그의 제조 방법은 미국 특허 출원 공개번호 03/0100779 (Vogel et al.) 및 미국 특허 출원 공개번호 03/0105365 (Smith et al.)에 교시되어 있다.
벤조-융합된 및 폴리벤조-융합된 아센에 대한 보다 상세한 설명은 당분야에서, 예를 들면 샌더(Sander) 및 와이즈(Wise)의 문헌 [National Institute of Standards and Technology (NIST) Special Publication 922 "Polycyclic Aromatic Hydrocarbon Structure Index", U.S. Govt. Printing Office]에서 찾아볼 수 있다.
중합체 층
본 발명에 따라 제조된 OTFT는 게이트 유전체 상에 배치된 실질적으로 플루오르화되지 않은 중합체 층을 포함한다. 중합체 층은 방향족 중합체 또는 실질적인 탄화수소 중합체를 포함한다. 본 발명의 OTFT에서, 중합체 층은 실질적으로 불용성이다.
중합체 층 제조에 유용한 단량체는 방향족 단량체, 실질적인 탄화수소 단량체 및 이들의 조합물로 이루어진 군으로부터 선택되는 단량체를 포함한다.
유용한 단량체의 예는 나프탈렌, 치환된 나프탈렌, 예컨대 메틸- 및 에틸-나프탈렌, 벤젠, 에틸 벤젠, 톨루엔, 크실렌, 메시틸렌, 스티렌, 페닐아세틸렌, 플루오렌 및 페난트렌, 및 비-방향족 분자, 예컨대 알칸 (예를 들면, 메탄, 에탄, 프로판, 부탄, 펜탄, 헥산 등), 시클릭 알칸 (예를 들면, 시클로프로판, 시클로부탄, 시클로펜탄, 시클로헥산 등), 올레핀 (예를 들면, 에틸렌, 프로필렌, 1-부텐, 2-부텐 등), 알킨 (예를 들면, 아세틸렌, 1-프로핀, 1-부틴, 2-부틴 등), 및 이소부틸렌, 3-에틸시클로헥센 또는 2-메틸시클로펜탄 등과 같은 분지형을 비롯한 상기 구조체의 조합물, 및 이들의 조합물을 포함한다.
단량체 분자량의 상한은 분자의 기화 방법이 있다는 조건에 의해서만 특정된다. 잠재적으로, 큰 분자는 플라즈마 중합 챔버에 고형으로 분자를 제공하고 이를 직접 가열하여 기화시킴으로써 이용될 수 있다.
바람직하게는, 단량체는 방향족이다. 보다 바람직하게는, 탄화수소 치환기만을 포함하는 방향족 단량체가 사용된다.
유용한 방향족 단량체의 특정한 예는 벤젠, 에틸 벤젠, 톨루엔, o-크실렌, m-크실렌, p-크실렌, 메시틸렌, 스티렌, 페닐아세틸렌, 나프탈렌, 1-메틸나프탈렌, 2-메틸나프탈렌, 1-에틸나프탈렌, 2-에틸나프탈렌, 1-비닐나프탈렌 및 2-비닐나프탈렌을 포함한다.
바람직하게는, 중합체 층은 나프탈렌, 벤젠, 에틸 벤젠, 톨루엔, 크실렌, 메시틸렌, 스티렌, 페닐아세틸렌 및 이들의 조합물로 이루어진 군으로부터 선택되는 단량체의 공중합 단위를 포함한다. 보다 바람직하게는, 중합체 층은 스티렌계 공중합 단위를 포함한다. 보다 더욱 바람직하게는, 중합체 층은 α-메틸스티렌, 4-tert-부틸스티렌, 2-메틸스티렌, 3-메틸스티렌, 4-메틸스티렌 및 이들의 조합물로 이루어진 군으로부터 선택되는 단량체로부터 유도된 스티렌계 공중합 단위를 포함한다. 가장 바람직하게는, 중합체 층은 α-메틸스티렌으로부터 유도된 스티렌계 공중합 단위를 포함한다.
중합체 층은 두께가 전형적으로 약 1 nm 내지 약 20 nm (바람직하게는 약 2 nm 내지 약 15 nm, 보다 바람직하게는 약 5 nm 내지 약 10 nm)이다. 중합체 층이 유전체 층과 합체된다면, 합쳐진 층은 전형적으로 약 300 nm 미만 (바람직하게는, 약 200 nm 미만, 보다 바람직하게는 약 100 nm 미만)이다.
제작
박막 전극 (즉, 게이트 전극, 소스 전극 및 드레인 전극)은 예를 들면, 도금, 잉크 젯 인쇄(ink jet printing) 또는 증착 (예를 들면, 열처리 증발 또는 스퍼터링)과 같은 임의의 유용한 수단에 의해 제공될 수 있다. 바람직하게는, 박막 전극은 증착에 의해 제공된다.
유기 반도체 층은 예를 들면, 용액 침착, 스핀 코팅, 인쇄 기술 또는 증착과 같은 임의의 유용한 수단 (바람직하게는, 증착)에 의해 제공될 수 있다.
게이트 유전체는 예를 들면, 증착 또는 플라즈마-기반 침착과 같은 임의의 유용한 수단에 의해 제공될 수 있다.
예를 들면, 상기 기재된 시아노-관능성 중합체 등과 같은 몇몇 게이트 유전체 재료는 플라즈마-기반 침착 기술을 사용하여 제공될 수 있다. 중합체 층은 또한 플라즈마-기반 침착 기술을 사용하여 제공될 수 있다.
플라즈마-기반 침착은 플라즈마 (즉, 부분적으로 이온화된 기체) 유도 하에서의 중합체 재료의 형성 및 침착을 지칭한다. 플라즈마-기반 침착은 예를 들면, 플라즈마 중합 (예를 들면, 플라즈마-강화 화학 증착 (PE CVD), 글로우 방전(glow discharge) 중합 등) 및 스퍼터링 (예를 들면, 직류 (DC) 스퍼터링, 마그네트론 스퍼터링 및 고주파 (RF) 스퍼터링)을 포함한다.
플라즈마-기반 침착에 의해 침착된 필름은 일반적으로, 예를 들면 평활성, 기판과의 부합성(conformation) 및 비교적 소량의 잔류 반응성 성분과 같은 특징을 나타낸다. 이러한 특징은 양호한 트랜지스터 성능을 위해 바람직하다.
또한, 본 발명에 따라 플라즈마-기반 기술에 의해 침착된 중합체 층은 전형적으로 고 분지형 및 가교형이고, 따라서 실질적으로 불용성이다. 불용성은 예를 들어, 디스플레이를 제작하는 동안 OTFT의 상단에서 추가의 가공을 요하는 응용의 경우 매우 바람직하다.
플라즈마 중합은 플라즈마 (즉, 부분적으로 이온화된 기체) 유도 하에서의 중합체 박막의 형성을 포함한다. 플라즈마가 증기상 유기 분자 (예를 들면, 단량체)와 상호작용하면, 중합체가 형성된다. 따라서 플라즈마는 플라즈마 중합을 일으키는 개시제이다.
플라즈마는 예를 들면, 직류, 고주파 또는 전자-사이클로트론-공명 기술과 같은 다양한 수단에 의해 형성될 수 있다.
플라즈마 중합하는 동안, 수많은 인자들이 화학 공정에 영향을 미칠 수 있다. 예를 들면, 전극 크기, 전극들 사이의 거리 및 전력 주파수와 같은 반응기 특징이 공정에 영향을 미칠 수 있다. 조정가능한 공정 파라미터, 예컨대 단량체 유속, 시스템 압력 및 방전 전력 또한 공정에 영향을 미칠 수 있다.
진공 챔버에 수용되고 중합 또는 진공 펌프에 의해 제거되는 단량체의 유속 (F)에 대한 플라즈마에 가해지는 입력 전력 (W)의 비율을 변화시킴으로써, 주어진 단량체의 플라즈마 중합으로부터 생성되는 필름의 구조 변화가 가능한 것으로 당분야에 알려져 있다. W/F의 비율은 실질적으로 중합되는 단량체의 양 당 에너지 투입량의 척도이다. 주어진 전력 (W1) 및 유속 (F1) 하에서 수행된 플라즈마 중합에 의해 형성된 중합체 필름 (필름 1)이 예를 들어 고려된다. 증가된 전력 (W2) 및 증가된 유속 (F2) 하에서 수행된 플라즈마 중합에 의해 형성된 또다른 중합체 필름 (필름 2)은 W2/F2의 비율이 W1/F1과 동일한 한 필름 1과 매우 유사할 수 있다. 그러나, 다양한 플라즈마 중합 반응기 디자인들의 구조 차이 때문에 W/F는 주어진 반응기의 특징을 나타낸다.
본 발명의 중합체 층은 안정한 플라즈마를 연소시키기에 충분한 입력 전력이 있을 경우에 플라즈마 중합을 사용하여 형성될 수 있다. 유속에 대해 그러한 높은 입력 전력의 영역은 기판 또는 임의의 이미 침착된 필름의 박리를 피하는 것이 바람직하다. 보다 바람직하게는, 플라즈마에의 에너지 투입은, 플라즈마 중합이 침착 속도 (R) 대 W/F 플롯의 전력 결핍 영역 (II)에서 일어나도록 조정되어야 한다.
Figure 112007031947836-PCT00004
또한, 플라즈마 중합 동안의 특정 조건이 투입 단량체의 플라즈마 중합된 필름보다는, 투입 단량체의 플라즈마 중합된 분말의 형성을 유도할 수 있는 것으로 당분야에 알려져 있다. 당업자라면 침착 시스템의 구조, W/F의 선택 및 시스템 압력과 같은 파라미터가 분말 형성을 최소화하도록 선택될 수 있다는 것을 알 것이다.
플라즈마 중합은 연속식으로 또는 펄스식(pulsed)으로 수행될 수 있다. 펄스식 플라즈마 중합의 경우, 플라즈마는 챔버에 도입된 전구체 기체에 적용되는 플라즈마 여기를 펄스화함으로써 침착 챔버에 제공된다 (즉, 여기 전력은 연속식 플라즈마 여기로서 적용되기보다는 목적하는 듀티 사이클(duty cycle)로 꺼지고 켜짐). 펄스식 플라즈마 여기는 연속식 플라즈마 공정보다 우수한 공정 제어를 가능하게 할 수 있다. 당분야에 알려져 있는 것처럼, 플라즈마 중합은 다수의 참여 메카니즘을 포함한다. 펄스화는 플라즈마 중합의 동시에 작용하는 메카니즘 중에서 우세한 메카니즘의 몇몇 제어를 가능하게 하고, 따라서 최종 플라즈마 중합된 필름에서 상이한 특성을 가능하게 할 수 있고, 이는 표면 처리법으로서 사용하기에 유리할 수 있다.
플라즈마 중합에 대한 보다 상세한 설명은 당분야에서 찾아볼 수 있다 (예를 들면, 문헌 [H. Yasuda, Plasma Polymerization, Academic Press, Inc., Orlando, FL (1985)] 또는 문헌 [N. Inagaki, Plasma Surface Modification and Plasma Polymerization, Technomic Publishing Company, Inc., Lancaster, PA (1996)] 참조).
스퍼터링은 원자-크기의 활발한 가격(bombarding) 입자로부터의 운동량 전달에 의해 목적하는 코팅 재료로 구성된 "대상"으로부터 방출된 원자의 침착을 포함한다. 활발한 입자는 전형적으로 플라즈마로부터 가속되는 기체상 이온이다. 스퍼터링 동안에, 활발한 입자는 대상과 충돌하여 대상으로부터 원자가 방출되도록 한다. 그 후에 방출된 원자는 기체 플라즈마에서 플라즈마 중합된다.
DC 스퍼터링에서, 플라즈마는 높은 DC 음전압이 예를 들면, 아르곤, 네온, 크립톤, 크세논 또는 라돈과 같은 저압 기체에 교차 인가될 때 형성된다. DC 다이오드 아르곤-스퍼터링 플라즈마는 예를 들면, 약 1 내지 3 파스칼 아르곤 기체 압력 및 약 2000 내지 5000 볼트의 인가 전압에서 작용할 수 있다. 자기장 또는 DC 마그네트론 형상을 사용하여 대상 표면 주변에서 플라즈마를 한정하여 플라즈마 밀도 및 스퍼터링 속도를 증가시킬 수 있다.
RF 스퍼터링에서, 플라즈마는 MHz 영역 (예를 들면, 13.56 MHz)에서 전자기력을 사용하여 형성된다. DC 스퍼터링 동안에는 전하가 대상 상에 축적될 수 있기 때문에, RF 스퍼터링이 종종 유전체 또는 절연성 재료를 침착시키는 데 있어서 바람직하다. 대상 상에서 RF 전위를 사용함으로써, 유전체 또는 절연성 재료는 대상 상에 축적된 임의의 전하를 주기적으로 중화시켜 스퍼터링될 수 있다.
수많은 변수가 특정 재료의 스퍼터링 공정에 영향을 미칠 수 있다 (예를 들면, 스퍼터링 기체, 스퍼터링 압력, 기판 온도, 침착 속도, 대상 전압, 대상 전력, 침착 구조 등). 따라서, 당업자가 알고 있는 것처럼, 다양한 공정 파라미터가 주어진 재료에 대해 최적의 조건을 달성하도록 조정될 수 있다. 스퍼터링에 대한 보다 상세한 설명은 당분야에서, 예를 들면 문헌 [Encyclopedia of Chemical Technology, Kirk-Othmer, Fourth Ed., Vol. 23, pages 1049-1056, John Wiley ＆ Sons (1997)]에서 찾아볼 수 있다.
게이트 유전체가 플라즈마-기반 침착 기술을 사용하여 침착될 수 있는 재료일 경우에, 합체된 게이트 유전체/중합체 층이 수득될 수 있다. 합체된 층은 중합체 층이, 층이 개별적으로 제조될 때보다 유전체 층에 더욱 강력하게 결합할 수 있어 보다 안정한 전자 장치를 제조할 수 있기 때문에 바람직하다. 또한, 층을 합체하는 것은 층의 패턴화를 용이하게 할 수 있는데, 그 이유는 예를 들어 한 섀도우 마스크가 유전체 재료와 중합체 표면 둘다의 처리를 위해 사용될 수 있고, 섀도우 마스크를 침착 사이에 기판에 대해 이동시키고/재배열할 필요가 없기 때문이다.
합체된 층은 다양한 수단을 통해 수득될 수 있다. 예를 들면, 유전체 재료가 플라즈마 중합되는 뱃치식 시스템에서, 공급물 기체는 유전체 재료 공급물로부터 중합체 표면 처리 공급물로 교환된다. 별법으로, 유전체 재료가 스퍼터링될 경우에는, 합체가 스퍼터링 대상을 변화시킴으로써 달성될 수 있다. 플라즈마-기반 침착 외의 침착 방법이 유전체 재료를 침착시키는 데 사용되는 뱃치식 시스템에서, 플라즈마 중합 또는 스퍼터링은 유전체 층 침착이 완료되기 전에 동일한 진공 챔버에서 개시되어 두 층을 합체할 수 있다. 릴-투-릴 시스템에서, 층은 예를 들면, 웹(web)을 유전체의 침착 (예를 들면, 플라즈마 중합, 스퍼터링, e-빔 등에 의한) 구역으로부터 플라즈마-기반 침착에 의한 중합체 침착 표면 처리를 위한 웹 아래 침착 구역으로 통과시킴으로써 합체될 수 있다. 임의로, 릴-투-릴 시스템에서는, 두 침착 구역이 중첩되어 유전체 재료와 중합체 표면 처리 층이 단단하게 서로 맞물릴 수 있다.
중합체 층을 플라즈마-기반 침착 기술을 사용하여 침착시킨 후에, 중합체 층에 잔류하는 자유 라디칼은 임으로 켄칭되어 층의 특성을 더욱 개선할 수 있다. 상기 켄칭 처리는 예를 들면, 열, 전자기 방사선의 적용, 또는 수소 플라즈마와 같이 중합체 층과 추가로 반응하는 종을 제공하는 임의의 기타 처리법, 또는 플라즈마 중합된 층과 반응하는 수소 원자를 제공하는 또다른 방법, 또는 이들의 조합법을 사용하여 달성될 수 있다.
박막 전극, 게이트 유전체, 및 반도체 층의 패턴화는 섀도우 마스킹, 부가법 포토리소그래피, 감법 포토리소그래피, 인쇄, 미세접촉 인쇄 및 패턴 코팅과 같은 공지된 방법 (바람직하게는, 섀도우 마스킹)으로 달성될 수 있다.
중합체 층의 임의의 패턴화는 또한 섀도우 마스킹을 사용하여 달성될 수 있다. 중합체 층의 패턴화는 예를 들면, 본 발명의 OTFT가 집적회로의 부품일 경우에 바람직할 수 있으며, 비패턴화된 또는 연속식 중합체 층은 트랜지스터 사이에 저항을 제공할 것이다.
섀도우 마스크는 목적하는 재료의 침착을 가능하게 하고, 그와 동시에 목적하는 예비선택된 패턴으로 재료의 형성을 가능하게 한다. 따라서, 침착 전 또는 그 후에 별도의 패턴화 단계가 필요하지 않다.
바람직하게는, OTFT 층 또는 피쳐(feature)는 예를 들면, 폴리이미드 또는 폴리에스테르와 같은 중합체 재료로부터 형성된 섀도우 마스크의 패턴을 통해 침착된다. 중합체 섀도우 마스크는 전형적으로 두께가 약 5 마이크로미터 내지 약 50 마이크로미터이다. 섀도우 마스크를 위해 중합체 재료를 사용하는 것은 섀도우 마스크 제작의 용이함, 섀도우 마스크의 비용 감소 및 기타 장점을 비롯하여, 다른 재료에 비해 장점을 제공할 수 있다. 그러나, 예를 들면, 규소, 금속 또는 결정질 재료와 같은 비-중합체 재료가 사용될 수 있다. 중합체 섀도우 마스크는 가요성이고 일반적으로 주름 또는 영구적인 굴곡의 우발적인 형성으로 인해 손상받는 경향이 낮다. 또한, 중합체 섀도우 마스크는 기존의 침착된 층을 덜 손상시킨다. 게다가, 몇몇 중합체 마스크는 산으로 소제할 수 있다.
2개 이상의 OTFT 층 또는 피쳐는 하나 이상의 섀도우 마스크를 통해 침착될 수 있거나, OTFT 층 또는 피쳐가 각각 단일 섀도우 마스크를 통해 침착될 수 있다. 침착 구멍의 배열 및 형상은 사용자에 의해 고안된 OTFT 및 회로 설계에 따라 광범위하다. 하나 이상의 침착 구멍이 대략 1000 마이크로미터 미만 (바람직하게는, 대략 50 마이크로미터 미만, 보다 바람직하게는 대략 20 마이크로미터 미만, 보다 더욱 바람직하게는 대략 10 마이크로미터 미만, 가장 바람직하게는 대략 5 마이크로미터 미만)의 너비를 갖도록 형성될 수 있다. 상기 범위의 너비를 갖는 침착 구멍을 형성함으로써, OTFT 또는 회로 소자의 크기가 축소될 수 있다. 게다가, 두 침착 구멍 사이의 거리 (간극)는 다양한 TFT 또는 회로 소자의 크기를 축소하기 위해 대략 1000 마이크로미터 미만 (바람직하게는, 대략 50 마이크로미터 미만, 보다 바람직하게는 대략 20 마이크로미터 미만, 가장 바람직하게는 대략 10 마이크로미터 미만)일 수 있다. 섀도우 마스크를 제조하거나, 사용하거나, 재사용하거나, 재배치할 경우에, 피쳐들 사이의 거리, 예컨대 구멍들 사이의 거리 또는 서브-패턴들 사이의 거리는 대략 1.0％ (바람직하게는, 대략 0.5％, 보다 바람직하게는 대략 0.1％) 내로 재생될 수 있다.
레이저 박리 기술을 사용하여 중합체 섀도우 마스크에서 침착 구멍의 패턴을 한정할 수 있다. 따라서, 중합체 필름으로부터 섀도우 마스크의 형성으로, 다른 구멍 마스크, 예컨대 규소 마스크 또는 금속 마스크의 경우에 일반적으로 필요한 것보다 덜 비싸고, 덜 복잡하고/하거나, 더욱 정밀할 수 있는 제작 공정의 사용이 가능해질 수 있다. 게다가, 레이저 박리 기술을 사용하여 패턴을 형성할 수 있기 때문에, 패턴의 너비는 통상의 패턴보다 훨씬 크게 형성될 수 있다. 예를 들면, 레이저 박리 기술은 패턴의 형성을 용이하게 하여 패턴의 너비가 대략 1 센티미터보다 크거나, 대략 25 센티미터보다 크거나, 대략 100 센티미터보다 크거나, 또는 심지어 대략 500 센티미터보다 크다. 그 후에, 웹의 너비일 수 있고, 매우 길 수 있는 (예를 들면, 롤의 길이) 이러한 큰 마스크를 침착 공정에 사용하여 넓은 표면적에 걸쳐서 분포되고 넓은 거리에 의해 분리되는 OTFT 또는 회로 소자를 형성할 수 있다.
별법으로, 섀도우 마스크가 실리콘 웨이퍼로부터 형성된다면, 구멍의 패턴은 반응성 이온 에칭 또는 레이저 박리를 사용하여 형성될 수 있다. 금속 마스크는 예를 들면, 통상의 기계가공, 미세기계가공, 다이아몬드 기계가공, 플라즈마 또는 반응성 이온 에칭, 및 방전 기계가공 (EDM) 또는 스파크-침식 기계가공을 비롯한 다양한 기술에 의해 제조될 수 있다.
OTFT 층 또는 피쳐 각각은 또한 마스크 세트의 하나 이상의 독립된 구멍 마스크를 통해 침착될 수 있다. 마스크 세트는 침착 공정에 사용하기 위한 수많은 구멍 마스크를 포함한다. 마스크 세트는 예를 들면, 침착 공정에서 형성될 OTFT 또는 회로 소자에 따라 임의 개수의 섀도우 마스크를 포함할 수 있다. 마스크는, 마스크 각각이 TFT 또는 집적회로 내 특정 층 또는 OTFT 또는 회로 소자의 세트에 대응할 수 있다는 점에서 "세트"를 형성한다. 섀도우 마스크는 각각 OTFT 또는 회로의 층의 적어도 일부를 한정하는 침착 구멍의 패턴으로 형성될 수 있다.
침착 스테이션이 증착 또는 플라즈마-기반 침착 공정을 수행하기 위해 사용될 수 있고, 여기서 재료는 기화되고 섀도우 마스크를 통해 기판 상에 침착된다. 침착 스테이션은 전형적으로 진공 챔버이다.
증착의 경우에, 섀도우 마스크를 기판에 근접하게 두고, 그 후에 침착될 재료를 침착 유닛에 의해 기화시킨다. 침착 유닛은 재료를 기화시키기 위해 가열되는 재료의 보트(boat)를 포함할 수 있다. 기화된 재료는 섀도우 마스크의 구멍(들)을 통해 기판 상에 침착되어 기판 상에서 OTFT 또는 회로 층의 적어도 일부를 한정한다. 침착시, 재료는 섀도우 마스크에 의해 한정된 패턴을 형성한다.
플라즈마-기반 침착의 경우에도, 유사한 공정이 사용될 수 있다. 섀도우 마스크를 기판에 근접하게 둔 후에, 침착될 재료를, 임의로는 가열하면서 진공에 노출시킴으로써 기화시킨다. 캐리어 기체를 사용하여 액체 침착 재료 (즉, 액체 단량체)를 통해 기체를 버블링함으로써 침착 재료 저장소로부터 진공 챔버로 침착 재료를 운반할 수 있다. 챔버에서 전극을 통해 DC 또는 RF 에너지를 외부에서 가함으로써, 생성된 플라즈마 중합체는 섀도우 마스크의 구멍(들)을 통해 기판 상에 침착된다.
OTFT의 각 층이 증착되거나 진공 챔버에서 플라즈마-기반 기술에 의해 침착될 경우에, OTFT는 진공을 파괴하지 않고 그 전체가 제작될 수 있다.
섀도우 마스크 패턴은 또한 가요성 필름의 하나 이상의 연신된 웹에서 형성될 수 있다. 재료는 웹에 형성된 섀도우 마스크 패턴을 통해 순차적으로 침착되어 OTFT 또는 회로의 층 또는 소자를 한정할 수 있다. 침착 기판은 또한 연신된 웹으로부터 형성될 수 있고, 침착 기판 웹은 일련의 침착 스테이션을 통해 공급될 수 있다. 침착 스테이션은 각각 마스크의 구멍 패턴으로 형성된 고유의 연신된 웹을 가질 수 있다.
인-라인(in-line) 섀도우 마스크 침착 기술은 예를 들면, 마스크 구멍 패턴으로 형성된 중합체 필름의 웹을 침착 기판을 지나 이동시킴으로써 수행될 수 있다. 인-라인 섀도우 마스크 침착 기술은 또한 웹을 포함하는 침착 기판을 사용하여 수행될 수 있다. 즉, 섀도우 마스크와 침착 기판 둘다 웹을 포함할 수 있다. 웹은 예를 들면 중합체 재료로부터 제조될 수 있다.
섀도우 마스킹 기술에 대한 보다 상세한 설명은 미국 특허 출원 공개번호 03/0151118 (Baude et al.), 미국 특허 출원 공개번호 03/0152691 (Baude et al.) 및 미국 특허 출원 공개번호 03/0150384 (Baude et al.)에서 찾아볼 수 있다.
집적회로
복수 개의 TFT가 서로 연결되어 집적회로 (IC)를 형성할 수 있다. 집적회로는 예를 들면, 링 오실레이터(ring oscillator), 전파 식별 (RFID) 회로, 논리 소자, 증폭기 및 시계를 포함하나, 이들로 한정되지는 않는다. 따라서, 본 발명의 방법에 따라 제조된 OTFT는 당분야에 공지된 수단에 의해 다른 TFT와 서로 연결되어 IC를 형성할 수 있다. 본 발명의 OTFT는 또한 예를 들면, RFID 태그, 디스플레이 후면 (예를 들면, 퍼스널 컴퓨터, 휴대전화 또는 포켓용 장치 용도), 스마트 카드, 기억 소자 등과 같은 다양한 유기 전자 제품에 사용될 수 있다.
본 발명의 목적 및 장점은 하기 실시예에 의해 더욱 자세히 예시되지만, 이들 실시예에 인용된 특정한 재료 및 그의 양과, 다른 조건 및 세부사항은 본 발명을 지나치게 한정하는 것으로 이해되어서는 안된다.
시험 방법
A. 필름 두께
단일 파장 타원편광측정법을 사용하여 중합체 층 두께의 추정치를 얻었다. 기판의 싸이(Psi) 및 델타(Delta) 값 (ψs 및 Δs)을 개트너 듀얼 모드 자동 타원편광측정기 (Gaertner Dual Mode Automatic Ellipsometer) 모델 L116A (미국 일리노이주 스코키 소재의 개트너 컴파니(Gaertner Co.))를 사용하여 70°의 입사각 및 632.8 nm의 파장에서 소제한 기판 (후술함)으로부터 얻었다. 중합체 층을 기판에 가하고, 값을 측정하였다 (ψf 및 Δf).
타원편광측정법 모델링 소프트웨어 WVASE32 (미국 네브라스카주 링컨 소재의 제이. 에이. 울램, 인크.(J. A. Woollam, Inc.))를 사용하여 조사할 특정 중합체 및 기판에 적합한 광학 모델을 구성하였다. 달리 언급하지 않는 한, 프로그램에 포함된 재료 광학 상수를 사용하였다.
규소 기판 상의 열적 산화막(thermal oxide)의 경우, 광학 모델은 규소 기판의 상단에서, 50Å의 혼합층 (50％ SiO2 및 50％ Si로 이루어진 브루그만(Bruggeman)의 유효 매질 근사치) 상의 1000Å의 SiO2로 이루어졌다. 피트(fit)에서 부동 변수는 SiO2 두께, 혼합층 두께 및 혼합층의 SiO2 백분율 (이때, Si 백분율은 혼합층 조성물의 나머지를 구성하도록 조정됨)이었다. 전형적인 피트 값은 950 내지 990Å의 SiO2이고, 20 내지 60％의 SiO2로 이루어진 40 내지 60Å의 혼합층이었다.
규소 기판 상의 알루미나 층의 경우, 광학 모델은 Si 상의 1500Å의 Al2O3이었다. 피트에서 부동 변수는 Al2O3의 두께 (옹스트롬 (d)) 및 굴절률 (n)이었다. d = 1500 및 n = 1.6의 시드 값이 사용되었다. 전형적인 최종 피트 값은 1400 내지 1700Å이고, n은 1.56 내지 1.60이었다.
기판 파라미터가 모델링 ψs 및 Δs에 의해 결정되면, 이들을 고정하고 중합체 층을, 공기와 유전체 층 사이에서 광학 모델에 부가하였다. 상기 층은 다양한 두께를 갖지만, 그의 굴절률은 1.588로 고정되었다. 그 후에 중합체 층 두께를 ψf 및 Δf에 대한 최상의 피트를 달성하도록 변화시켰다. 표 1 (하기)에 기록된 두께 각각은 각 샘플의 4회 측정치의 평균이었다.
B. 물 접촉각( WCA )
정지, 전진 및 후진 물 접촉각을 비디오 접촉각 장치 (미국 매사추세츠주 빌러리카 소재의 AST 프로덕츠(AST Products)의 모델 VCA-2500XE)를 사용하여 측정하였다. 기록된 값은 각 시험 표면 상에 3회 이상 낙하시킨 양면의 측정치의 평균이었다. 이러한 측정에서 추정된 불확도는 정지 및 전진 측정치에서는 +/- 1도이고 후진 측정치에서는 +/- 2도이었다. 표면 특징규명 데이터는 표 1 (하기)에 요약되어 있다.
C. 박막 트랜지스터 성능
트랜지스터 성능을 공기중 실온에서 당분야에 공지된 기술을 사용하여, 예를 들면 문헌 [S. M. Sze, Physics of Semiconductor Devices, page 442, John Wiley ＆ Sons, New York (1981)]에 나타낸 바와 같이 시험하였다. 반도체 파라미터 분석기 (미국 캘리포니아주 팔로알토 소재의 휴렛-팩커드(Hewlett-Packard)의 모델 4145A)를 사용하여 하기 결과를 얻었다.
P-형 반도체의 경우, 드레인 전류 (Id)의 제곱근을 게이트-소스 바이어스 (Vg)의 함수로서 -40 V의 일정한 소스-드레인 바이어스 (Vd)에 대해 +10 V부터 -40 V까지 플롯팅하였다. 포화 전계 효과 이동도를 게이트 유전체의 비 전기용량, 채널 너비 및 채널 길이를 사용하여 곡선의 직선부로부터 계산하였다. 이 직선 피트의 X축 외삽을 역치 전압 (Vt)으로 하였다. 또한, Vg의 함수로서 Id의 플롯팅으로 직선 피트가 Vt를 포함하는 곡선부를 따라 그려진 곡선을 얻었다. 이 직선의 기울기 역수가 역치하 기울기 (S)이었다. 온-오프 비율은 Id-Vg 곡선의 최소 및 최대 드레인 전류 (Id) 간의 차이로 하였다.
장치 제조 및 시험
기판
단결정 <100> 배향 고농도-도핑된 실리콘 웨이퍼를 실리콘 밸리 마이크로일렉트로닉스 (Silicon Valley Microelectronics; 미국 캘리포니아주 산호세 소재)로부터 입수하였다. 1500Å의 알루미나 층 (웨이퍼 A) 또는 1000Å의 고온 열처리 산화규소 층 (웨이퍼 B)을 화학 증착 방법을 통해 각 웨이퍼 전면에 침착시켰다. 5000Å의 알루미늄 금속 층을 각 웨이퍼의 후면에 증착시켰다. 상기 실연에서, 유기 박막 트랜지스터가 제조될 때 알루미늄으로 캡핑된 도핑 웨이퍼는 게이트 전극으로서 기능하고, 산화알루미늄 또는 산화규소는 게이트 유전체로서 기능한다.
웨이퍼 제조 및 중합체 층
웨이퍼 기판을 헵탄, 아세톤 및 2-프로판올로 순차적으로 세척한 후에, 질소 기체 스트림으로 건조시켰다. 그 후에, 이것을 UV/오존 챔버에서 10분 노출시킴으로써 추가로 소제하였다. 샘플을 플라즈마 중합 챔버의 전력이 제공된 전극 상에 두며, 이때 챔버 벽은 대향하는 접지 전극을 구성하였다. 챔버를 건식 기계식 펌프 (미국 매사추세츠주 윌밍톤 소재의 BOC 에드워즈(BOC Edwards) 모델 iQDP80)로 지원되는 루츠 송풍기 (미국 매사추세츠주 윌밍톤 소재의 BOC 에드워즈 모델 1200)에 의해 0.010 토르의 기저 압력까지 펌핑하였다. 알파-메틸스티렌 (알드리치 케미칼; Aldrich Chemical)을 55℃로 가열된 스테인리스강 버블러를 통해 챔버에 도입하였다. 100 sccm의 속도로 유동하는 아르곤을 플라즈마 중합 챔버에 알파-메틸스티렌을 도입하기 위한 캐리어 기체로서 사용하였다. 플라즈마는 13.56 Mhz에서 작동하는 고주파 (rf) 전력 공급장치 (미국 콜로라도주 포트 콜린스 소재의 어드밴스드 에너지(Advanced Energy) 모델 RF30H)에 의해 유도되었다. 플라즈마를 주어진 전력 (하기 실시예 참조)에서 펄스식으로, 10％ "온"부터 90％ "오프"의 듀티 사이클을 사용하여 러닝하고, 그 동안 10 Hz의 펄스화 진동수를 유지하였다. 충분한 필름 두께가 축적되도록 명시된 시간이 경과한 후에, 플라즈마 침착을 중단하고, 챔버를 대기로 배출시키고, 샘플을 제거하였다. 타원편광측정법에 의한 필름 두께 및 물 접촉각을 상기 약술한 절차를 사용하여 측정하였다. 결과를 하기 표에 나타냈다.
반도체
일정 유량의 질소 기체 중 수소 (2％)하 감압에서 펜타센 (알드리치 케미칼로부터 입수가능함)을 3-대역 로 (미국 아이오와주 두부크 소재의 바른스테드 써모라인(Barnstead Thermolyne)의 써모라인(Thermolyne) 79500 관상로)에서 정제하였다.
정제된 펜타센을 진공하 (대략 10-6 토르 (또는 1.33 x 10-4 파스칼)) 승화에 의해 초당 0.5Å의 속도로 중합체 층에 침착시켜 수정 미량천칭으로 측정하였을 때 300Å의 두께에 도달하였다.
장치 제조 및 시험을 위한 최종 단계
금 소스 전극 및 드레인 전극을 p-형 반도체 층에 섀도우 마스킹하였다. 장치 치수는 40 내지 120 ㎛ 채널 길이 x 1000 ㎛ 채널 너비였다.
다수의 OTFT를 제조하고 3개 이상의 펜타센 OTFT의 대표 샘플을 각각 2회 이상의 펜타센 침착 작업에 대해 시험하였다. 평균 결과를 하기 표 2에 나타냈다.
실시예 1
펄스식 플라즈마 중합을 위한 전력을 300 W로 설정하였다. 웨이퍼 A를 사용하였다 (알루미나/Si).
실시예 2
펄스식 플라즈마 중합을 위한 전력을 300 W로 설정하였다. 웨이퍼 B를 사용하였다 (열처리 SiO2/Si).
실시예 3
펄스식 플라즈마 중합을 위한 전력을 900 W로 설정하였다. 웨이퍼 A를 사용하였다 (알루미나/Si).
실시예 4
펄스식 플라즈마 중합을 위한 전력을 900 W로 설정하였다. 웨이퍼 B를 사용하였다 (열처리 SiO2/Si).
비교예 A
웨이퍼 A를 입수한 그대로 사용하였다.
비교예 B
웨이퍼 B를 입수한 그대로 사용하였다.
실시예 전력 기판 유형 두께 물 접촉각 전진/정지/후진
1 300 W Al2O3/Si 117Å 78/68/37
2 300 W SiO2/Si 139Å 79/68/38
3 900 W Al2O3/Si 18Å 83/67/37
4 900 W SiO2/Si 26Å 80/68/36
실시예 Vt 이동도(cm2/v·s) 역치하 기울기 온/오프 비율
1 -12.15 0.75 1.10 6.11E+5
2 -9.31 0.40 3.29 5.39E+5
3 -10.93 0.74 1.00 1.4E+6
4 -6.66 0.39 1.31 4.54E+5
비교예 A -6.89 0.80 0.96 1.29E+6
비교예 B -9.02 0.45 2.19 4.21E+5
스핀-코팅된 폴리(알파-메틸스티렌)으로부터의 분화
실리콘 웨이퍼를 상기 약술된 절차를 사용하여 소제하였다. 그 후에 톨루엔 중 1.5 중량％ 폴리(알파-메틸스티렌)의 용액 (알드리치 케미칼)으로 스핀 코팅하였다. 그 후에 웨이퍼를 공기중 100℃에서 10분 동안 베이킹하였다. 타원편광측정법으로 측정한 두께는 494Å이었다. 이것을 톨루엔 스트림으로 20초 동안 세정하고, 송풍 건조하였다. 다시 타원편광측정법으로 조사하면, 잔류 필름의 두께는 4Å인 것으로 밝혀졌다. 이는 세정으로 인해 99％ 초과의 중합체 손실이 있었음을 나타낸다.
실시예 1의 웨이퍼의 작은 샘플을 타원편광측정법으로 재측정하면 플라즈마 중합된 알파-메틸스티렌 층의 두께는 117Å인 것으로 밝혀졌다. 이것을 톨루엔으로 20초 동안 세정하고 송풍 건조하였다. 이것을 다시 타원편광측정법으로 조사하면 플라즈마 중합된 알파-메틸스티렌 층의 두께는 108Å인 것으로 밝혀졌다. 이는 세정으로 인해 8％의 중합체 손실이 있었음을 나타낸다.
실시예 2의 웨이퍼의 작은 샘플을 타원편광측정법으로 재측정하면 플라즈마 중합된 알파-메틸스티렌 층의 두께는 138Å인 것으로 밝혀졌다. 이것을 톨루엔으로 20초 동안 세정하고 송풍 건조하였다. 이것을 다시 타원편광측정법으로 조사하면 플라즈마 중합된 알파-메틸스티렌 층의 두께는 120Å인 것으로 밝혀졌다. 이는 세정으로 인해 13％의 중합체 손실이 있었음을 나타낸다.
플라즈마 중합된 알파- 메틸스티렌의 패턴화된 층
2개의 섀도우 마스크를 폴리이미드 필름으로의 구멍 패턴의 레이저 박리에 의해 형성하였다. 2개의 실리콘 웨이퍼를 상기 언급한 용매 세척 및 UV-오존 노출을 통해 소제하였다. 한 섀도우 마스크를 각 웨이퍼에 테이핑하였다. 이러한 마스킹된 웨이퍼 하나를 300 W 플라즈마 중합 (실시예 1)에 포함시키고, 또다른 하나를 900 W 플라즈마 중합 (실시예 3)에 포함시켰다. 플라즈마 중합된 층을 침착시키고 샘플을 침착 챔버로부터 제거한 후에, 실리콘 웨이퍼를 수증기가 샘플 상에 물방울로 응축되기 시작하는 지점까지 냉각시킴으로써 응축 영상을 찍으면, 패턴화된 층이 나타났다. 그 후에 샘플을 광학 현미경을 사용하여 조사하였다. 도 1은 300 W 샘플을 도시하고, 도 2는 900 W 샘플을 도시하였다.
본 발명의 다양한 수정 및 변경이 본 발명의 범주 및 취지로부터 이탈함이 없이 당업자에게 자명할 것이다. 본 발명은 예시 실시양태 및 본원에 상술된 실시예에 의해 지나치게 제한받지 않으며, 이러한 실시예 및 실시양태는 하기 본원에 상술된 특허청구범위에 의해서만 제한받는 본 발명의 범주내에서 단지 예시로서 제시된 것으로 이해되어야 한다.

Claims (28)

  1. (a) 실질적으로 플루오르화되지 않은 중합체 층을, (i) 단량체를 포함하는 전구체를 플라즈마 중합하는 기술 및 (ii) 단량체의 공중합 단위로 구성된 하나 이상의 중합체를 포함하는 대상(target)으로부터 스퍼터링하는 기술로 이루어진 군으로부터 선택되는 플라즈마-기반 침착 기술을 사용하여 유전체 층으로 침착시키는 단계, 및
    (b) 유기 반도체 층을 상기 중합체 층에 인접하게 침착시키는 단계
    를 포함하며, 상기 단량체는 방향족 단량체, 실질적인 탄화수소 단량체 및 이들의 조합물로 이루어진 군으로부터 선택되는 것인, 유기 전자 장치의 제조 방법.
  2. 제1항에 있어서, 상기 단량체가 방향족 단량체인 방법.
  3. 제2항에 있어서, 상기 방향족 단량체가 탄화수소 치환기만을 포함하는 것인 방법.
  4. 제1항에 있어서, 상기 중합체 층이 나프탈렌, 벤젠, 에틸 벤젠, 톨루엔, 크실렌, 메시틸렌, 스티렌, 페닐아세틸렌 및 이들의 조합물로 이루어진 군으로부터 선택되는 단량체의 공중합 단위를 포함하는 것인 방법.
  5. 제4항에 있어서, 상기 중합체 층이 스티렌계 공중합 단위를 포함하는 것인 방법.
  6. 제5항에 있어서, 상기 스티렌계 공중합 단위가 α-메틸스티렌, 4-tert-부틸스티렌, 2-메틸스티렌, 3-메틸스티렌, 4-메틸스티렌 및 이들의 조합물로 이루어진 군으로부터 선택되는 단량체로부터 유도되는 것인 방법.
  7. 제6항에 있어서, 상기 스티렌계 공중합 단위가 α-메틸스티렌으로부터 유도되는 것인 방법.
  8. 제1항에 있어서, 상기 유전체 층이 플라즈마-기반 침착 기술을 사용하여 침착되고, 상기 유전체 층과 상기 중합체 층이 합체된 층인 방법.
  9. 제1항에 있어서, 상기 중합체 층이 섀도우 마스크(shadow mask)의 구멍을 통해 상기 유전체 층상에 침착되는 방법.
  10. 제9항에 있어서, 상기 중합체 층이 예비선택된 패턴을 형성하는 방법.
  11. 제9항에 있어서, 상기 유전체 층이 상기 섀도우 마스크의 구멍 또는 제2 섀 도우 마스크의 구멍을 통해 플라즈마-기반 침착 기술을 사용하여 침착되고, 상기 유전체 층과 상기 중합체 층이 합체된 층인 방법.
  12. 제1항에 있어서, 상기 중합체 층이 단량체를 포함하는 전구체를 플라즈마 중합함으로써 침착되는 방법.
  13. 제12항에 있어서, 플라즈마 중합이 펄스식(pulsed)-플라즈마 여기를 사용하여 수행되는 방법.
  14. 제1항에 있어서, 상기 중합체 층에 잔류하는 자유 라디칼을 켄칭하는 단계를 더 포함하는 방법.
  15. 제1항에 있어서, 상기 유기 전자 장치가 유기 박막 트랜지스터이고 상기 유전체 층이 게이트 유전체인 방법.
  16. 제15항에 있어서, 상기 유기 박막 트랜지스터를 하나 이상의 다른 박막 트랜지스터와 상호 연결하여 집적회로를 형성하는 단계를 더 포함하는 방법.
  17. (a) 기판을 제공하는 단계,
    (b) 게이트 전극 재료를 상기 기판에 증착시키는 단계,
    (c) 게이트 유전체를 상기 게이트 전극 재료에 증착시키는 단계,
    (d) 방향족 단량체, 실질적인 탄화수소 단량체 및 이들의 조합물로 이루어진 군으로부터 선택되는 단량체를 포함하는 전구체를 상기 게이트 유전체 상으로 플라즈마 중합하여 그 위에 실질적으로 플루오르화되지 않은 중합체 층을 형성하는 단계,
    (e) 유기 반도체 층을 상기 중합체 층에 인접하게 증착시키는 단계, 및
    (f) 소스 전극 및 드레인 전극을 상기 유기 반도체 층에 인접하게 증착시키는 단계
    를 포함하는 유기 박막 트랜지스터의 제조 방법.
  18. 제17항에 있어서, 상기 게이트 전극 재료, 상기 게이트 유전체, 상기 중합체 층, 상기 유기 반도체 층, 및 상기 소스 전극 및 드레인 전극 중 하나 이상이 섀도우 마스크의 구멍을 통해 침착되는 방법.
  19. 제18항에 있어서, 상기 게이트 전극 재료, 상기 게이트 유전체, 상기 중합체 층, 상기 유기 반도체 층, 및 상기 소스 전극 및 드레인 전극이 각각 하나 이상의 섀도우 마스크의 하나 이상의 구멍을 통해 침착되는 방법.
  20. 유전체 층 상에 실질적으로 플루오르화되지 않은 중합체 층과 상기 중합체 층에 인접한 유기 반도체 층을 포함하고, 상기 중합체 층은 방향족 중합체 또는 실 질적인 탄화수소 중합체를 포함하며 실질적으로 불용성인 유기 전자 장치.
  21. 제20항에 있어서, 상기 중합체 층이 나프탈렌, 벤젠, 에틸 벤젠, 톨루엔, 크실렌, 메시틸렌, 스티렌, 페닐아세틸렌 및 이들의 조합물로 이루어진 군으로부터 선택되는 단량체의 공중합 단위를 포함하는 것인 유기 전자 장치.
  22. 제21항에 있어서, 상기 중합체 층이 스티렌계 공중합 단위를 포함하는 것인 유기 전자 장치.
  23. 제22항에 있어서, 상기 스티렌계 공중합 단위가 α-메틸스티렌, 4-tert-부틸스티렌, 2-메틸스티렌, 3-메틸스티렌, 4-메틸스티렌 및 이들의 조합물로 이루어진 군으로부터 선택되는 단량체로부터 유도되는 것인 유기 전자 장치.
  24. 제23항에 있어서, 상기 스티렌계 공중합 단위가 α-메틸스티렌인 유기 전자 장치.
  25. 제20항에 있어서, 상기 중합체 층이 패턴화되고, 패턴은 섀도우 마스크의 구멍에 의해 한정되는 것인 유기 전자 장치.
  26. 제20항에 있어서, 상기 중합체 층 및 상기 유전체 층이 합체된 유기 전자 장 치.
  27. 제20항에 있어서, 상기 장치가 유기 박막 트랜지스터이고 상기 유전체 층이 게이트 유전체인 유기 전자 장치.
  28. 제27항의 유기 박막 트랜지스터를 포함하는 집적회로.
KR1020077009606A 2004-09-30 2005-08-26 표면 처리된 유전체 층을 갖는 전자 장치의 제조 방법 KR20070072897A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/954,413 US7399668B2 (en) 2004-09-30 2004-09-30 Method for making electronic devices having a dielectric layer surface treatment
US10/954,413 2004-09-30

Publications (1)

Publication Number Publication Date
KR20070072897A true KR20070072897A (ko) 2007-07-06

Family

ID=35427645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077009606A KR20070072897A (ko) 2004-09-30 2005-08-26 표면 처리된 유전체 층을 갖는 전자 장치의 제조 방법

Country Status (7)

Country Link
US (2) US7399668B2 (ko)
EP (1) EP1800358A1 (ko)
JP (1) JP2008515222A (ko)
KR (1) KR20070072897A (ko)
CN (1) CN100593249C (ko)
CA (1) CA2582332A1 (ko)
WO (1) WO2006039019A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0207350D0 (en) * 2002-03-28 2002-05-08 Univ Sheffield Surface
US20060214154A1 (en) * 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same
GB0507753D0 (en) * 2005-04-18 2005-05-25 Univ Durham A method for producing a nitrogen functionalised surface
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
WO2008016836A2 (en) * 2006-07-29 2008-02-07 Lotus Applied Technology, Llc Radical-enhanced atomic layer deposition system and method
US20080271625A1 (en) * 2007-01-22 2008-11-06 Nano Terra Inc. High-Throughput Apparatus for Patterning Flexible Substrates and Method of Using the Same
US20100037820A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Vapor Deposition Reactor
US20100037824A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Plasma Reactor Having Injector
US8851012B2 (en) * 2008-09-17 2014-10-07 Veeco Ald Inc. Vapor deposition reactor using plasma and method for forming thin film using the same
US8770142B2 (en) 2008-09-17 2014-07-08 Veeco Ald Inc. Electrode for generating plasma and plasma generator
EP2364380A4 (en) * 2008-12-05 2012-07-04 Lotus Applied Technology Llc HIGH SPEED DEPOSITION OF THIN LAYERS WITH ENHANCED BARRIER LAYER PROPERTIES
US8871628B2 (en) * 2009-01-21 2014-10-28 Veeco Ald Inc. Electrode structure, device comprising the same and method for forming electrode structure
US8257799B2 (en) 2009-02-23 2012-09-04 Synos Technology, Inc. Method for forming thin film using radicals generated by plasma
JP2010244868A (ja) * 2009-04-07 2010-10-28 Sony Corp 有機電界発光素子および表示装置
US8758512B2 (en) * 2009-06-08 2014-06-24 Veeco Ald Inc. Vapor deposition reactor and method for forming thin film
KR200448504Y1 (ko) * 2009-07-14 2010-04-21 주식회사 협진아이엔씨 휴대폰용 접속단자
TWI394305B (zh) * 2009-10-08 2013-04-21 Nat Univ Tsing Hua 有機薄膜電晶體之製備方法以及有機薄膜電晶體之閘極介電層表面處理方法
US8637123B2 (en) * 2009-12-29 2014-01-28 Lotus Applied Technology, Llc Oxygen radical generation for radical-enhanced thin film deposition
US8771791B2 (en) 2010-10-18 2014-07-08 Veeco Ald Inc. Deposition of layer using depositing apparatus with reciprocating susceptor
US8877300B2 (en) 2011-02-16 2014-11-04 Veeco Ald Inc. Atomic layer deposition using radicals of gas mixture
US9163310B2 (en) * 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
CA2864202A1 (en) * 2012-03-06 2013-09-12 Semblant Limited Coated electrical assembly
AU2016275278A1 (en) * 2015-06-09 2018-02-01 P2I Ltd Coatings
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
TWI805162B (zh) * 2017-04-18 2023-06-11 日商東京威力科創股份有限公司 被處理體之處理裝置
US11938512B2 (en) * 2019-11-04 2024-03-26 Hzo, Inc. In situ polymerization of para-xylene for production of parylene F-like coating

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743399A (en) * 1971-07-21 1973-07-03 Ncr Microform reader cover plate opening mechanism
US3843399A (en) * 1972-04-19 1974-10-22 Rca Corp Metallized video disc having an insulating layer thereon
JPS6058467B2 (ja) * 1977-10-22 1985-12-20 株式会社リコー 電子写真用感光体
JPS55101853A (en) 1979-01-30 1980-08-04 Agency Of Ind Science & Technol Method of fabricating comparison electrode with fet
JPS6066865A (ja) 1983-09-24 1985-04-17 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JPS62288560A (ja) 1986-06-07 1987-12-15 Masao Saito バイオセンサ−
US5210045A (en) * 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
DD277466A1 (de) 1988-11-30 1990-04-04 Karl Marx Stadt Tech Hochschul Verfahren zur immobilisierung biologisch aktiver materialien
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
US5888591A (en) * 1996-05-06 1999-03-30 Massachusetts Institute Of Technology Chemical vapor deposition of fluorocarbon polymer thin films
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP3411559B2 (ja) * 1997-07-28 2003-06-03 マサチューセッツ・インスティチュート・オブ・テクノロジー シリコーン膜の熱分解化学蒸着法
US6045864A (en) * 1997-12-01 2000-04-04 3M Innovative Properties Company Vapor coating method
US6265243B1 (en) 1999-03-29 2001-07-24 Lucent Technologies Inc. Process for fabricating organic circuits
US20040185678A1 (en) * 1999-04-15 2004-09-23 Lee Wei William Integrated circuit dielectric and method
US7238395B2 (en) 2000-05-10 2007-07-03 Nkt Research A/S Method of coating the surface of an inorganic substrates with an organic material and the product obtained
US6423630B1 (en) * 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
CN1300824C (zh) 2001-08-24 2007-02-14 Gracel株式会社 具有有机聚合物栅极绝缘层的有机半导体晶体管的制造方法
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US20030097010A1 (en) * 2001-09-27 2003-05-22 Vogel Dennis E. Process for preparing pentacene derivatives
KR20040044998A (ko) * 2001-09-27 2004-05-31 쓰리엠 이노베이티브 프로퍼티즈 컴파니 치환 펜타센 반도체
US6998068B2 (en) * 2003-08-15 2006-02-14 3M Innovative Properties Company Acene-thiophene semiconductors
US6887578B2 (en) 2001-10-30 2005-05-03 Massachusetts Institute Of Technology Fluorocarbon-organosilicon copolymers and coatings prepared by hot-filament chemical vapor deposition
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6617609B2 (en) * 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
US6821348B2 (en) * 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US20030151118A1 (en) * 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
JP2003282241A (ja) * 2002-03-25 2003-10-03 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及び製造方法
JP2003282240A (ja) * 2002-03-25 2003-10-03 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及び製造方法
US20040131881A1 (en) * 2002-12-31 2004-07-08 Eastman Kodak Company Complex fluorene-containing compounds for use in OLED devices
JP2004235298A (ja) 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
US7109519B2 (en) * 2003-07-15 2006-09-19 3M Innovative Properties Company Bis(2-acenyl)acetylene semiconductors

Also Published As

Publication number Publication date
WO2006039019A1 (en) 2006-04-13
EP1800358A1 (en) 2007-06-27
CN101057346A (zh) 2007-10-17
CA2582332A1 (en) 2006-04-13
CN100593249C (zh) 2010-03-03
US7399668B2 (en) 2008-07-15
JP2008515222A (ja) 2008-05-08
US20080145701A1 (en) 2008-06-19
US20060068519A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
KR20070072897A (ko) 표면 처리된 유전체 층을 갖는 전자 장치의 제조 방법
Babel et al. Electron transport in thin‐film transistors from an n‐type conjugated polymer
Parashkov et al. All-organic thin-film transistors made of poly (3-butylthiophene) semiconducting and various polymeric insulating layers
JP4304033B2 (ja) 有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ
US8373161B2 (en) Organic thin film transistor
KR20050039730A (ko) 실록산 중합체 계면을 갖는 유기 박막 트랜지스터
Zheng et al. Temperature resistant amorphous polyimides with high intrinsic permittivity for electronic applications
JP2008535218A (ja) 薄膜トランジスタのためのポリマー製ゲート誘電体
KR102239934B1 (ko) 유기 전자 디바이스에서 유전 구조물들의 표면 개질 방법
WO2008131836A1 (en) Process for preparing an electronic device
TW201114084A (en) Solution processable passivation layers for organic electronic devices
JP2007512680A (ja) 薄膜トランジスタの封止方法
Jang et al. Direct photo-patternable, low-temperature processable polyimide gate insulator for pentacene thin-film transistors
Ko et al. Electrically and thermally stable gate dielectrics from thiol–ene cross-linked systems for use in organic thin-film transistors
Balocco et al. Non-destructive patterning of conducting-polymer devices using subtractive photolithography
WO2003019631A1 (en) Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer
KR20150004878A (ko) 반도체 장치 및 제조 방법
Didane et al. Comparison of p-channel transistors based on α, ω-hexyl-distyryl-bithiophene prepared using various film deposition methods
EP3920238A1 (en) Organic thin-film transistor and method for producing organic thin-film transistor
Schmidt et al. Mass-printed integrated circuits with enhanced performance using novel materials and concepts
Wu et al. Ultraviolet-Patternable Polymer Insulator for Organic Thin-Film Transistors on Flexible Substrates
Zhang et al. A photosensitive copolymer for the gate insulator of organic thin-film transistors
Ding Large area vacuum fabrication of organic thin-film transistors
Abbas et al. Roll-to-roll manufacture of pentacene-based thin film transistors with a flash-evaporated polymer dielectric cured with an e-beam
Kim et al. Investigation of Solvent Effect on the Electrical Properties of Triisopropylsilylethynyl (TIPS) Pentacene Organic Thin-film Transistors

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid