KR100239783B1 - 액정표시장치의 절연막 형성방법 - Google Patents

액정표시장치의 절연막 형성방법 Download PDF

Info

Publication number
KR100239783B1
KR100239783B1 KR1019970057622A KR19970057622A KR100239783B1 KR 100239783 B1 KR100239783 B1 KR 100239783B1 KR 1019970057622 A KR1019970057622 A KR 1019970057622A KR 19970057622 A KR19970057622 A KR 19970057622A KR 100239783 B1 KR100239783 B1 KR 100239783B1
Authority
KR
South Korea
Prior art keywords
thin film
film containing
silicon
radicals
silicon component
Prior art date
Application number
KR1019970057622A
Other languages
English (en)
Other versions
KR19990038011A (ko
Inventor
김정하
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970057622A priority Critical patent/KR100239783B1/ko
Priority to US09/132,895 priority patent/US6060130A/en
Publication of KR19990038011A publication Critical patent/KR19990038011A/ko
Application granted granted Critical
Publication of KR100239783B1 publication Critical patent/KR100239783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 액정표시장치의 절연막 형성방법에 관한 것으로, 절연기판 상에 실리콘이 함유된 유기물질 박막을 형성하는 공정과, 자외선을 조사하여 실리콘이 함유된 유기물질 박막을 분해시키어 Si·라디칼을 포함한 다수의 라디칼 생성 및 이 자외선 조사에 의해 O·라디칼을 생성하는 공정과, Si·라디칼이 O·라디칼과 반응되어 절연막을 형성하는 공정을 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 고가의 장비를 사용하지 않고도 단순한 공정으로 절연막을 형성할 수 있고, 또한, 별도의 진공상태가 아닌 대기 중 또는 산소분위기에서 절연막을 형성할 수 있는 잇점이 있다.

Description

액정표시장치의 절연막 형성방법
본 발명은 액정표시장치의 절연막 형성방법에 관한 것으로, 특히, 고가의 장비나 복잡한 공정절차없이 절연막을 형성하기에 적당한 액정표시장치의 절연막 형성방법에 관한 것이다.
일반적으로, 액정표시장치에 형성되는 박막 트랜지스터는 비정질실리콘 또는 저온의 다결정실리콘을 이용하고 있으며, 비정질실리콘에 비해 전자나 전공 등 캐리어의 이동도가 높고, 패널 상에 별도의 구동회로부를 부착하지 않고 내장할 수 있기 때문에 점차로 저온의 다결정실리콘으로 대체되고 있다. 이 저온의 다결정실리콘의 박막 트랜지스터 제조는 비정질실리콘을 레이저 등을 이용하여 결정화시킴으로써 간편하게 형성할 수도 있다.
그리고 이 박막 트랜지스터 제조 공정 중에는 게이트전극와 상술한 레이저 등을 이용한 결정화 방법으로 얻은 활성층 사이에 개재되는 게이트절연막과, 이 후 공정에서 소오스/드레인전극을 덮는 보호막으로 사용되는 패시베이션막(passivation layer)등의 절연막을 형성하는 과정이 필요한 데, 이 절연막으로는 산화실리콘 또는 질화실리콘이 사용된다.
이 절연막으로 사용된 산화실리콘 또는 질화실리콘을 형성하기 위한 종래기술로는 통상적으로 화학기상증착(CVD : Chemical Vapor Deposition 이하, CVD 라 칭함) 방법 또는 열산화(thermal oxide) 방법 등이 이용되었다.
상술한 CVD 란 기체 상태의 화합물을 분해한 후에 화학적 반응에 의해 절연기판 위에 박막 등을 형성하는 것으로, 이 박막은 주로 질소나 산소 등의 분위기에서 진공상태의 반응챔버(process chamber) 내에 실리콘가스를 유입시키므로써 산화실리콘 또는 질화실리콘 등을 얻을 수 있다. 이 때, 부착력이 강한 막을 얻기 위해서는 기판의 가열이 필요하다. 이 과정에서 유입된 실리콘 등의 반응가스를 분해하는 데는 열, RF 전력에 의한 플라즈마(plasma) 에너지, 레이저(laser) 또는 자외선의 광에너지가 이용되며, 절연기판의 가열에 의해 분해된 원자나 분자의 반응을 촉진하거나 형성된 박막의 물리적 성질을 조절하기도 한다.
그리고 열산화 공정은 대기압에서 행해지는 개관(open-tube)반응으로, 실리콘의 열산화는 건식 산화와 습식 산화 와 수증기 산화로 나뉜다. 이를 설명하면, 우선, 건식 산화는 열에 의한 산화막 형성 공정 중에서 가장 간단한 것이며, 실리콘과 산소 두가지 종류의 원소만이 포함되나, 늦은 속도로 박막이 성장된다.
그리고 습식산화는 산소가스에 조절된 양의 수증기를 합함으로써 이루어지는 데, 이 수증기가 산화막의 성장 속도를 증가시킨다. 수증기 산화는 산화막 형성 분위기의 수증기의 부분압이 1기압과 같을 때를 일컫는 데, 이 상황 아래에서 산화막이 가장 빠르게 성장된다.
그러나, 종래의 액정표시장치의 절연막 형성방법에서 상술한 바와 같이, 박막 트랜지스터에서 게이트절연막 형성 또는 보호막 등의 과정에서 절연의 목적으로 적층되는 실리콘산화물은 통상 CVD 등의 방법 또는 열산화방법 등으로 형성되나, 반응챔버의 진공유지 및 공정절차가 복잡하고 고가의 장비가 필요한 문제점이 있었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 공정절차가 간단하고 별도의 고가의 장비가 필요없는 액정표시장치의 절연막 형성방법을 제공하려는 것이다.
따라서, 본 발명의 액정표시장치의 절연막은 진공이 유지되는 상태가 아닌 대기중 또는 산소분위기에서 쉽게 형성할 수 있는 방법으로, 절연기판 상에 실리콘이 함유된 유기물질 박막을 형성하는 공정과, 실리콘이 함유된 유기물질 박막 상에 자외선을 조사하여 Si·라디칼을생성시키고 또한 자외선조사에 의해 생성된 O·혹은 H·라디칼과 Si·이 반응함으로써절연막을 형성하는 공정을 구비한 것이 특징으로 한다.
도 1a 내지 도 1b 은 본 발명에 따른 액정표시장치의 절연막 형성을 위한 제조공정도이다.
도 2a 내지 도 2i 는 본 발명의 실리콘 성분을 함유한 유기물질의 실시예를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명 *
100. 절연기판
102. 실리콘 성분이 함유된 유기물질 박막
104. 절연막
이하, 첨부된 도면을 참조하여 본 발명을 설명하겠다.
도 1a 내지 도 1b 는 본 발명에 따른 액정표시장치의 절연막 형성을 위한 공정도이고, 도 2a 내지 도 2i 는 본 발명의 실리콘 성분을 함유한 유기물질의 실시예를 도시한 도면이다.
도면에 도시되지 않았지만, 통상적인 액정표시장치에는 회소부와 이를 구동시키기 위한 구동회로부에 각각의 박막 트랜지스터가 형성되는 데, 이 박막 트랜지스터는 절연기판의 소정영역에 게이트전극이 패터닝되어 있고, 이 게이트전극을 덮는 게이트절연막 및 활성층이 순차적으로 적층되어 있고, 이 활성층을 일부 노출시키도록 패터닝된 소오스/드레인전극이 형성되어져 있다. 그리고 소오스/드레인전극을 덮는 보호막이 형성되어져 있는 데, 여기에서 게이트절연막 또는 보호막으로 사용되는 절연막을 형성하기 위한 공정을 본 발명의 실시예에서 아래와 같이 상술한다.
도 1a 와 같이, 절연기판(100) 위에 실리콘 성분이 함유된 유기물 박막(102)을 형성한다.여기에서는 절연기판 상에 게이트전극이 형성되는 공정을 편의상 생략하였다.
실리콘 성분이 함유된 유기물 박막(102)을 형성한 후, 대기 중 또는 산소분위기에서 파장 210 nm 이하, (여기에서는 172 nm의 파장을 예로 하여 설명한다.) 그리고 30 W 이상의 출력으로 자외선(Ultra-Violet)을 실리콘 성분이 함유된 유기물 박막(102)에 조사시킨다.
도 1b 와 같이, 실리콘 성분이 함유된 유기물 박막(102)은 조사된 자외선에 의해 각각의 결합이 파괴되어 여러 종류의 라디칼 상태로 되며, 이 중에 Si·라디칼이 대기 중 또는 산소분위기에서 자외선에 의해 생성된O·라디칼과 반응하여 절연막(104)이 형성된다.
이하, 실리콘 성분이 함유된 유기물질 및 이를 이용하여 절연막(104)이 형성되는 메카니즘(mechanisim)을 설명하겠다.
실리콘 성분이 함유된 유기물질로는 도 2a 내지 도 2i 에 도시된 바와 같이 순서대로 나열하면,polysiloxane cinnamate copolymer,poly siloxane cinnamate, poly(dimethylsiloxane), phenyl silane, N -(trimethylsilyl) acetamide, trimethylsilyl acetate, 1-(Trimethylsilyl- methyl)-urea, 1,4- Bis(trimethylsilyl)-benzene, 1,4--Bis(trimethylsilyl)-1,3-butadiyne 등을 예로 들 수 있다.
상기와 같은 여러 실리콘 성분을 함유한 유기물 박막은 분자구조에서 살펴볼 수 있듯이, O-O 또는 O=O 또는 O-H 또는 C-C 또는 C-H 또는 C-O 또는 C=C 또는 C=O 또는 N-H 또는 C-N 또는 Si-O 등의 원자와 원자가 서로 단일의 또는 이중의 결합을 이루면서 여러 형태로 연결되어 있다.
이 실리콘 성분을 함유한 유기물 박막에 자외선(UV) 조사 시, 이 자외선에서 일정량의 에너지가 방출된다.
E = Nhν = Nh C /λ ………………(Ｉ)
N = 6.022 × 1023 mol -1 〔N 은 아보가드로수(avogadro number)〕
h= 6.626×10-23kJs 〔h는 플랭크상수(plank constant)〕
C = 2.988 ×108ms-1〔C 는 빛의 속도〕
λ: 빛의 파장 〔1nm = 10-9m〕
상기 식(Ｉ)에 의해 자외선램프에서 방출되는 172 nm 파장을 갖는 빛에너지는 695 kJmol-1이 된다.
자외선 조사 시에 방출되는 상술한 수치의 에너지에 의해 대기 중 또는 산소 분위기에서 존재하는 산소분자가 하기의 (Ⅰ) 및 (Ⅱ) 식과 같이 분해 또는 결합하게 된다.
O2→ O· + O· …………(Ⅰ)
O· + O2→ O3…………(Ⅱ)
즉, 자외선램프에서 방출되는 172 nm 파장을 갖는 695 kJmol-1의 에너지값보다도 이중결합 형태를 갖는 산소원자와 원자의 결합에너지값이 490.4 kJmol-1으로 훨씬 작기 때문에 쉽게 분해반응을 일으키어 O·라디칼을 생성하거나, 산소분자가 생성된 O·라디칼과 반응하여 O3를 생성하기도 한다. 여기에서 이중결합 형태를 갖는 산소원자와 원자와의 결합에너지 값은 《표 1》에서 제시되어 있다.
또한, 자외선 조사 시에 방출되는 상술한 수치의 에너지에 의해서 실리콘 성분을 함유한 유기물 박막(102)이 분해반응을 일으키게 된다. 즉, 이 실리콘 성분을 함유한 유기물 박막(102)에 있어서, C-H 또는 C-C 또는 C-O 또는 C-N 또는 O-H 또는 O=O 또는 O-O 또는 Si-C 또는 Si-H 또는 Si-Si 또는 N≡N 등의 결합이 해리가 되며, 이 해리되는 정도는 각각의 분자 결합에너지에 의해 다르며, 통상 분자의 결합에너지 보다도 큰 에너지를 가해야 한다. 이 각각의 분자 결합에너지는 하기의 《 표 1 》에 명시되어 있다.
각기 다른 형태로 결합되어 있는 분자결합을 분해시키는 데에는 일정한 결합에너지가 필요하며, 이 결합에너지 값은 다음과 같다.
결합종류 결합에너지(kJmol -1 ) 결합종류 결합에너지(kJmol -1 )
C-H 413.4 O-O 138.4
C-C 347.7 Si-C 451.5
C-O 351.5 Si-H ≤299.2
C-N 291.6 Si-Si 326.8±10
O-H 462.8 N≡N 945.3±0.59
O=O 490.4
상기 《 표 1 》에서의 분자의 결합에너지보다 큰 에너지의 빛을 쪼여주면 결합이 끊어지고 각각의 라디칼이 생성된다.
따라서, 각각의 분자의 결합에너지는 《 표 1 》에서 볼 수 있듯이, 조사되는 자외선으로 부터 방출되는 에너지 값 이하가 되므로, 쉽게 폴리머의 분자결합이 끊어지게 된다.
즉,
C-H 또는 C-N 또는 C-C 또는 C-O 또는 Si-H 또는 Si-C 으로 결합된 Si 을 함유한 물질 → C· + H· + O· + Si·+ N· ………… (Ⅲ)
(Ⅲ)과 같이, 유기물 박막이 각각 C·, H·, O·, N·, Si·라디칼로 광분해된다.
C → CO2(g)↑
O → O2↑
H → H2O ↑
N → N2(g) 또는 NH3(g) ……………(Ⅳ)
(Ⅳ)에서와 같이, 광분해된 C·또는 H·또는 O·또는 N·라디칼은 (Ⅰ)혹은 (Ⅲ)에서 생성된 O·라디칼 또는H·라디칼 또는N·라디칼과서로 반응하여 가스상태의 CO2또는O2또는 H2O 또는 N2또는 NH3가 되어 날아감으로써 절연기판(100)에서 제거된다.
한편, Si·라디칼은 (Ⅰ) 또는 (Ⅲ) 식에서 생성된 O·라디칼과 반응하여SiO2(silicon oxide)가 생성되며, 이 때 생성된 성분들은 휘발성질이 없으므로 절연기판(100) 상에 남게된다.
즉,
Si·+ XO· → SiOX…………(Ⅴ)
의 형태로 존재한다.
따라서, 본 발명에서는 대기 중 또는 산소분위기애서 실리콘성분이 함유된 유기물질에 일정에너지를 갖는 자외선를 조사시킴으로써 유기물질이 분해되어 라디칼 형태로 존재하게 된다. 이 분해된 Si·라디칼을 제외한 여러 리디칼은 대기 중에서 자외선에 의해 분해된 다른 성분과 결합되어 가스형태로 소모되나, Si·라디칼은 대기 중의 O·라디칼과 반응하여 SiOx형태인 절연막(104)이 형성된다.
상술한 바와 같이, 본 발명의 액정표시장치의 절연막 형성방법에서는 별도의 고가의 장비가 필요없이 단순한 공정으로 절연막을 형성할 수 있다.
또한, 별도의 진공분위기를 형성하지 않고도 대기 중 또는 산소분위기에서 절연막을 형성할 수 있는 잇점이 있다.

Claims (14)

  1. 절연기판 상에 실리콘이 함유된 유기물질 박막을 형성하는 공정과,
    자외선을 조사하여 상기 실리콘이 함유된 유기물질 박막을 분해시키어 Si·라디칼을 포함한 다 수의 라디칼 생성 및 상기 자외선 조사에 의해 O·라디칼을 생성하는 공정과,
    상기 Si·라디칼이 상기 O·라디칼과 반응되어 절연막을 형성하는 공정을 구비한 액정표시장치의 절연막 형성방법.
  2. 청구항 1에 있어서,
    상기 공정은 대기 중 또는 산소분위기에서 진행된 것이 특징인 액정표시장치의 절연막 형성방법.
  3. 청구항 1에 있어서,
    상기 자외선 조사에 의해 상기 대기 중 또는 산소분위기에 존재하는 산소분자가 분해됨으로써 O·라디칼을 공급시킨 것을 특징으로 하는 액정표시장치의 절연막 형성방법.
  4. 청구항 1 또는 청구항 3에 있어서,
    상기 자외선은 상기 실리콘이 함유된 유기물질 박막의 분자 결합에너지 보다도 큰 에너지를 갖도록 조사된 것이 특징인 액정표시장치의 절연막 형성방법.
  5. 청구항 4에 있어서,
    상기 자외선은 210 nm 이하의 파장과 30 W 이상의 출력을 갖도록 조사된 것이 특징인 액정표시장치의 절연막 형성방법.
  6. 청구항 1에 있어서,
    상기 절연막은 산화실리콘인 것이 특징인 액정표시장치의 절연막 형성방법.
  7. 청구항 1에 있어서,
    상기 실리콘 성분이 함유된 유기물질 박막으로는polysiloxane cinnamate copolymer을 사용한 것이 특징인 액정표시장치의 절연막 형성방법.
  8. 청구항 1에 있어서,
    상기 실리콘 성분이 함유된 유기물질 박막으로는polysiloxane cinnamate을 사용한 것이 특징인 액정표시장치의 절연막 형성방법.
  9. 청구항 1에 있어서,
    상기 실리콘 성분이 함유된 유기물질 박막으로는 poly(dimethylsiloxane)을 사용한 것이 특징인 액정표시장치의 절연막 형성방법.
  10. 청구항 1에 있어서,
    상기 실리콘 성분이 함유된 유기물질 박막으로는 Phenyl silane 을 사용한 것이 특징인 액정표시장치의 절연막 형성방법.
  11. 청구항 1에 있어서,
    상기 실리콘 성분이 함유된 유기물질 박막으로는 N-(trimethylsilyl)acetamide 을 사용한 것이 특징인 액정표시장치의 절연막 형성방법.
  12. 청구항 1에 있어서,
    상기 실리콘 성분이 함유된 유기물질 박막으로는 trimethylsilyl acetate 을 사용한 것이 특징인 액정표시장치의 절연막 형성방법.
  13. 청구항 1에 있어서,
    상기 실리콘 성분이 함유된 유기물질 박막으로는 1-(trimethylsilyl-methyl)- urea을 사용한 것이 특징인 액정표시장치의 절연막 형성방법.
  14. 청구항 1에 있어서,
    상기 실리콘 성분이 함유된 유기물질 박막으로는 1,4- Bis(trimethylsilyl)- benzene 을 사용한 것이 특징인 액정표시장치의 절연막 형성방법.
KR1019970057622A 1997-11-03 1997-11-03 액정표시장치의 절연막 형성방법 KR100239783B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970057622A KR100239783B1 (ko) 1997-11-03 1997-11-03 액정표시장치의 절연막 형성방법
US09/132,895 US6060130A (en) 1997-11-03 1998-08-12 Method of forming insulation films for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057622A KR100239783B1 (ko) 1997-11-03 1997-11-03 액정표시장치의 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR19990038011A KR19990038011A (ko) 1999-06-05
KR100239783B1 true KR100239783B1 (ko) 2000-01-15

Family

ID=19524003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057622A KR100239783B1 (ko) 1997-11-03 1997-11-03 액정표시장치의 절연막 형성방법

Country Status (2)

Country Link
US (1) US6060130A (ko)
KR (1) KR100239783B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308851B1 (ko) * 1998-11-04 2001-12-17 구본준, 론 위라하디락사 액정표시장치의 절연막 패턴 형성방법
KR100658522B1 (ko) 1999-12-17 2006-12-15 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US9255329B2 (en) * 2000-12-06 2016-02-09 Novellus Systems, Inc. Modulated ion-induced atomic layer deposition (MII-ALD)
US6627268B1 (en) * 2001-05-03 2003-09-30 Novellus Systems, Inc. Sequential ion, UV, and electron induced chemical vapor deposition
JP2002361773A (ja) * 2001-06-06 2002-12-18 Minolta Co Ltd 絶縁膜付き基板及び該基板を備えた表示素子の製造方法
TWI273352B (en) * 2002-01-24 2007-02-11 Jsr Corp Radiation sensitive composition for forming an insulating film, insulating film and display device
KR100923013B1 (ko) * 2002-11-09 2009-10-22 삼성전자주식회사 액정 배향 방법 및 액정 배향 장치
KR100917010B1 (ko) * 2002-11-27 2009-09-10 삼성전자주식회사 배향막 형성 방법 및 장치
US7871678B1 (en) 2006-09-12 2011-01-18 Novellus Systems, Inc. Method of increasing the reactivity of a precursor in a cyclic deposition process
US8053372B1 (en) 2006-09-12 2011-11-08 Novellus Systems, Inc. Method of reducing plasma stabilization time in a cyclic deposition process
KR101881181B1 (ko) 2010-11-04 2018-08-16 노벨러스 시스템즈, 인코포레이티드 탄탈륨의 이온 유도 원자층 증착
KR101401601B1 (ko) * 2012-08-17 2014-06-02 한국과학기술원 ｉＣＶＤ 공정을 이용한 절연막 형성 방법

Also Published As

Publication number Publication date
KR19990038011A (ko) 1999-06-05
US6060130A (en) 2000-05-09

Similar Documents

Publication Publication Date Title
KR100239783B1 (ko) 액정표시장치의 절연막 형성방법
US7094713B1 (en) Methods for improving the cracking resistance of low-k dielectric materials
Inoue et al. Low temperature growth of SiO2 thin film by double-excitation photo-CVD
TW445527B (en) Surface modification of semiconductors using electromagnetic radiation
EP0025717A2 (en) A semiconductor device comprising two insulating films and process for producing the same
US7381662B1 (en) Methods for improving the cracking resistance of low-k dielectric materials
KR100859115B1 (ko) 산화막 형성방법 및 장치
US4656101A (en) Electronic device with a protective film
KR970018005A (ko) 반도체 장치 제작 방법 및 장치
Bergonzo et al. Direct photo-deposition of silicon dioxide films using a xenon excimer lamp
US6924241B2 (en) Method of making a silicon nitride film that is transmissive to ultraviolet light
KR20040103393A (ko) 저유전율 절연막 및 그 형성 방법
KR20020091063A (ko) 급속 ｎ₂ 열처리에 의한 실리콘(100)상의 초박형의질화물 성장
Rojas et al. Characterization of silicon dioxide and phosphosilicate glass deposited films
KR100688420B1 (ko) 게이트 산화막 형성재료
EP0481706B1 (en) Method of producing CVD silicon oxynitride film
KR100308851B1 (ko) 액정표시장치의 절연막 패턴 형성방법
US7267848B2 (en) Method of fabricating a protective film by use of vacuum ultraviolet rays
US20030087043A1 (en) Low k dielectric film deposition process
JP2003224117A (ja) 絶縁膜の製造装置
JP3029434B2 (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JPH08504539A (ja) 半導体層及び絶縁層製造法
JP3171630B2 (ja) ＳｉＮ膜の形成方法
JPH06342786A (ja) 絶縁膜の形成方法および減圧ｃｖｄ装置
Boyd ULSI dielectrics: low-temperature silicon dioxides

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee