KR20030016266A - 3족 질화 화합물 반도체 장치 - Google Patents

3족 질화 화합물 반도체 장치 Download PDF

Info

Publication number
KR20030016266A
KR20030016266A KR1020027015516A KR20027015516A KR20030016266A KR 20030016266 A KR20030016266 A KR 20030016266A KR 1020027015516 A KR1020027015516 A KR 1020027015516A KR 20027015516 A KR20027015516 A KR 20027015516A KR 20030016266 A KR20030016266 A KR 20030016266A
Authority
KR
South Korea
Prior art keywords
layer
compound semiconductor
substrate
group iii
titanium
Prior art date
Application number
KR1020027015516A
Other languages
English (en)
Other versions
KR100595105B1 (ko
Inventor
시바타나오키
센다마사노부
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20030016266A publication Critical patent/KR20030016266A/ko
Application granted granted Critical
Publication of KR100595105B1 publication Critical patent/KR100595105B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918—Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

티타늄층 및 티타늄 질화물층은 기판 상에 각각 적층되고, 3족 질화 화합물 반도체층이 그 위에 형성된다. 티타늄 질화물층이 충분한 막두께를 가지는 조건에서 티타늄층이 제거되면, 기판으로서 티타늄 질화물층을 갖는 장치가 얻어진다.

Description

3족 질화 화합물 반도체 장치{GROUP III NITRIDE COMPOUND SEMICONDUCTOR DEVICE}
일본 특개평 제 9-237938호는 결정도가 좋은 3족 질화 화합물 반도체층을 얻기 위해 언더코트층으로서 암염 구조를 갖는 금속 질화물의 표면(111)이 기판으로서 사용된다고 기재하고 있다. 즉, 상기 공보 9-237938호에서는, 암염 구조를 갖는 금속 질화물이 기판으로서 사용되어 3족 질화 화합물 반도체층이 기판의 표면(111) 상에 성장된다.
반도체 장치용 기판은 장치의 기능을 유지하기 위해 (강성, 내구성 등)등의 특성을 가지고 있어야 한다. 기판이 금속 질화물로 이루어질 때, 상기 특성을 유지하기 위해 기판은 50㎛ 이상의 두께를 가져야 한다.
이러한 두꺼운 두께의 금속 질화물은 반도체-생성 산업용 제품용 재료로서 제공되지 않는다.
따라서, 본 발명의 목적은 산업적으로 쉽게 이용할 수 있는 원료를 사용하여 결정도가 좋은 3족 질화 화합물 반도체층을 형성하는 것이다. 따라서, 본 발명에 의해 생산된 반도체 장치는 양호한 결정 구조를 갖는 반도체층을 가지며, 저가로 제작될 수 있다.
다른 양상에 따르면, 본 발명의 또 다른 목적은 참신한 구조를 갖는 3족 질화 화합물 반도체 장치를 제공하고 상기 장치의 제조 방법을 마련하는 것이다.
본 발명은 3족 질화 화합물 반도체에 관한 것이다.
도 1은 본 발명의 제1의 실시예에 따른 발광 다이오드의 구성을 도시하는 도면.
도 2는 본 발명의 제2의 실시예에 따른 발광 다이오드의 구성을 도시하는 도면.
도 3은 본 발명의 제 3의 실시예에 따른 발광 다이오드의 구성을 도시하는 도면.
도 4의 A 및 B는 본 발명의 제 4의 실시예에 따른 발광 다이오드를 도시하는 도면.
(도면의 주요 부호에 대한 부호의 설명)
10, 22, 32, 40: 발광 다이오드11, 25 : 기판
13 : Ti층14 : TiN층
15: 버퍼층16, 26 : 클래드(clad)층
17 : 발광층을 포함하는 층18, 28 : 클래드층
19 : 광-전송가능 전극
본 발명의 발명자는 전술한 목적 중 하나 이상을 이루기 위해 실험을 하였다. 그 결과, 다음과 같은 발명을 고안하게 되었다.
즉, 본 발명에 따르면, 3족 질화 화합물 반도체 장치는 : 기판상에 형성된 티타늄층; 티타늄층 상에 형성되고, 티타늄, 지르코늄, 하프늄 및 탄탈로 이루어진 그룹에서 선택된 하나 또는 두개 이상의 금속 질화물로 이루어진 금속 질화물층; 상기 금속 질화물층 상에 형성된 3족 질화 화합물 반도체층을 포함한다.
본 발명에 따라 상기와 같이 구성된 반도체 장치에서, 티타늄, 지르코늄, 하프늄 및 탄탈로 이루어진 그룹에서 선택된 하나 또는 두개 이상의 금속 질화물로 이루어진 층이 티타늄층을 통해 기판 상에 형성된다. 금속 질화물층은 금속 질화물층 상에 형성된 3족 질화 화합물 반도체층과 금속 질화물층 사이에 격자 미스매치가 매우 낮다. 또한, 금속 질화물층은 티타늄층 상에 결정도가 양호하도록 형성될 수 있다. 또한, 티타늄층은 사파이어 등의 기판 상에 결정도가 양호하도록 형성될 수 있다. 한편, 장치의 기능을 유지하기 위해 필요한 두께는 기판에 의해 결정되므로 금속 질화물층이 얇게 형성될 수 있다. 따라서, 금속 질화물층이 쉽고 저렴하게 형성될 수 있다. 사파이어 등과 같은 일반적인 재료가 기판으로서 사용되면, 장치는 전체적으로 저렴하게 생산될 수 있다.
본 발명에서, 사파이어, SiC(실리콘 카바이드), GaN(갈륨 질화물) 등과 같은 육각형 물질 또는 Si(실리콘), GaP(갈륨 인화물), GaAs(갈륨 비화물) 등과 같은 입방형 물질이 기판으로서 사용될 수 있다. 육각형 물질의 경우에는, 언더코트층이 기판 상에서 성장된다. 입방형 물질의 경우에는, 기판의 (111) 표면이 사용된다.
SiC, GaN, 실리콘, GaP, 또는 GaAs가 기판으로서 사용될 때, 전기적 도전성이 기판에 주어질 수 있다. 후술되는 바와 같이, 티타늄 질화물(TiN), 하프늄 질화물, 지르코늄 질화물 및 탄탈 질화물과 같은 금속 질화물은 전기적 도전성을 지닌다. 그 결과, 전극이 반도체 장치의 대향면 상에 형성될 수 있다. 따라서, 장치를 제작하는 단계의 수가 감소되어, 제조 비용이 감소될 수 있다.
사파이어를 기판으로 사용하여 LED가 제작되면, 금속 질화물이 금속성 광택을 가지므로 LED로부터 방사된 광은 티타늄 질화물, 하프늄 질화물, 지르코늄 질화물, 탄탈 질화물 등에 의해 반사되어 휘도가 향상될 것이 기대된다.
또한, 금속 질화물이 사파이어보다 낮은 강성을 갖기 때문에 사파이어 기판과 각각의 3족 질화 화합물 반도체층 사이의 열확장 계수 또는 래티스 상수의 차에 의해 완화 왜곡(relaxing distortion; 내부 응력)이 작용한다.
기판은 장치의 기능을 유기하기 위한 특성(강성 및 내구력)을 가져야 한다. 따라서, 기판의 두께는 50㎛ 이상이 되도록 선택하는 것이 바람직하다. 또한, 강성이 충분히 유지될 수 있다면 두께는 얇아질 수 있다.
금속 질화물로서, 티타늄, 하프늄, 지르코늄 및 탄탈로 구성된 그룹에서 선택된 금속의 질화물 또는 상기 금속들의 합금으로 이루어진 질화물이 사용된다.
금속 질화물을 성장시키기 위한 방법은 특정 방법에 한정되는 것이 아니라 플라즈마 CVD, 열 CVD, 광학적 CVD등과 같은 CVD(chemical vapor deposition); 스퍼터링, 반응성 스퍼터링, 레이저 박리법, 이온 플래팅, 증발법, ECR 등과 같은 PVD(physical vapor deposition) 등 사용 가능한 모든 방법들이 사용될 수 있다.
상기 금속 질화물층 중 하나가 티타늄층 상에 형성되면 스퍼터링법이 사용되는 것이 바람직하다. 상기는 금속 질화물 단결정의 결정도가 향상되기 때문이다.
기판 및 티타늄층이 제공될 때 금속 질화물층의 두께는 5nm 내지 10㎛ 범위에서 선택되는 것이 바람직하다.
티타늄층의 제거로 인해 금속 질화물층이 기판으로부터 분리되면, 금속 질화물층이 기판의 특성을 가져야 하므로 금속 질화물층은 50㎛ 이상의 막두께를 갖는 것이 바람직하다. 금속 질화물층의 막두께는 100㎛ 이상인 것이 더욱 바람직하다.
티타늄층은 금속 질화물층과 기판 사이에 삽입된다. 티타늄층은 스퍼터링법 또는 기상 성장법에 의해 기판 상에 형성된다. 티타늄층의 막 두께는 특정되어 있는 것이 아니라 0.1 내지 10㎛의 범위에서 선택되는 것이 바람직하며, 0.5 내지 5㎛의 범위인 것이 더욱 바람직하고, 또한 0.2 내지 3㎛의 범위인 것이 더욱 바람직하다.
발명자의 조사에 따르면, 기판으로 사용된 실리콘의 (111) 표면 상에서 티타늄층이 성장될 때, Al층이 실리콘의 (111) 표면과 티타늄층 사이에 삽입된다. Al층의 두께는 특정되는 것이 아니라 약 100Å으로 선택된다. Al층을 형성하는 방법은 특정되는 것이 아니라 예를 들어, 스퍼터링법 또는 기상 성장법에 의해 형성된다.
티타늄층은 산(왕수(aqua regia))을 사용하여 화학적으로 에칭될 수 있다. 그 결과, 기판은 금속 질화물츨으로부터 분리된다. 전기적 도전성을 갖는 금속 질화물층에 의해, 금속 질화물층은 전극으로서 사용될 수 있다. 따라서, 3족 질화 화합물 반도체층 측면 상에 하나의 전극만 형성할 수 있다.
3족 질화 화합물 반도체 각각은 AlN, GaN, InN과 같은 2원 화합물(binary compound)과 AlxGa1-xN, AlxIn1-xN 및 GaxIn1-xN(0<X<1)과 같은 3원 화합물(ternary compound)을 포함하는 다음과 같은 일반식에 의해 표현된다 : AlxGayIn1-x-yN(0≤X≤1, 0≤Y≤1, 0≤X+Y≤1). 3족 원소는 바론(B), 탈륨(Ti) 등에 의해 부분적으로 대체될 수 있다. 질소(N)는 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi) 등에 의해 부분적으로 대체될 있다. 3족 질화 화합물 반도체층은 임의의 불순물을 포함할 수 있다. Si, Ge, Se, Te, C 등이 n-형 불순물로서 사용될 수 있다. Mg, Zn, Be, Ca, Sr, Ba 등이 p-형 불순물로서 사용될 수 있다. 또한, p-형 불순물로 도핑된 3족 질화 화합물 반도체는 노(furnace)에서 가열되거나 플라즈마 또는 전자 빔으로 조사될 수 있다. 3족 질화 화합물 반도체층 각각을 형성하는 방법은 특정되지 않는다. 예를 들어, 3족 질화 화합물 반도체층은 MOCVD법(metal organic chemical vapor deposition method)에 의해 형성되거나 MBE법(molecular beam epitaxy method), HVPE법(halide vapor phase epitaxy method), 스퍼터링법, 이온-플래팅법, 전자-샤워법 등과 같은 주지의 방법에 의해 형성될 수 있다.
또한, 동족 구조(homo structure), 단일 헤테로 구조 또는 이중 헤테로 구조가 발광 장치의 구조로서 사용될 수 있다. 양자 우물 구조(단일 양자 우물 구조 또는 다중 양자 우물 구조)도 발광층을 포함하는 층의 구조로서 사용될 수 있다.
버퍼층은 장치 기능부를 구성하는 금속 질화물층과 3족 질화 화합물 반도체층 세트(제1의 3족 질화 화합물 반도체) 사이에 형성된다. 버퍼층은 제1의 3족 질화 화합물 반도체로 이루어진다. 여기에서, 제1의 3족 질화 화합물 반도체의 일예는 AlxGayIn1-x-yN(0<X<1, 0<Y<1, 0<X+Y<1)로 표현되는 4원 화합물 반도체(quarternary compound semiconductor), AlxGa1-xN(0<X<0)로 표현되는 3원 화합물 반도체, 및 AlN, GaN, InN을 포함한다.
MOCVD법에서, AlN, GaN 등의 제1의 3족 질화 화합물 반도체층(버퍼층)은 약 400℃의 낮은 온도에서 사파이어 등의 기판 상에 직접 형성된다. 그러나, 금속 질화물층에 관해 말하자면, 제1의 3족 질화 화합물 반도체는 약 1000℃의 높은 온도에서 성장되면 더 양호한 결정을 얻을 수 있다. 따라서, 결정도가 양호한 버퍼층 상에 형성된 제2의 3족 질화 화합물 반도체층의 결정도도 향상된다.
약 1000℃의 온도는 제1의 3족 질화 화합물 반도체층(버퍼층) 상에 형성된 제2의 3족 질화 화합물 반도체층(장치 기능 형성층)의 성장 온도와 같다. 따라서, 제1의 3족 질화 화합물 반도체가 MOCVD법에 의해 형성되는 성장 온도는 600 내지 1200℃의 범위 내에서 선택되는 것이 바람직하며, 800 내지 1200℃ 사이의 범위 내에서 선택되는 것이 더욱 바람직하다.
제1의 3족 질화 화합물 반도체층(버퍼층)의 성장 온도가 상술한 바와 같이 제2의 3족 질화 화합물 반도체의 성장 온도와 동일하면, MOCVD법이 실행되는 온도가 쉽게 조정될 수 있다.
제1의 3족 질화 화합물 반도체층에 의해 구성된 버퍼층이 스퍼터링법에 의해 금속 질화물층 상에 형성될 때도, MOCVD법(성장 온도 : 1000℃)에 의해 버퍼층이형성된 경우에 얻어지는 결정도 이상의 양호한 결정도를 갖는 버퍼층이 될 수 있다. 따라서, 제1의 3족 질화 화합물 반도체층 상에 형성된 제2의 3족 질화 화합물 반도체층의 결정도도 향상된다. 또한, 제1의 3족 질화 화합물 반도체층(버퍼층)이 스퍼터링법에 의해 형성되면, MOCVD법에 의해 형성되는 것에 비해 TMA, TMI 등과 같은 값비싼 유기 금속을 원료로 필요로 하지 않는다. 따라서, 장치를 저렴하게 제작할 수 있다. 본 발명의 실시예를 이하에 기재한다.
제1의 실시예
본 실시예는 도 1에 도시된 구성을 갖는 발광 다이오드(10)에 관한 것이다.
각 층에 대한 명세는 다음과 같다.
층 : 구성 요소: 불순물
p-형층(18): p-GaN: Mg
발광층을 포함하는 층(17): INGaN층 포함
n-형층(16): n-GaN: Si
버퍼층(15): AlN
TiN층(14): TiN
Ti층(13): Ti
기판(11): 사파이어
n-형층(16)은 발광층을 포함하는 층(17)의 측면 상의 낮은 전자 밀도의 n-층과 버퍼층(15) 측면 상의 높은 전자 밀도의 n+층으로 이루어진 이중층 구조이다. 후자를 n-형 컨택트층이라고 부른다.
발광층을 포함하는 층(17)은 초격자(superlattice) 구조에 한정되지 않는다. 단일 또는 이중 헤테로형 구조, 동종 접합(homo-junction)형 구조등이 발광 장치의 구성으로서 사용될 수 있다. 단일 양자 우물 구조도 사용될 수 있다.
마그네슘 등과 같은 수용체(acceptor)로 도핑되고 넓은 띠 간격(wide band gap)을 갖는 AlxInyGa1-x-yN(x=0, y=0, x=y=0)의 층이 발광층을 포함하는 층(17)과 p-형층(18) 사이에 삽입된다. 이러한 기술은 발광층을 포함하는 층(17)으로 유입되는 전자가 p-형층(18)으로 확산되는 것을 방지하기 위해 사용된다.
p-형층(18)은 발광층을 포함하는 층(17)의 측면 상에 낮은 공밀도(hole density)를 갖는 p-층과 전자측 상에 높은 공밀도를 갖는 p+층의 이중층 구조일 수 있다. 후자는 p-형 컨택트층이라고 불린다.
Ti층(13)은 반응성 DC 마그네트론 스퍼터링법에 의해 사파이어 기판의 표면상에 형성된다. 타겟이 교체되고 TiN층(14)이 DV 마그네트론 스퍼터링법에 의해 Ti층(13) 상에 형성된다.
그리고, AlN/TiN/Ti/사파이어의 샘플이 스퍼터링 장치로부터 MOCVD 장치의 챔버(chamber)로 이동한다. 상기 챔버내에 수소 가스가 순환하는 동안, 샘플은 1100℃로 가열되어, 5분간 1100℃에서 가열된다.
그리고, n-형층(16)과 n-형층(16) 뒤의 3족 질화 화합물 반도체층은 1100℃의 온도를 유지하며 통상의 방법(MOCVD)에 따라 형성된다. 상기 성장법에서, 암모니아 가스와 트리메틸갈륨(TMG), 트리메틸알루니늄(TMA) 및 트리메틸인듐(TMI)과 같은 3족 원소 알킬 성분이 적절한 온도로 가열된 기판 상에 공급되고 열 분해 작용으로 인해 상기 기판 상에 양호한 결정이 성장된다.
3족 질화 화합물 반도체층(16 내지 18)이 형성되어 양호한 결정도를 갖는다.
광-전송가능 전극(19)은 금을 함유하는 박막으로 구성된다. 광-전송가능 전극(19)은 p-형층(18)의 상부 표면 거의 전체를 피복하도록 적층된다. p-형 전극(20)도 금을 함유하는 물질로 이루어진다. p-형 전극(20)은 기상 성장법에 의해 광-전송가능 전극(19) 상에 형성된다.
n-형 전극(21)은 에칭에 의해 노출된 n-GaN층(16)의 표면 상에 기상 성장법에 의해 형성된다. 또한, AlN 버퍼층(15)은 MOCVD법 또는 다른 방법에 의해 형성될 수 있다.
제2의 실시예
도 2는 제2의 실시예에 따른 발광 다이오드(22)를 도시한다. 또한, 제1의 실시예와 동일한 부분은 동일한 참조 부호를 사용하고 그에 대한 설명은 생략한다.
층 : 구성 요소: 불순물
p-형층(18): p-GaN: Mg
발광층을 포함하는 층(17): InGaN층 포함
n-형층(16): n-GaN: Si
버퍼층(15): AlN
TiN층(14): TiN
Ti층(13): Ti
기판(25): 실리콘 단일 결정(111)
Si의 (111) 기판 상에 TiN층(14)과 TiN층(14) 이후의 층을 성장시키는 방법은 제1의 실시예와 동일한다.
또한, Si 기판층(25)은 전기적 도선성을 가지므로 n-형 전극으로서 사용될 수 있다. 또한, AlN 버퍼층(15)은 MOCVD법 또는 그 이외의 방법에 의해 형성된다. 또한, 10nm(100Å) 두께의 Al층이 Si 기판과 Ti 사이에 형성된다.
제 3의 실시예
도 3은 본 발명의 제 3의 실시예에 따른 반도체 장치를 도시한다. 본 실시예의 반도체 장치는 발광 다이오드(32)이다. 또한, 도 2와 동일한 부분은 동일한 부호로 표시하고 그 설명은 생략한다.
각 층에 대한 명세는 다음과 같다.
층 : 구성 요소: 불순물
n-형층(28): n-GaN: Si
발광층을 포함하는 층(17): InGaN층 포함
p-형층(26): p-GaN: Mg
버퍼층(15): AlN
TiN층(14): TiN
Ti층(13): Ti
기판(25): 실리콘 단일 결정(111)
도 3에 도시된 바와 같이, p-형층(26), 발광층을 포함하는 층(17)과 n-형층(28)이 버퍼층(15) 상에 연속적으로 성장된다. 따라서, 발광 다이오드(32)가 형성된다. 이러한 장치(32)의 경우에는, 저항값이 낮은 n-형층(28)이 최상위층으로 마련되므로 광-전송가능 전극(도 2의 참조번호(19))은 생략될 수 있다.
도 3에서, 참조 부호(30)는 n-형 전극을 가리킨다. Si 기판(25)은 p-형 전극으로서 직접 사용될 수 있다.
또한, AlN 버퍼층(15)은 MOCVD법 또는 이외의 방법으로 형성될 수 있다. 또한, 10nm(100Å) 두께의 Al층은 Si 기판과 Ti 사이에 형성된다.
제 4의 실시예
도 4의 A 및 B는 본 발명의 제 4의 실시예를 도시한다. 또한, 도 4의 A 및 B에서, 제1의 실시예와 동일한 부분은 동일한 참조 부호를 사용하고 이에 대한 설명은 생략한다. 본 실시예에서, TiN층(44)의 막 두께는 50㎛으로 설정되고 반도체층(15 내지 18)은 MOCVD법에 의해 TiN층(44) 상에 형성된다(도 4의 A). 그리고, Ti층(13)이 왕수(aquaregia)로 화학적으로 에칭되어, 기판이 TiN층(44)으로부터 분리된다(도 4의 B). 전극(19 내지 21)은 제1의 실시예와 동일한 방법으로 기상 성장법에 의해 형성된다. 따라서, 본 실시예에서의 발광 다이오드(40)가 구현된다.
본 실시예는 반도체층(15 내지 18)이 형성된 후 Ti층(13)이 에칭에 의해 제거되는 경우를 도시하고 있지만. 본 발명은 반도체층이 부분적으로 형성된 후 Ti층(13)이 제거되는 경우에도 적용될 수 있다.
TiN층(44)층이 형성된 직후 Ti층(13)이 제거된다. 즉, TiN 기판이 구현된다.
상술한 방법으로 얻어진 발광 다이오드(40)는 기판으로서 TiN 자체를 갖는다. TiN 기판(44)은 TiN이 전기적인 전도성을 가지므로 전극으로서 사용될 수 있다. 또한, TiN이 금속성 광택을 가지므로 발광층으로부터 방사된 광이 방사 관측 표면측을 향해(도면의 위쪽으로) 효율적으로 반사된다.
상술한 실시예는 버퍼층이 DC 마그네트론 스퍼터링법에 의해 형성된 경우를 도시하고 있지만, 본 발명은 버퍼층이 MOCVD법 또는 이외의 방법(성장 온도는 1000℃의 높은 온도)등에 의해 형성된 경우에도 적용될 수 있다.
본 발명이 적용되는 장치는 상술한 발광 장치에 한정되는 것이 아니다. 예를 들어, 본 발명은 수광기, 레이저 다이어드, 태양 전지 등과 같은 광학 장치; 정류기, 사이리스터, 트랜지스터 등과 같은 양극 장치; FET 등과 같은 단극 장치; 마이크로파 장치 등과 같은 전자 장치에도 적용될 수 있다.
본 발명은 이들 장치의 중간물의 적층(laminate)에 적용될 수 있다.
본 발명은 본 발명을 수행하기 위한 양상 및 실시예에 한정되는 것이 아니라, 본 발명의 청구항의 범주에서 벗어나지 않는 범위 내에서 당업자에 의해 수행될 수 있는 다양한 변형예를 포함한다.
본 명세서에 기재된 아이템은 다음과 같다.
첫째로, 기판 상에 티타늄층을 형성하는 단계; 티타늄, 지르코늄, 하프늄 및 탄탈로 구성된 그룹에서 선택된 하나 또는 두개 이상의 질화물로 이루어진 금속 질화물층을 티타늄층 상에 형성하는 단계; 및 금속 질화물층 상에 3족 질화 화합물 반도체층을 형성하는 단계를 포함하는 적층막 생성법을 기재한다.
상기 방법은 기판과 티타늄층 사이에 언더코트층을 형성하는 단계를 더 포함한다.
또한, 상기 방법은 티타늄층을 화학적으로 에칭함으로써 금속 질화물층으로부터 기판을 분리하는 단계를 포함한다. 여기에서, 금속 질화물층은 50㎛ 이상의 막 두께를 갖는 것이 바람직하다.
또한, 상기 방법에서, 금속 질화물층은 티타늄 질화물로 이루어질 수 있다. 한편, 기판은 사파이어, 실리콘 카바이드, 갈륨 질화물, 실리콘, 갈륨 인화물 또는 갈륨 비화물로 이루어진다.
또한, 상기 방법에서, 3족 질화 화합물 반도체 장치는 발광 장치 또는 수광기로서 사용된다.
두 번째로, 기판 상에 형성된 티타늄층; 티타늄층 상에 형성되고 티타늄, 지르코늄, 하프늄, 탄탈로 이루어진 그룹으로부터 선택된 하나 또는 두개 이상의 금속 질화물로 이루어진 금속 질화물층; 및 금속 질화물층 상에 형성된 3족 질화 화합물 반도체층을 포함하는 적층막을 기재한다.
적층막에서, 언더코트층은 기판과 티타늄층 사이에 형성된다.
또한, 금속 질화물층은 티타늄 질화물로 이루어질 수 있다. 한편, 기판은 사파이어, 실리콘 카바이드, 갈륨 질화물, 실리콘, 갈륨 인화물 또는 갈륨 비화물로 이루어질 수 있다.
또한, 적층막에서, 3족 질화 화합물 반도체층은 발광 장치의 구조 또는 수광기의 구조를 가질 수 있다.
세 번째로, 티타늄, 지르코늄, 하프늄 및 탄탈로 이루어진 그룹에서 선택된 하나 또는 두개 이상의 금속 질화물로 이루어지고 50㎛ 이상의 막 두께를 갖는 금속 질화물 기판; 및 금속 질화물 기판 상에 형성된 3족 질화 화합물 반도체층을 포함하는 적층막을 기재한다.
상기 금속 질화물은 티타늄 질화물로 이루어질 수 있다.
또한, 3족 질화 화합물 반도체층은 발광 장치의 구조 또는 수광기의 구조를 가질 수 있다.

Claims (16)

  1. 기판 상에 티타늄층을 형성하는 단계;
    상기 티타늄층 상에 티타늄, 지르코늄, 하프늄 및 탄탈로 구성된 그룹에서 선택된 하나 또는 두개 이상의 금속의 질화물로 이루어진 금속 질화물층을 형성하는 단계; 및
    상기 금속 질화물층 상에 3족 질화 화합물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 3족 질화 화합물 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 기판과 상기 티타늄층 사이에 언더코트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 3족 질화 화합물 반도체 장치의 제조 방법.
  3. 제 1항에 있어서,
    상기 티타늄층을 화학적으로 에칭함으로써 상기 금속 질화물층으로부터 상기 기판을 분리하는 단계를 더 포함하는 것을 특징으로 하는 3족 질화 화합물 반도체 장치의 제조 방법.
  4. 제 3항에 있어서,
    상기 금속 질화물층은 50㎛ 이상의 막두께를 갖는 것을 특징으로 하는 3족질화 화합물 반도체 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 금속 질화물층은 티타늄 질화물로 이루어지는 것을 특징으로 하는 3족 질화 화합물 반도체 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 기판은 사파이어, 실리콘 카바이드, 갈륨 질화물, 실리콘, 갈륨 인화물 및 갈륨 비화물중 하나로 이루어지는 것을 특징으로 하는 3족 질화 화합물 반도체 장치의 제조 방법.
  7. 제 1항에 있어서,
    상기 3족 질화 화합물 반도체 장치는 발광 장치 또는 수광기인 것을 특징으로 하는 3족 질화 화합물 반도체 장치의 제조 방법.
  8. 기판;
    상기 기판 상에 형성된 티타늄층;
    상기 티타늄층 상에 형성되고, 티타늄, 지르코늄, 하프늄 및 탄탈로 구성된 그룹으로부터 선택된 하나 또는 두개 이상의 금속의 질화물로 이루어진 금속 질화물층; 및
    상기 금속 질화물층 상에 형성된 3족 질화 화합물 반도체층을 포함하는 것을 특징으로 하는 3족 질화 화합물 반도체 장치.
  9. 제 8항에 있어서,
    상기 기판과 상기 티타늄층 사이에 형성된 언더코트층을 더 포함하는 것을 특징으로 하는 3족 질화 화합물 반도체 장치.
  10. 제 8항에 있어서,
    상기 금속 질화물층은 티타늄 질화물로 이루어지는 것을 특징으로 하는 3족 질화 화합물 반도체 장치.
  11. 제 8항에 있어서,
    상기 기판은 사파이어, 실리콘 카바이드, 갈륨 질화물, 실리콘, 갈륨 인화물 및 갈륨 비화물중 하나로 이루어지는 것을 특징으로 하는 3족 질화 화합물 반도체 장치.
  12. 제 10항에 있어서,
    상기 기판은 사파이어로 이루어지는 것을 특징으로 하는 3족 질화 화합물 반도체 장치.
  13. 제 8항에 있어서,
    상기 3족 질화 화합물 반도체층은 발광 장치의 구조 또는 수광기의 구조를 갖는 것을 특징으로 하는 3족 질화 화합물 반도체 장치.
  14. 50㎛ 이상의 막 두께를 가지며, 티타늄, 지르코늄, 하프늄 및 탄탈로 구성된 그룹에서 선택된 하나 또는 두개 이상의 금속의 질화물로 이루어지는 금속 질화물 기판; 및
    상기 금속 질화물 기판 상에 형성된 3족 질화 화합물 반도체층을 포함하는 3족 질화 화합물 반도체 장치.
  15. 제 14항에 있어서,
    상기 금속 질화물은 티타늄 질화물인 것을 특징으로 하는 3족 질화 화합물 반도체 장치.
  16. 제 14항에 있어서,
    상기 3족 질화 화합물 반도체층은 발광 장치의 구조 또는 수광기의 구조를 갖는 것을 특징으로 하는 3족 질화 화합물 반도체 장치.
KR1020027015516A 2000-07-19 2001-07-18 3족 질화 화합물 반도체 장치 KR100595105B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000219798A JP3963068B2 (ja) 2000-07-19 2000-07-19 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JPJP-P-2000-00219798 2000-07-19
PCT/JP2001/006238 WO2002007233A2 (en) 2000-07-19 2001-07-18 Group iii nitride compound semiconductor device

Publications (2)

Publication Number Publication Date
KR20030016266A true KR20030016266A (ko) 2003-02-26
KR100595105B1 KR100595105B1 (ko) 2006-07-03

Family

ID=18714515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027015516A KR100595105B1 (ko) 2000-07-19 2001-07-18 3족 질화 화합물 반도체 장치

Country Status (9)

Country Link
US (1) US6897139B2 (ko)
EP (1) EP1301947B1 (ko)
JP (1) JP3963068B2 (ko)
KR (1) KR100595105B1 (ko)
CN (1) CN1200466C (ko)
AU (1) AU2002222970A1 (ko)
DE (1) DE60130461T2 (ko)
TW (1) TW498564B (ko)
WO (1) WO2002007233A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766858B1 (ko) * 2006-03-16 2007-10-12 서울옵토디바이스주식회사 질화물 반도체 발광소자용 버퍼층 형성 방법 및 그 질화물반도체 발광소자
KR101132910B1 (ko) * 2005-07-05 2012-04-04 엘지이노텍 주식회사 발광 다이오드 제조방법
US9048346B2 (en) 2006-04-14 2015-06-02 Lg Innotek Co., Ltd. Semiconductor light emitting device including a metal nitride buffer layer and fabrication method thereof

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710139B2 (ja) 2001-01-15 2011-06-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
EP1512171A2 (en) * 2002-05-17 2005-03-09 The Regents of the University of California Hafnium nitride buffer layers for growth of gan on silicon
CN1833468A (zh) * 2003-04-15 2006-09-13 发光装置公司 发光装置
US7442644B2 (en) * 2004-07-21 2008-10-28 Nichia Corporation Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same
JP4345626B2 (ja) 2004-09-27 2009-10-14 豊田合成株式会社 半導体素子及びその製造方法。
WO2006071806A2 (en) 2004-12-27 2006-07-06 Quantum Paper, Inc. Addressable and printable emissive display
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
US8877101B2 (en) 2007-05-31 2014-11-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, power generating or other electronic apparatus
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US8456392B2 (en) 2007-05-31 2013-06-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US9419179B2 (en) 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8809126B2 (en) 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US9343593B2 (en) 2007-05-31 2016-05-17 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8674593B2 (en) 2007-05-31 2014-03-18 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8889216B2 (en) 2007-05-31 2014-11-18 Nthdegree Technologies Worldwide Inc Method of manufacturing addressable and static electronic displays
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
US9018833B2 (en) 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US8133768B2 (en) 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US9534772B2 (en) 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US8415879B2 (en) 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8846457B2 (en) 2007-05-31 2014-09-30 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US7992332B2 (en) 2008-05-13 2011-08-09 Nthdegree Technologies Worldwide Inc. Apparatuses for providing power for illumination of a display object
US8127477B2 (en) 2008-05-13 2012-03-06 Nthdegree Technologies Worldwide Inc Illuminating display systems
KR101149677B1 (ko) * 2010-01-20 2012-07-11 주식회사 엘지실트론 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자, 태양전지, ｌｅｄ
CN102208338B (zh) * 2010-03-30 2014-04-23 杭州海鲸光电科技有限公司 蓝宝石基复合衬底及其制造方法
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
KR101883840B1 (ko) * 2011-08-31 2018-08-01 엘지이노텍 주식회사 발광소자
US9764992B2 (en) * 2013-02-06 2017-09-19 Toyo Tanso Co., Ltd. Silicon carbide-tantalum carbide composite and susceptor
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
KR102187499B1 (ko) * 2014-05-19 2020-12-08 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
KR102427203B1 (ko) 2014-05-27 2022-07-29 실라나 유브이 테크놀로지스 피티이 리미티드 n-형 및 p-형 초격자를 포함하는 전자 디바이스
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
US11584969B2 (en) * 2015-04-08 2023-02-21 Metal Improvement Company, Llc High fatigue strength components requiring areas of high hardness
CN104952710B (zh) * 2015-06-12 2018-01-30 湘能华磊光电股份有限公司 一种led外延层生长方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642390A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Formation of electrode on semiconductor device
US5115286A (en) * 1988-08-26 1992-05-19 Hewlett-Packard Company Electro-optical device with inverted transparent substrate and method for making same
DE4110057A1 (de) * 1991-03-27 1992-10-01 Hoechst Ag Verfahren zur herstellung eines mehrfarben-pruefbildes und hierfuer geeignetes strahlungsempfindliches aufzeichnungsmaterial
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5721188A (en) * 1995-01-17 1998-02-24 Engelhard Corporation Thermal spray method for adhering a catalytic material to a metallic substrate
JPH0951139A (ja) 1995-08-09 1997-02-18 Hitachi Ltd 半導体レーザ素子
JP3740730B2 (ja) 1996-02-23 2006-02-01 住友電気工業株式会社 窒化炭素単結晶膜
JP3779766B2 (ja) 1996-02-29 2006-05-31 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体装置
JP3446495B2 (ja) 1996-09-25 2003-09-16 昭和電工株式会社 化合物半導体エピタキシャルウエハの製造方法
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
JP3363740B2 (ja) 1997-03-12 2003-01-08 三洋電機株式会社 窒化物系化合物半導体の電極および半導体素子
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
US6100586A (en) * 1997-05-23 2000-08-08 Agilent Technologies, Inc. Low voltage-drop electrical contact for gallium (aluminum, indium) nitride
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6423990B1 (en) * 1997-09-29 2002-07-23 National Scientific Corporation Vertical heterojunction bipolar transistor
JP3480297B2 (ja) 1997-10-10 2003-12-15 豊田合成株式会社 半導体素子
JP3444208B2 (ja) 1997-10-10 2003-09-08 豊田合成株式会社 ＧａＮ系の半導体素子
JP3517867B2 (ja) * 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
JP3019085B1 (ja) 1998-10-09 2000-03-13 サンケン電気株式会社 半導体発光素子及びその製造方法
US6265653B1 (en) * 1998-12-10 2001-07-24 The Regents Of The University Of California High voltage photovoltaic power converter
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
EP1039555A1 (en) 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US6355393B1 (en) * 1999-03-10 2002-03-12 Fuji Photo Film Co., Ltd. Image-forming method and organic light-emitting element for a light source for exposure used therein
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP2001274528A (ja) * 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
JP4710139B2 (ja) * 2001-01-15 2011-06-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2003043308A (ja) * 2001-07-27 2003-02-13 Hikari Tekku Kk 丸型多心フェルールの構造及びその製造方法
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132910B1 (ko) * 2005-07-05 2012-04-04 엘지이노텍 주식회사 발광 다이오드 제조방법
KR100766858B1 (ko) * 2006-03-16 2007-10-12 서울옵토디바이스주식회사 질화물 반도체 발광소자용 버퍼층 형성 방법 및 그 질화물반도체 발광소자
US9048346B2 (en) 2006-04-14 2015-06-02 Lg Innotek Co., Ltd. Semiconductor light emitting device including a metal nitride buffer layer and fabrication method thereof

Also Published As

Publication number Publication date
DE60130461T2 (de) 2008-06-12
WO2002007233A3 (en) 2002-08-22
US6897139B2 (en) 2005-05-24
AU2002222970A1 (en) 2002-01-30
WO2002007233A2 (en) 2002-01-24
JP2002043617A (ja) 2002-02-08
KR100595105B1 (ko) 2006-07-03
DE60130461D1 (de) 2007-10-25
JP3963068B2 (ja) 2007-08-22
CN1436375A (zh) 2003-08-13
CN1200466C (zh) 2005-05-04
EP1301947B1 (en) 2007-09-12
US20030134447A1 (en) 2003-07-17
TW498564B (en) 2002-08-11
EP1301947A2 (en) 2003-04-16

Similar Documents

Publication Publication Date Title
KR100595105B1 (ko) 3족 질화 화합물 반도체 장치
KR100532645B1 (ko) Ⅲ족 질화물계 화합물 반도체 소자
US6875629B2 (en) III group nitride based semiconductor element and method for manufacture thereof
US6426512B1 (en) Group III nitride compound semiconductor device
US7521269B2 (en) Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
US7795050B2 (en) Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
WO2003072856A1 (fr) Procede de production de semi-conducteur a base d&#39;un compose nitrure du groupe iii
JPH11145514A (ja) 窒化ガリウム系半導体素子およびその製造方法
US6921923B1 (en) Group III nitride compound semiconductor device
US7902556B2 (en) Method for fabricating high-quality semiconductor light-emitting devices on silicon substrates
JP2000114599A (ja) 半導体発光素子
KR20070091901A (ko) 나노구조층을 이용한 고품위 그룹 3족 질화물계 단결정반도체 박막층 구조 성장을 위한 호모에피택셜 기판 제작및 발광 다층구조체 성장
JP2004096133A (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP2003017412A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee