KR20030001553A - Ⅰⅰⅰ족 질화물계 화합물 반도체 발광 소자 및 그 제조방법 - Google Patents

Ⅰⅰⅰ족 질화물계 화합물 반도체 발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20030001553A
KR20030001553A KR1020027015844A KR20027015844A KR20030001553A KR 20030001553 A KR20030001553 A KR 20030001553A KR 1020027015844 A KR1020027015844 A KR 1020027015844A KR 20027015844 A KR20027015844 A KR 20027015844A KR 20030001553 A KR20030001553 A KR 20030001553A
Authority
KR
South Korea
Prior art keywords
light emitting
reflective layer
layer
emitting device
compound semiconductor
Prior art date
Application number
KR1020027015844A
Other languages
English (en)
Other versions
KR100581321B1 (ko
Inventor
우에무라도시야
나가사카나오히사
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20030001553A publication Critical patent/KR20030001553A/ko
Application granted granted Critical
Publication of KR100581321B1 publication Critical patent/KR100581321B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

기판(11)의 이면[기판면(11b)]에는 발광 소자의 측벽(21a)인 사파이어 기판 부근의 거의 둘레 전체에 걸쳐 확장부(10a)가 설치된 반사층(10)이 형성되어 있다. 이로 인해 반사층 형성면[기판면(11b)]의 외주 부근의 반사층(10)과 기판의 밀착성이 상기 확장부(10a)의 형성에 의해 크게 보강되기 때문에, 반사층(10)이 반사층 형성면의 외주 부근을 기점으로 하여 벗겨지지 않게 된다. 이 때문에 반사층(10)에 점착 시트를 분여 발광 소자(100)를 점착 시트 상에 고정하는 공정을 실행하더라도 반사층이 박리되는 불량품이 발생할 경우가 없다. 이에 따라 발광 효율을 높이기 위해 반사층(10)을 설치한 반도체 발광 소자(100)의 품질이나 생산성을 크게 향상시킬 수 있다. 측벽(21a)에는 반사층(10)의 필요 이상의 확장을 제한하는 단락 방지홈을 설치할 수도 있다.

Description

ⅠⅠⅠ족 질화물계 화합물 반도체 발광 소자 및 그 제조 방법 {GROUP III NITRIDE COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR PRODUCING THE SAME}
반사 효과 등을 감안하여 기판 이면에 반사층이 형성된 III족 질화물계 화합물 반도체 발광 소자, 또는 그 제조 방법에 관한 종래 기술로서는, 일본 공개특허공보 "특개평11-126924: 질화칼륨계 화합물 반도체 소자의 제조 방법"이나 "특개평11-126925", "특개평5-129658", "특개평11-261112"에 기재되어 있는 것 등이 일반적으로 알려져 있다.
본 발명은 III족 질화물계 화합물 반도체 발광 소자와 그 제조 방법에 관한 것으로, 특히 발광 소자의 기판 이면(裏面)에 반사 효과 등을 고려하여 형성되는 반사층과 그 형성 방법에 관한 것이다.
도 1은 본 발명의 제1 실시예의 III족 질화물계 화합물 반도체 발광 소자(100)의 모식적인 단면도.
도 2는 본 발명의 제1 실시예의 첩부 공정 후[스크라이빙(scribing) 공정 전]의 반도체 웨이퍼(201)를 기판측[기판면(11b)측]에서 본 모식적인 평면도.
도 3은 본 발명의 제1 실시예의 스크라이빙 공정을 설명하는 반도체 웨이퍼(201)의 모식적인 단면도.
도 4는 본 발명의 제1 실시예의 브레이크(break) 공정과 확장(expansion) 공정을 설명하는 반도체 웨이퍼(201)의 모식적인 단면도.
도 5는 본 발명의 제1 실시예의 확장 공정 후(증착 공정 전)의 반도체 웨이퍼(201)를 기판측[기판면(11b)측]에서 본 모식적인 평면도.
도 6은 본 발명의 제2 실시예의 III족 질화물계 화합물 반도체 발광 소자(101)의 모식적인 단면도.
그러나, 이러한 종래 기술에서는 발광 소자의 기판 이면에 형성되는 반사층의 기판과의 밀착성을 충분히 확보할 수 없기 때문에 이 발광 소자의 제조중 또는 사용중에 반사층이 기판으로부터 박리되는 경우가 있었다.
또, 특히 발광 소자의 제조중에 상기 반사층에 점착(粘着) 시트를 붙여 발광소자(또는 발광 소자의 집합체인 반도체 웨이퍼)를 점착 시트 상에 고정하는 공정을 포함하는 제조 방법을 채용한 경우에는 이 반사층의 일부 또는 전부가 점착 시트측에 부착되어 기판으로부터 벗겨져 버리는 일이 종종 있어 발광 소자의 생산성(수율)이 향상되지 않는 문제가 있었다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 그 목적은 상기 반사층의 박리 현상을 방지함으로써 반도체 발광 소자의 생산성을 대폭적으로 향상시키는 것이다.
상기 과제를 해결하기 위해서는 이하의 수단이 효과적이다.
즉, 제1 수단은 III족 질화물계 화합물 반도체로 이루어지는 복수의 반도체층이 결정 성장에 의해 적층된 발광 소자에 있어서, 발광층으로부터 방출되는 광을 반사하는 반사층을 발광 소자의 한쪽 면에 형성하고, 이 반사층에 그 일부분을 발광 소자의 측벽(側壁)의 일부에까지 확장시킴으로써 형성된 확장부(expansion portion)를 설치하는 것이다.
또, 제2 수단은 상기 제1 수단에 있어서, 상기 확장부를 상기 반사층 형성면의 외주(外周)의 거의 둘레 전체에 걸쳐 형성하는 것이다.
또, 제3 수단은 상기 제1 또는 제2 수단에 있어서, 발광 소자의 측벽에 상기 반사층의 확장을 제한하는 단락(短絡) 방지홈을 설치하는 것이다.
또, 제4 수단은 상기 제3 수단에 있어서, 상기 단락 방지홈을 측벽 외주의 거의 둘레 전체에 걸쳐 형성하는 것이다.
또, 제5 수단은 상기 제1 내지 제4 중 어느 한 수단에 있어서, 반사층을 적어도 1층의 금속층을 구비한 다층 구조로 하는 것이다.
또, 제6 수단은 상기 제5 수단에 있어서, 상기 다층 구조를 구성하는 일부의 층 만으로 상기 확장부를 형성하는 것이다.
나아가, 제7 수단은 상기 중 어느 하나의 III족 질화물계 화합물 반도체 발광 소자의 제조 공정에 있어서, 발광 소자를 복수 갖는 반도체 웨이퍼를 발광 소자 단위로 분할하는 브레이크 공정 후에, 상기 반사층 또는 확장부를 형성하는 확장부 형성 공정을 실시하고, 이 확장부 형성 공정에서 복수의 발광 소자를 배치면 상에 0.1㎛ 이상 500㎛ 이하의 간격으로 배치하고, 증착 또는 스퍼터링에 의해 상기 반사층 또는 확장부를 복수의 발광 소자에 걸쳐 동시에 형성하는 것이다.
또, 제8 수단은 상기 제7 수단에 있어서, 증착 또는 스퍼터링의 재료 발산원(發散元)이 되는 증착원(蒸着源) 또는 분출구의 발산 위치와 상기 배치면을 상대적으로 회전(回轉) 운동 또는 회동(回動) 운동시키는 각도 변동 수단을 이용하고, 또한 이 회전 운동 또는 회동 운동의 중심축으로부터 상기 발산 위치를 벗어나게 설정하는 것이다.
이상의 수단에 의해 상기 과제를 해결할 수 있다.
반사층 형성면의 외주 부근의 반사층과 기판의 밀착성이 상기 확장부의 형성에 의해 대폭적으로 보강되기 때문에 반사층이 반사층 형성면의 외주 부근을 기점으로 하여 벗겨지지 않게 된다. 따라서, 반사층에 점착 시트를 붙여 발광 소자를 점착 시트 상에 고정하는 공정을 실행하더라도 반사층이 박리되는 불량품이 발생되지 않는다.
이에 따라 발광 효율을 높이기 위해 반사층을 형성한 반도체 발광 소자의 품질이나 생산성을 대폭적으로 향상시킬 수 있다.
또, 상기 단락 방지홈을 형성함으로써, 반사층을 구성하는 금속층(반사층)의 확장이 반도체층에까지 도달하지 않게 된다. 이로써 반사층과 반도체층의 단락을 확실히 방지할 수 있다.
또한, 상기 반사층에는 다층 구조를 채용할 수도 있고, 또한 상기 확장부는 반사층을 구성하는 적어도 1층의 확장(발광 소자 측벽으로의 상기 확장)에 의해 구성되어 있으면 된다. 또, 반사층을 다층 구조로 할 경우에는 그 중 적어도 1층이 높은 효율로 빛을 반사하는 금속층으로 구성되어 있으면 된다.
또, 상기 확장부는 반사층 형성면의 외주 전체에 걸쳐 형성되어 있는 것이 바람직하지만, 이 확장부는 반드시 외주 전체에 걸쳐 전면적으로 형성되어야 하는 것은 아니다. 이러한 경우에도 상기 작용에 의해 종래보다 생산성을 향상시킬 수 있다.
또, 상기 단락 방지홈은 상기 확장부를 형성하는 측벽 전체에 각각 설치되어 있는 것이 바람직하지만, 발광 소자의 형상이나 증착 시 소자의 배치 방법 등의 반사층 성막 조건(확장부 형성 조건) 등에 따라서는 반드시 확장부를 형성하는 측벽 전체에 걸쳐 단락 방지홈을 형성해야 하는 것은 아니다. 이러한 경우에도 상기 작용ㆍ효과를 얻을 수 있다.
또, 확장부 형성 공정에서의 복수의 발광 소자의 배치 간격은 0.1㎛∼500㎛ 정도가 바람직하다. 보다 바람직하게, 발광 소자의 배치 간격은 1㎛∼50㎛ 정도가이상적이다.
이 간격이 너무 좁으면 상기 확장부가 지나치게 작아지고, 반사층이 벗겨지기 쉽다. 또 이 간격이 너무 넓으면 상기 배치면 상에 배치할 수 있는 반도체 칩(발광 소자)의 수가 적게 되어 발광 소자를 양산할 경우에 생산성이 충분히 향상되지 못한다.
또, 증착 등에 의해 반사층이나 확장부를 형성하는 경우, 반사층의 재료는 재료 발산원으로부터 방사상(放射狀)이면서 직선적으로 공급되는데, 상기 배치면을 회전시켜 이 회전축으로부터 충분히 벗어난 위치(편심을 이룬 위치)에 증착원 등의 발산 위치를 배치함으로써, 상기 확장부를 각 발광 소자의 측벽 둘레에 걸쳐 용이하게 형성할 수 있게 된다. 단, 이 회전 운동은 반사층 재료의 발산 위치와 발광 소자가 배열되는 배치면과의 상대 운동이면 되기 때문에 발산 위치와 배치면 중 어느 쪽을 운동시키는가는 임의이다. 따라서, 예를 들면, 양방향으로 운동시킬 수도 있다. 또, 이 회전 운동은 예를 들면 가동(可動) 범위가 200∼300° 정도의 회동 운동으로 바꿔도 된다.
이러한 각도 변동 수단에 의해 발광 소자의 측벽의 외주 거의 둘레 전체에 걸쳐 상기 확장부를 용이하고도 정확하게 형성하는 것이 가능해진다.
또, 상기 반사층에는 알루미늄(Al)이나 은(Ag) 등으로 형성된 금속층을 사용하면 높은 반사율을 얻을 수 있지만, 그 밖에도 로듐(Rh), 루테늄(Ru), 백금(Pt), 금(Au), 동(Cu), 팔라듐(Pd), 크롬(Cr), 니켈(Ni), 코발트(Co), 티타늄(Ti), 인듐(In), 몰리브덴(Mo), 또는 이들 금속 원소 중 적어도 1종류 이상을 포함한 합금으로 반사층을 형성할 수도 있다.
또, 반사층은 금속 이외에도 하프미러(half mirror), SiO2등의 백색 무기막(無機膜), 백색 도료 등으로 형성할 수도 있다.
또, 이들 반사층의 막 두께는 5nm 이상 20㎛ 이하이면 된다. 단, 더욱 바람직하게, 상기 막 두께의 범위는 금속의 종류에도 약간은 의존하지만, 대략 30∼1000nm 정도이고, 더욱 바람직하게는 50∼500nm 정도가 이상적이다. 이 막 두께가 너무 얇으면 반사율이 낮아지고, 또 너무 두꺼우면 성막 비용(금속 재료, 성막 시간 등의 비용)이 필요 이상으로 높아진다.
또, 예를 들면 알루미늄이나 은 등으로 형성된 반사층을 2층의 알루미나(Al2O3)층 등으로 사이에 끼운 형태(다층 구조)의 반사층을 형성할 수도 있다. 알루미나는 투광성, 내식성, 및 금속이나 사파이어 기판 등과의 밀착성이 우수한 재료로서 이용할 수 있기 때문에 상기와 같은 다층 구조를 채용함으로써 반사율, 밀착성 및 내식성(耐蝕性) 모두에 걸쳐 우수한 반사층을 형성할 수도 있다.
또, 금속이나 사파이어 기판 등과의 밀착성, 투광성, 내식성 등이 우수한 재료로서는 알루미나 이외에도 TiO2, MgO, MgCO3, Ta2O5, ZnO, In2O3, SiO2, SnO2, ZrO2등의 금속산화물이나 세라믹 등을 이용할 수 있다.
또한, 반도체 결정의 성장 기판에는 사파이어, 스피넬(spinel), 실리콘, 탄화실리콘(silicon carbide), 산화아연, 인화갈륨, 비소화갈륨, 산화마그네슘, 산화망간, 산화갈륨리튬(LiGaO2), 황화몰리브덴(MoS) 등의 재료를 이용할 수 있다.
또한, 이상의 작용ㆍ효과는 적어도 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표기되는 2원계, 3원계 또는 4원계 반도체로 이루어지는 반도체층이 적층된 LED 등의 III족 질화물계 화합물 반도체 발광 소자/수광 소자에 대해 얻을 수 있다. 또한 추가로 III족 원소의 일부는 보론(B), 탈륨(Tl)으로 바꿀 수도 있고, 또 질소(N)의 일부 또는 전부를 인(P), 비소(As), 안티몬(Sb), 또는 비스무트(Bi)로 바꿀 수도 있다.
이하에서 본 발명의 실시 형태에 관해 도면을 참조하여 설명한다. 본 발명은 앞에 기재한 발명의 특징을 갖는 것으로, 이하에서 구체화하여 설명하는 실시 형태에 한정되지 않는다.
(제1 실시예)
도 1은 본 제1 실시예에 따른 III족 질화물계 화합물 반도체 발광 소자(100)(이하 "반도체 발광 소자(100)" 또는 단순히 "소자(100)" 등으로 칭하는 경우가 있다)의 모식적인 단면도이다. 본 발광 소자(100)는 사파이어로 이루어지는 기판(11)의 이면(11b)에 형성된 광반사용 반사층(10)의 구조에 큰 특징을 갖는다.
보다 구체적으로는, 본 제1 실시예의 반도체 발광 소자(100)의 구조는 이하에 나타내는 바와 같다.
즉, 기판(11)은 대략 정사각형으로 형성되어 있다. 이 기판(11)의 위에는 질화알루미늄(AlN)으로 이루어지는 막 두께 약 25nm인 버퍼층(12)이 설치되고, 그 위에 실리콘(Si) 도핑된 GaN으로 이루어지는 막 두께 약 4.0㎛인 캐리어 농도가 높은 n+층(13)[n형 컨택트층(13)]이 형성되어 있다. 상기 캐리어 농도가 높은 n+층(13)[n형 컨택트층(13)] 위에 Si 도핑된 n형 GaN으로 이루어지는 막 두께 약 0.5㎛인 n형 클래드층(14)이 형성되어 있다.
그리고, n형 클래드층(14) 위에 막 두께 약 35Å인 Ga0.8In0.2N으로 이루어지는 웰층(well layer)(151)과 막 두께 약 35Å인 GaN으로 이루어지는 배리어층(barrier layer)(152)이 교대로 적층된 다중양자웰(multi-quantum well; MQW) 구조의 발광층(15)이 형성되어 있다. 배리어층(151)은 4층, 웰층(152)은 5층이다. 발광층(15)의 위에는 p형 Al0.15Ga0.85N으로 이루어지는 막 두께 약 50nm인 p형 클래드층(16)이 형성되어 있다. 또한 p형 클래드층(16)의 위에는 p형 GaN으로 이루어지는 막 두께 100nm인 p형 컨택트층(17)이 형성되어 있다.
또, p형 컨택트층(17)의 위에는 금속 증착에 의한 투광성인 정전극(正電極)(18A)이 형성되고, n+층(13)의 위에는 부전극(負電極)(18B)이 형성되어 있다. 투광성인 정전극(18A)은 p형 컨택트층(17)에 접합하는 막 두께 약 15Å인 코발트(Co) 및 Co에 접합하는 막 두께 약 60Å인 금(Au)으로 구성되어 있다. 부전극(18B)은 막 두께 약 200Å인 바나듐(V) 및 막 두께 약 1.8㎛인 알루미늄(Al) 또는 Al 합금으로 구성되어 있다. 정전극(18A) 상의 일부에는 바나듐(V)과 Au, Al 또는 이들의 합금으로 이루어지는 막 두께 약 1.5㎛인 전극 패드(20)가 형성되어 있다.
또한, 기판(11)의 이면(11b)에는 뒤에서 상세히 그 구성 및 제법이 설명되는 바와 같이, 발광 소자의 측벽(21a)의 사파이어 기판 부근의 거의 둘레 전체에 걸쳐 확장부(10a)가 형성된 반사층(10)이 형성되어 있다.
다음에, 이 발광 소자(100)의 제조 방법에 관하여 설명한다.
상기 발광 소자(100)는 유기금속 기상 성장법(metal-organic vapor phaseepitaxy)(이하, "MOVPE"라 약칭함)에 의한 기상 성장에 의해 제조되었다. 사용된 가스는 암모니아(NH3), 캐리어 가스(H2, N2), 트리메틸갈륨[Ga(CH3)3](이하, "TMG"로 기재함), 트리메틸알루미늄 [Al(CH3)3](이하, "TMA"로 기재함), 트리메틸인듐[In(CH3)3](이하, "TMI"로 기재함), 실란(SiH4) 및 사이클로펜타디에닐마그네슘[Mg(C5H5)2](이하, "CP2Mg"로 기재함)이다.
먼저, 유기 세정 및 열처리에 의해 세정된 a면을 주면으로 한 단결정의 기판(11)을 MOVPE 장치의 반응실에 탑재된 서셉터(susceptor)에 장착한다. 다음에, 상압 하에 H2를 반응실에 흐르게 하면서 온도 1100℃에서 기판(11)을 베이킹하였다.
이어서, 기판(11)의 온도를 400℃까지 낮추고 H2, NH3및 TMA를 공급하여 AlN의 버퍼층(12)을 약 25nm의 막 두께로 형성했다.
이어서, 기판(11)의 온도를 1150℃로 유지하고, H2, NH3, TMA 및 실란을 공급하여 막 두께 약 4.0㎛이고, 전자 농도 2×1018/㎤인 GaN으로 이루어지는 캐리어 농도가 높은 n+층(13)을 형성했다.
이어서, 기판(11)의 온도를 1150℃로 유지하고, N2또는 H2, NH3, TMG, TMA 및 실란을 공급하여 막 두께 약 0.5㎛이고, 전자 농도 1×1018/㎤인 GaN으로 이루어지는 클래드층(14)을 형성했다.
상기 클래드층(14)을 형성한 후, 계속해서 N2또는 H2, NH3, TMG 및 TMI를 공급하여 막 두께 약 35Å인 Ga0.8In0.2N으로 이루어지는 웰층(151)을 형성했다. 이어서, N2또는 H2, NH3및 TMG를 공급하여 막 두께 약 35Å인 GaN으로 이루어지는 배리어층(152)을 형성했다. 또한 웰층(151)과 배리어층(152)을 동일 조건에서 반복해서 형성하여 MQW 구조의 발광층(15)을 형성했다.
이어서, 기판(11)의 온도를 1100℃로 유지하고, N2또는 H2, NH3, TMG, TMA 및 CP2Mg를 공급하여 막 두께 약 50nm이고, 마그네슘(Mg)을 도핑한 p형 Al0.15Ga0.85N으로 이루어지는 클래드층(16)을 형성했다.
이어서, 기판(11)의 온도를 1100℃로 유지하고, N2또는 H2, NH3, TMG 및 CP2Mg를 공급하여 막 두께 약 100nm이고, Mg를 도핑한 p형 GaN으로 이루어지는 컨택트층(17)을 형성했다.
이어서, 컨택트층(17)의 위에 에칭마스크를 형성하고, 소정 영역의 마스크를 제거하고, 마스크로 덮이지 않은 부분의 컨택트층(17), 클래드층(16), 발광층(15), 클래드층(14) 및 n+층(13)의 일부를 염소를 포함한 가스에 의해 반응성 이온 에칭 방법으로 에칭하여 n+층(13)의 표면을 노출시켰다.
이어서, 이하의 절차로 n+층(13)에 대한 전극(18B), 그리고 컨택트층(17)에대한 투광성 전극(18A)을 형성했다.
(1) 포토레지스트를 도포하고, 포토리소그래피에 의해 n+층(13)의 노출면 상의 소정 영역에 창(窓)을 형성하고, 10-6Torr 수준 이하의 고진공으로 배기한 후, 막 두께 약 200Å인 바나듐(V) 및 막 두께 약 1.8㎛인 Al을 증착했다. 이어서, 포토레지스트를 제거한다. 이로써 n+층(13)의 노출면 상에 전극(18B)이 형성된다.
(2) 다음에, 표면 상에 포토레지스트를 균일하게 도포하고, 포토리소그래피에 의해 콘택트층(17) 상의 전극 형성 부분의 포토레지스트를 제거하여 창부를 형성한다.
(3) 증착 장치에서 포토레지스트 및 노출시킨 컨택트층(17) 상에 10-6Torr 수준 이하의 고진공으로 배기한 후, 막 두께 약 15Å인 Co를 성막하고, 이 Co 상에 막 두께 약 60Å인 Au를 성막한다.
(4) 다음에, 시료를 증착 장치로부터 꺼내어 리프트오프(lift-off) 방법으로 포토레지스트 상에 퇴적한 Co, Au를 제거하여 컨택트층(17) 상에 투광성 전극(18A)을 형성한다.
(5) 다음에, 투광성 전극(18A) 상의 일부에 본딩(bonding)용 전극 패드(20)를 형성하기 위해 포토레지스트를 균일하게 도포하고, 그 전극 패드(20)의 형성 부분의 포토레지스트에 창을 형성한다. 이어서, 바나듐(V)과 Au, Al 또는 이들의 합금을 막 두께 1.5㎛ 정도로 증착에 의해 성막시키고, 상기 (4) 공정과 동일하게 리프트오프 방법으로 포토레지스트 상에 퇴적된 바나듐(V)과 Au, Al 또는 이들의 합금으로 이루어진 막을 제거하여 전극 패드(20)를 형성한다.
(6) 그 후, 시료 분위기를 진공 펌프로 배기하고, O2가스를 공급하여 압력을 10여 Pa로 조절하고, 그 상태에서 분위기 온도를 약 550℃로 조절하여 3분 정도 가열하고, 컨택트층(17), 클래드층(16)을 p형 저저항화(低抵抗化)하는 동시에 컨택트층(17)과 전극(18A)의 합금화 처리, n+층(13)과 전극(18B)의 합금화 처리를 실시했다.
이와 같이 하여 1매의 사파이어 기판을 공유함으로써 연결된 다수의 반도체 칩[반사층이나 측벽(분리홈) 등이 아직 없는 발광 소자(100)]의 집합체[이하, "반도체 웨이퍼(200)"라 함]가 제조된다.
이하, 도 2 내지 도 5를 이용하여 반도체 발광 소자(100)의 분리 방법과 반사층(10)의 형성 방법에 관하여 설명한다.
먼저, 상기와 같이 하여 제조된 반도체 웨이퍼(200)를 전극이 형성되어 있는 면측으로부터 기판(11)에 도달할 정도의 깊이까지 다이싱(dicing)하여 분리홈(21)을 형성한다(분리홈 형성 공정). 이 분리홈의 기판에 대한 깊이(기판 상면으로부터의 깊이)는 약 10㎛∼20㎛ 정도면 된다.
다음에, 연마반(硏磨盤)을 이용하여, 상기와 같이 분리홈(21)에 의해 각 발광 소자 단위로 절반 분리된(semi-separated) 상태의 반도체 웨이퍼(200)의 기판면(11b)을 연마하여 기판(11)을 박판으로 만든다(박판화 공정). 박판화된 반도체 웨이퍼(200)는 분리홈(21)의 부분에서 기판(11)이 가장 얇기 때문에 기판면(11b)측에서 보면 이 분리홈(21)을 시각적으로 인식할 수 있다.
다음에, 전극이 형성되어 있는 면에 스텐레스 재질의 지지 링(60)으로 지지되어 있는 점착 시트(24)를 붙이고, 도 2에 도시한 구성을 얻는다(첩부 공정). 즉, 도 2는 이 첩부 공정 후의 점착 시트(24)를 갖는 반도체 웨이퍼(200)[이하, "반도체 웨이퍼(201)"라 함]의 모식적인 평면도이다.
다음에, 스크라이버를 이용하여 기판면(11b)측을 분리홈(21)을 따라 스크라이빙하고, 분할선(스크라이브 라인)(25)을 형성한다(스크라이빙 공정). 이 분할선 형성 후의 단면 구성을 나타내면 도 3과 같이 된다. 즉, 도 3은 본 제1 실시예의 반도체 웨이퍼(201)의 스크라이빙 공정 후의 단면 형상을 나타내는 모식적인 단면도이다.
다음에, 브레이킹 장치에 의해 분할선 부근에 하중을 작용시켜 반도체 웨이퍼(201)를 각 칩 단위로 분리하고(브레이크 공정), 또한 점착 시트(24)를 상하좌우로 대략 등방적(等方的)으로 잡아늘림(확장 공정)에 의해 도 4의 구성을 얻는다. 즉, 도 4는 이 확장 공정 후의 반도체 웨이퍼(201)의 모식적인 단면도이다. 이 때의 각 칩간의 간극(25a)의 폭은 대략 10㎛ 전후로 하였다.
다음에, 기판면(11b) 상에 증착에 의해 반사층(10)을 적층한다.
도 5는 상기 도 4의 확장 공정 후(증착 공정 전)의 반도체 웨이퍼(201)를 기판측[기판면(11b)측]에서 본 모식적인 평면도이다. 상기 확장 공정 실행 후에는 도 5에 도시한 바와 같이, 반도체 웨이퍼(201)는 상하좌우로 약간 넓혀져 있다.
이하, 도 5에 도시한 바와 같이, 기판면(11b)을 xy 평면(z=0)이라 가정하고, 지지 링(60)의 중앙에 원점 O를 둔 우수계(右手系)의 좌표계를 이용한다. 또, z축 정(正) 방향으로부터 계측한 여위도(餘緯度)(극 거리)를 θ로 하고, xz면(y=0)으로부터 yz면(x=0) 방향으로 계측한 경도를 Φ로 한다. 이 때, 극 좌표 표시에 의한 증착원의 위치 좌표(r, θ, Φ)는 다음 식(1) 내지 식(3)을 만족시키도록 설치하는 것이 바람직하다.
단, 여기서 r은 증착원의 원점 O로부터의 거리이고, R은 지지 링(60)의 반경이다. 또, 도 5의 예시와는 다르게 반도체 웨이퍼(201)의 크기가 지지 링(60)의 크기보다 대폭적으로 작은 경우에는 식(1)을 반드시 만족시킬 필요는 없다.
r≥R…(1)
π/30≤θ≤π/3…(2)
0≤φ≤2π…(3)
예를 들면, 우선 최초로 증착원의 위치를 (r, θ, Φ)=(4R, π/4, 0)에 고정한다. 그리고, 지지 링(60)을 좌표계에 고정한채 이 증착원의 위치를 z축을 중심으로 1회전(0≤φ≤2π) 회전 운동시킨다. 이와 같은 각도 변동 수단을 이용하여 증착원의 위치를 이동시키면서 각 발광 소자(100)의 기판면(11b) 상에 반사층(10)을 진공 증착 처리에 의해 형성하면, 동시에 상기 확장부(10a)도 도 1과 같이 각발광 소자(100)의 측벽(21a)의 외주 전체에 걸쳐 형성할 수 있다.
단, 이와 같은 회전 운동은 반사층 형성면[기판면(11b)]과 증착원이 상대적으로 운동하는 것에 의미가 있기 때문에 증착원은 좌표계에 고정된채 지지 링(60)쪽을 z축을 회전축으로 하여 회전시킬 수도 있다. 이와 같은 방법에 의해서도 동일한 작용ㆍ효과를 얻는다.
이상과 같이 하여 도 1에 도시한 확장부(10a)를 구비한 반사층(10)이 형성되었다(반사층 형성 공정).
이와 같이 소자의 측벽(21a)에 확장부(10a)를 형성함으로써 반사층(10)은 반사층 형성면(기판면(11b)]의 둘레 부근에서도 기판(11)에 강하게 밀착되기 때문에 그 후 반사층(10)을 가진 면[기판면(11b)]측에 점착 시트를 붙여도 반사층(10)은 기판(11)의 하면[기판면(11b)]으로부터 박리되지 않았다. 이로 인해 반사층(10)이 제조 중에 박리되는 것에 따른 불량품 발생이 전혀 없게 되어 생산성이 크게 향상되었다.
또한, 상기 반사층(10)의 형성은 잡아늘리는 처리(확장 공정) 후에 실시하는 것이 바람직하지만, 상기 증착(반사층 형성 공정)은 확장 공정을 생략하고 상기 브레이킹 공정 후에 실시해도 된다.
예를 들면, 분할선(25)(스크라이브 라인)의 폭과 깊이를 각각 약 1㎛ 정도 이상으로 하면, 상기와 같이 브레이킹 공정 후의 잡아늘리는 처리(확장 공정)을 실시하지 않아도 발광 소자(100)의 반사층 형성면[기판면(11b)]의 외주 부근에서의 반사층(10)[확장부(10a)]과 기판의 밀착도를 적어도 일단 이상과 같은 박리 방지효과가 얻어질 정도까지 향상시킬 수 있다.
(제2 실시예)
발광 소자(100)의 측벽(21a)의 적어도 일부분에 확장부(10a)가 과도하게 넓기 때문에 야기되는 단락을 방지하기 위해, 상기 확장을 제한하는 단략 방지홈을 형성할 수도 있다. 도 6은 이러한 단락 방지홈(H)을 설치한 본 제2 실시예의 III족 질화물계 화합물 반도체 발광 소자(101)의 모식적 단면도이다.
이와 같이, 단락 방지홈(H)을 형성함으로써 반사층(10)을 구성하는 금속층[확장부(10a)]의 발광 소자 측벽(21a)에서의 확장이 반도체층 부근까지 도달하지 않게 된다. 이로 인해 반사층과 전극의 단락이 확실히 방지될 수 있다.
또, 상기 단락 방지홈(H)은 상기 확장부(10a)를 형성하는 모든 개소에 각각 설치되어 있는 것이 바람직하지만, 발광 소자의 형상이나 증착 시의 소자의 배치 방법 등 반사층 성막 조건(확장부 형성 조건) 등에 따라서는 반드시 확장부를 형성하는 개소 전부에 걸쳐 단락 방지홈을 형성해야 하는 것은 아니다.
또한, 상기 각 실시예에서는 발광 소자(100, 101)의 반사층(10)은 단층 구조였지만, 기판면에 형성되는 반사층은 적어도 1층의 금속층을 구비한 다층 구조로 구성될 수도 있다. 또, 이 금속층 자체를 다층 구조로 하는 구성을 채용할 수도 있다. 또, 이러한 구성에 따라 반사층의 높은 반사율이나 강한 내식성을 확보하면서, 나아가 기판과 반사층의 밀착도를 향상시키는 것도 가능하다.
또, 상기 각 실시예에서는 발광소자(100, 101)는 기판(11)을 갖지만, 기판이 본 발명의 필수 구성 요소는 아니므로 없어도 된다. 또, 반사층(10)은 금속층 이외에도 하프미러, SiO2등의 백색 무기막, 백색 도료 등으로 형성할 수도 있다.
또, 상기 각 실시에에서는 발광 소자(100, 101)의 발광층(15)을 MQW 구조로 하였으나, SQW나 Ga0.8In0.2N 등으로 이루어지는 단층, 기타 임의의 혼정비(混晶比)의 4원, 3원, 2원계 AlGaInN으로 할 수도 있다. 또 p형 불순물로서 Mg를 사용하였으나 베릴륨(Be), 아연(Zn) 등의 II족 원소를 사용할 수도 있다.
또, 본 발명은 LED나 LD의 발광 소자에 이용 가능한 동시에 수광(受光) 소자에도 이용할 수 있다.

Claims (8)

  1. III족 질화물계 화합물 반도체로 이루어지는 복수의 반도체층이 결정 성장에 의해 적층된 발광 소자에 있어서,
    상기 발광층으로부터 방출되는 광을 반사하는 반사층이 상기 발광 소자의 한쪽 면에 형성되어 있고, 상기 반사층은 그 일부분을 상기 발광 소자의 측벽의 일부에까지 확장시킴으로써 형성된 확장부를 갖는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 확장부가 상기 반사층 형성면의 외주(外周)의 거의 둘레 전체에 걸쳐 형성되어 있는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 측벽은 상기 확장을 제한하는 단락(短絡) 방지홈을 갖는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자.
  4. 제3항에 있어서,
    상기 단락 방지홈이 상기 측벽 외주의 거의 둘레 전체에 걸쳐 형성되어 있는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 반사층은 적어도 1층의 금속층을 구비한 다층 구조를 갖는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자.
  6. 제5항에 있어서,
    상기 다층 구조를 구성하는 일부의 층 만으로 상기 확장부가 형성되어 있는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 따른 III족 질화물계 화합물 반도체 발광 소자의 제조 방법에 있어서,
    상기 발광 소자를 복수 개 갖는 반도체 웨이퍼를 상기 발광 소자 단위로 분할하는 브레이크(break) 공정 후에, 상기 반사층 또는 확장부를 형성하는 확장부 형성 공정을 실시하고, 상기 확장부 형성 공정에서 복수의 상기 발광 소자를 배치면 상에 0.1㎛ 이상 500㎛ 이하의 간격으로 배치하고, 증착 또는 스퍼터링에 의해 상기 반사층 또는 확장부를 복수의 상기 발광 소자에 걸쳐 동시에 형성하는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 증착 또는 스퍼터링의 재료 발산원(發散元)이 되는 증착원(蒸着源) 또는 분출구의 발산 위치와 상기 배치면을 상대적으로 회전(回轉) 운동 또는 회동(回動) 운동시키는 각도 변동 수단을 이용하고,
    상기 회전 운동 또는 회동 운동의 중심축으로부터 상기 발산 위치를 벗어나게 설정하는 하는 것을 특징으로 하는 III족 질화물계 화합물 반도체 발광 소자의 제조 방법.
KR1020027015844A 2000-05-23 2000-12-25 Ⅰⅰⅰ족 질화물계 화합물 반도체 발광 소자 및 그 제조방법 KR100581321B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000150987A JP3864670B2 (ja) 2000-05-23 2000-05-23 Iii族窒化物系化合物半導体発光素子の製造方法
JPJP-P-2000-00150987 2000-05-23
PCT/JP2000/009220 WO2001091196A1 (fr) 2000-05-23 2000-12-25 Dispositif electroluminescent, semi-conducteur, a base de compose nitrure du groupe iii et son procede de production

Publications (2)

Publication Number Publication Date
KR20030001553A true KR20030001553A (ko) 2003-01-06
KR100581321B1 KR100581321B1 (ko) 2006-05-22

Family

ID=18656614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027015844A KR100581321B1 (ko) 2000-05-23 2000-12-25 Ⅰⅰⅰ족 질화물계 화합물 반도체 발광 소자 및 그 제조방법

Country Status (9)

Country Link
US (1) US6861281B2 (ko)
EP (1) EP1302989B1 (ko)
JP (1) JP3864670B2 (ko)
KR (1) KR100581321B1 (ko)
CN (1) CN1206747C (ko)
AU (1) AU2001224025A1 (ko)
DE (1) DE60043398D1 (ko)
TW (1) TW484241B (ko)
WO (1) WO2001091196A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667506B1 (ko) * 2005-08-02 2007-01-10 엘지전자 주식회사 금속 질화막을 갖는 발광 다이오드 및 그 제조방법
US11675232B2 (en) 2020-10-27 2023-06-13 Samsung Electronics Co., Ltd. Display apparatus and light source device thereof

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP2004056088A (ja) 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP2004014725A (ja) 2002-06-06 2004-01-15 Toyoda Gosei Co Ltd 半導体発光素子
KR100506730B1 (ko) 2002-12-10 2005-08-08 삼성전기주식회사 발광 다이오드의 제조방법
DE10258193B4 (de) * 2002-12-12 2014-04-10 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von Leuchtdioden-Lichtquellen mit Lumineszenz-Konversionselement
US20050051781A1 (en) * 2003-09-08 2005-03-10 United Epitaxy Company, Ltd. Light emitting diode and method of making the same
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP4511262B2 (ja) * 2004-06-28 2010-07-28 京セラ株式会社 発光装置および画像記録装置
TWI299914B (en) * 2004-07-12 2008-08-11 Epistar Corp Light emitting diode with transparent electrically conductive layer and omni directional reflector
KR100568308B1 (ko) * 2004-08-10 2006-04-05 삼성전기주식회사 질화 갈륨계 반도체 발광소자 및 그 제조 방법
JP4897210B2 (ja) * 2004-11-18 2012-03-14 ラピスセミコンダクタ株式会社 半導体装置の構造及びその製造方法
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Iii族窒化物結晶の表面処理方法
JP2007042857A (ja) * 2005-08-03 2007-02-15 Nichia Chem Ind Ltd 半導体発光素子と半導体素子の製造方法及び半導体発光装置
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
JP4929924B2 (ja) * 2006-08-25 2012-05-09 サンケン電気株式会社 半導体発光素子、その製造方法、及び複合半導体装置
JP2009032971A (ja) * 2007-07-27 2009-02-12 Rohm Co Ltd 窒化物半導体素子の製造方法
US8217488B2 (en) * 2010-07-19 2012-07-10 Walsin Lihwa Corporation GaN light emitting diode and method for increasing light extraction on GaN light emitting diode via sapphire shaping
US8723201B2 (en) 2010-08-20 2014-05-13 Invenlux Corporation Light-emitting devices with substrate coated with optically denser material
US8436386B2 (en) 2011-06-03 2013-05-07 Micron Technology, Inc. Solid state lighting devices having side reflectivity and associated methods of manufacture
KR20130117474A (ko) * 2012-04-18 2013-10-28 서울바이오시스 주식회사 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
JP5974808B2 (ja) * 2012-10-17 2016-08-23 日亜化学工業株式会社 半導体発光素子
JP6176224B2 (ja) * 2013-12-25 2017-08-09 日亜化学工業株式会社 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法
DE102015119553A1 (de) * 2015-11-12 2017-05-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip und Verfahren zur Beschichtung eines strahlungsemittierenden Halbleiterchips
JP6683003B2 (ja) 2016-05-11 2020-04-15 日亜化学工業株式会社 半導体素子、半導体装置及び半導体素子の製造方法
JP6720747B2 (ja) 2016-07-19 2020-07-08 日亜化学工業株式会社 半導体装置、基台及びそれらの製造方法
CN117153878B (zh) * 2023-10-31 2024-02-20 江西兆驰半导体有限公司 Hemt外延结构及其制备方法、hemt器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143944B2 (ko) * 1972-03-15 1976-11-25
JPS49149679U (ko) * 1973-04-27 1974-12-25
JPS51137393A (en) * 1975-05-22 1976-11-27 Mitsubishi Electric Corp Manufacturing method for semiconductor light emitting device
JPS5534646U (ko) * 1978-08-29 1980-03-06
JPS5534646A (en) 1978-08-30 1980-03-11 Sumitomo Metal Ind Ltd Heating method for furnace body in blowing-in of shaft furnace
JPS5833882A (ja) * 1981-08-21 1983-02-28 Mitsubishi Electric Corp 発光ダイオ−ドの製造方法
JPS60165779A (ja) * 1984-02-07 1985-08-28 Rohm Co Ltd 半導体レ−ザのチツプ製造方法
JPH01316459A (ja) * 1988-06-15 1989-12-21 Murata Mfg Co Ltd インラインスパッタリング装置およびその方法
JP2768988B2 (ja) * 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
US4966862A (en) * 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
JPH05110206A (ja) * 1991-10-16 1993-04-30 Kubota Corp 半導体発光素子の製造方法及びその製造装置
JP2666228B2 (ja) 1991-10-30 1997-10-22 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JP3326545B2 (ja) * 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JPH09205225A (ja) * 1996-03-25 1997-08-05 Rohm Co Ltd 発光半導体装置の製造方法
US5798536A (en) * 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
JP3769872B2 (ja) * 1997-05-06 2006-04-26 ソニー株式会社 半導体発光素子
US5915194A (en) * 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
JPH11145519A (ja) * 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JPH11126924A (ja) 1997-10-21 1999-05-11 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子の製造方法
JPH11126925A (ja) 1997-10-21 1999-05-11 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
JPH11261112A (ja) 1998-01-30 1999-09-24 Hewlett Packard Co <Hp> Led組立品
JP5231701B2 (ja) * 2000-02-15 2013-07-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射線を発する半導体デバイス及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667506B1 (ko) * 2005-08-02 2007-01-10 엘지전자 주식회사 금속 질화막을 갖는 발광 다이오드 및 그 제조방법
US11675232B2 (en) 2020-10-27 2023-06-13 Samsung Electronics Co., Ltd. Display apparatus and light source device thereof
US12013614B2 (en) 2020-10-27 2024-06-18 Samsung Electronics Co., Ltd. Display apparatus and light source device thereof

Also Published As

Publication number Publication date
TW484241B (en) 2002-04-21
EP1302989A1 (en) 2003-04-16
CN1452791A (zh) 2003-10-29
AU2001224025A1 (en) 2001-12-03
KR100581321B1 (ko) 2006-05-22
EP1302989A4 (en) 2006-09-06
JP3864670B2 (ja) 2007-01-10
JP2001332762A (ja) 2001-11-30
US20040087050A1 (en) 2004-05-06
DE60043398D1 (de) 2010-01-07
CN1206747C (zh) 2005-06-15
US6861281B2 (en) 2005-03-01
WO2001091196A1 (fr) 2001-11-29
EP1302989B1 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
KR100581321B1 (ko) Ⅰⅰⅰ족 질화물계 화합물 반도체 발광 소자 및 그 제조방법
US20050133799A1 (en) Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
US6967117B2 (en) Method for producing high brightness LED
KR100895452B1 (ko) 반도체 발광소자용 양전극
KR100341382B1 (ko) Ⅲ족 질화물계 화합물 반도체 발광소자
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
US8658441B2 (en) Method of manufacturing nitride semiconductor light emitting element
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
KR20090027220A (ko) 반도체발광소자 및 제조방법
KR100961034B1 (ko) 질화물계 반도체 발광 소자 및 그 제조 방법
CN108933187A (zh) 一种发光面为特定平面几何图形的led芯片及其制备方法
JP4241764B2 (ja) Iii族窒化物系化合物半導体発光素子
JP2003023180A (ja) 化合物半導体発光素子及びその製造方法
JP4791119B2 (ja) 窒化物系半導体発光素子の製造方法
JP2007081313A (ja) 窒化物系半導体発光素子及びその製造方法
KR20220057129A (ko) 반도체 발광소자 및 이를 제조하는 방법
JPH11126924A (ja) 窒化ガリウム系化合物半導体素子の製造方法
KR101642368B1 (ko) 발광 다이오드 패키지 및 그 제조방법
CN101335321B (zh) 用于制作发光器件的方法
JP2005340797A (ja) 透光性正極
JP2009105419A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 13