JPH09205225A - 発光半導体装置の製造方法 - Google Patents

発光半導体装置の製造方法

Info

Publication number
JPH09205225A
JPH09205225A JP8068572A JP6857296A JPH09205225A JP H09205225 A JPH09205225 A JP H09205225A JP 8068572 A JP8068572 A JP 8068572A JP 6857296 A JP6857296 A JP 6857296A JP H09205225 A JPH09205225 A JP H09205225A
Authority
JP
Japan
Prior art keywords
light
light emitting
emitting element
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8068572A
Other languages
English (en)
Inventor
Takeshi Tsutsui
毅 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP8068572A priority Critical patent/JPH09205225A/ja
Priority to TW085116234A priority patent/TW502352B/zh
Priority to US08/785,037 priority patent/US5798536A/en
Priority to KR1019970001280A priority patent/KR970077757A/ko
Publication of JPH09205225A publication Critical patent/JPH09205225A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 向上された製造歩留まりで信頼性の高い構造
の発光半導体装置の製造方法を得る。 【解決手段】 発光素子の電極の一方とこの発光素子を
搭載するリード電極の突出部との間を導電性材料を使用
して電気的に接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁性基板を使用
して形成した発光半導体装置に関する。
【0002】
【従来の技術】発光ダイオードは比較的小さな電力で応
答性及び信頼性の高い光源が得られることから、各種表
示器やセンサーをはじめとして種々の分野で応用が広が
りつつある。とりわけ、窒化ガリウムから形成された発
光素子は、短波長の光(青、青緑)の発生を発生可能で
あることから、近年、注目を集めている。
【0003】窒化ガリウムから成る発光素子は、従来の
ようにGaAsやGaP等の基板に成長させることは非
常に困難で、絶縁体としてのサファイヤ基板上にGaN
等の半導体から成る複数の層が形成されている。より具
体的には、これらの半導体層には、光を発生させる活性
層と、これを挟む下部及び上部クラッド層等の層を含ん
でいる。
【0004】このように、GaNから成る発光素子を構
成する半導体層は絶縁性のサファイヤ基板上に形成され
ることから、その電極は下部クラッド層の表面や上部ク
ラッド層の上方に形成されている。このため、この種の
発光素子は、その組立に際して、従来、図5(a)に示
すように、発光素子21の上面側に形成された2つの電
極22、23から素子を載置するための台座24が形成
された一方側のリード電極2525の当該台座24とこ
の一方側リード電極25に平行に形成された他方側リー
ド電極26の先端との間をそれぞれ金線27、28によ
るワイヤボンディングを行うことにより電気的接続を行
っている。
【0005】他方、このような金線によるワイヤボンデ
ィングに代えて、図5(b)に示すように、相互に平行
に延びる2つのリード電極27、28のそれぞれの上端
に台座27a、27bを形成してこれらの対向する台座
27a、28a上に発光素子29のそれぞれの電極3
0、31を対応する台座27a、28aに当接状に電気
的に接続する構成も提案されている。
【0006】
【発明が解決しようとする課題】しかし、図5(a)に
示したような2本の金線27、28を使用する方法で
は、1つの発光素子21に対して配線のためのワイヤボ
ンディングがそれぞれの金線27、28について必要と
なるため、ワイヤボンディングによる配線不良が発生す
る割合が大幅に増大し製品歩留まりを低下させる一因に
なる不都合がある。
【0007】他方、図5(b)に示したような発光素子
29の電極30、31を直接それぞれのリード電極2
7、28の台座27a、28aに当接させるような方法
では、発光素子29自体が上面(または下面)電極3
0、31を介してリード電極27、28に跨るように配
置される構造になるため、これらのリード電極27、2
8を介して外力等が発光素子29により大きく作用しや
すくなり、その現実の実用化はかなり難しい。
【0008】とりわけ、GaNから成る発光素子は、一
般に、この種の外部応力に対しては弱く応力等の影響を
大きく受けた場合にはその電気的なまたは発光上の特性
も大きく影響を負わされるおそれがある。従って、本発
明の目的は、向上された生産歩留りで信頼性が高い構造
の発光半導体装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】上記課題を達成するた
め、請求項1に記載の発光半導体装置の製造方法は、サ
ファイヤ基板上に形成されGaNから成る素子層と素子
層の表面に形成された上面電極と素子層表面の一端縁に
沿って形成された端部電極とから成る発光素子を、導電
性のリード電極上に接着剤を介して接着し、次いで、発
光素子の端部電極とリード電極との間に導電性材料を塗
布して成ることを特徴とする。
【0010】
【発明の実施の形態】次に、本発明による半導体発光装
置の製造方法の実施の形態を図面を参照しながら詳細に
説明する。本発明の発光半導体装置は、図1に要部の側
面を示すように、窒化ガリウム(GaN)から成る発光
素子1と、この発光素子1を接着剤2を介して搭載する
平坦な上面が形成された第1リード電極3と、この第1
リード電極と同じ材料でこれと平行に延びるように形成
された第2リード電極4と、から成っている。
【0011】発光素子1は、電気的絶縁性のサファイヤ
基板1aと、サファイヤ基板1a上に形成されたGaN
から成る素子層1bと、この素子層1bの上面に形成さ
れた金属パッドから成る上面電極5と素子層の一端縁に
沿って形成された端部電極6とから成っている。素子層
1bには、光を発生させるための活性層から成る発光領
域1cが内部に形成され、両電極5、6を介した電圧の
印加により発光領域1cから光が発生される。
【0012】本発明の製造方法を実施するの際してまず
第1及び第2リード電極が設けられた図示しないリード
フレームと、このリードフレームの第1リード電極上に
搭載するGaNから成る発光素子と、を準備する。第1
リード電極3はその先端側に、図2の平面図にも示され
るように、発光素子1を搭載するための平坦面3aから
成る台座部3bと、台座部3bの一端側に突出した突出
部3cと、が形成されている。この平坦面3aは光の良
好な反射性が得られるように鏡面状に仕上げられてい
る。
【0013】このようなリードフレーム並びに発光素子
1を準備したら、発光素子1をその裏面、即ちサファイ
ヤ基板1aの裏面、にて第1リード電極3の平坦面3a
上に接着剤2を介して固定する。接着剤2としては、例
えば、エポキシ樹脂から成るUV(紫外線)硬化性接着
剤または熱硬化性接着剤を適用できる。また、透明な接
着剤を使用することにより、後述するような、発光素子
の接着面を介した光りの反射が可能になる。
【0014】リードフレーム上への発光素子1の搭載を
行ったら、発光素子1の電極6、5とリードフレームの
第1及び第2リード電極3、4との間の電気的接続をそ
れぞれ行う。発光素子1には、上述したように、外部へ
の接続用の上面電極5及び端部電極6が設けられている
のだが、上面電極5に関しては、図1及び図2に示すよ
うに、金から成るワイヤ7を介して第2リード電極4に
電気的に接続する。
【0015】他方、発光素子1の端部電極6は、導電性
材料8を介して第1リード電極3の突出部3cに電気的
に接続する。導電性材料としては、例えばAg等の導電
性の粒子を含有する樹脂ペーストを使用できる。このよ
うなペースト状の樹脂を、図2に最良に示されるよう
に、端部電極6を突出部3cに近接または接触して対向
させた状態で上方から両者を跨ぐように滴下することに
より実施できる。樹脂の滴下は、好ましくは、複数の箇
所に行うことにより十分な電気的接続性の信頼性を得る
ことができる。端部電極6と突出部3cとの間の隙間及
びペースト状樹脂の粘性を調整することにより両者の表
面間のみならず両者間の隙間を介した電気的接続も可能
になる。
【0016】発光半導体装置をこのように製造すること
によって、第1及び第2リード電極3、4を介して電流
を供給することにより、発光素子1にその上面電極5及
び端部電極6を介した電流により発光領域1cから光が
素子外部に向けて放射される。この場合、放射された光
の一部は素子1の裏面方向、即ち素子1が搭載された台
座3b方向、に発光されるが、これらの光はさらにその
一部が素子外で1台座3aの鏡面状表面で反射されると
共に他の一部は素子のサファイヤ基板1a及び、例えば
透明な、接着剤2を介して台座3bの鏡面で反射され
る。一般に、半導体素子から発生される光はその輝度の
増大が非常に難しいのだが、本発明の製造方法による発
光半導体装置によれば、発光素子から発生される光の輝
度の損失を最小限に抑え、良好な効率の発光を得ること
ができる。
【0017】また端部電極6の表面に形成された導電性
材料8は、端部電極6のリード電極突出部3cに隣接す
る側に限定的に形成することができるので、端部電極6
の反対側端を超えて発光素子1の表面側にはみ出して表
面方向(図1中上方)への発光を遮ることになるおそれ
はほとんどない。他方、素子電極の一方を端部電極6と
してリード電極3の突出部3cとの間に導電性材料8に
より電気的接続を行っているので、ワイヤボンディング
の実施を上面電極5側のみに限定できるため、ワイヤボ
ンディングによる配線不良等による製造上の歩留まり低
下を抑えることができる。
【0018】次に、本発明の別の実施形態を図3に示
す。この実施形態は、導電性材料を発光素子1の端部電
極6とリード電極3の突出部3cとの隙間に沿って延び
るように形成したことを除けば、上述した実施形態と同
様に実施される。このような導電性材料による電気的接
続は、例えばAg粒子を含有する樹脂ペーストをシリン
ジを用いて上述の間隙に沿って塗布し及び硬化させるこ
とにより形成することができる。このように導電性材料
を形成することにより、より信頼性の高い電気的接続を
得ることができる。
【0019】図4に、更に別の実施形態を示す。この実
施形態では、発光素子1の上面電極5は上述のした形態
同様にワイヤボンディングが施されるのだが、導電性材
料による接続を端部電極6aと突出部3cの隣接側面と
の間で行っている。このような接続は、例えば、接着剤
により台座3b上に発光素子1を固定した状態でリード
電極3ごと例えば約30度傾斜させた状態で上方より導
電性材料10の形成のための樹脂ペーストを1箇所また
は複数箇所に滴下することによりより確実な方法で端部
電極6aと突出部3cとの間の電気的接続を得ることが
できる。この実施形態でも、樹脂ペーストの滴下に代え
て、シリンジ等により線状に塗布することによる実施も
勿論可能である。
【0020】尚、この実施形態では、端部電極6aを素
子1の表面のみに形成したが、これに代えて、第1また
は第2実施形態に示したように、素子の側面まで延びる
ように設けてもよいことはいうまでもない。
【0021】
【発明の効果】以上に詳細に説明したように、本発明の
発光半導体装置の製造方法によれば、発光素子から放射
された光の一部は素子の裏面方向、即ち素子1が搭載さ
れた台座方向、に発光されるが、これらの光はさらにそ
の一部が素子外で台座の鏡面状表面で反射されると共に
他の一部は素子のサファイヤ基板及び接着剤を介して台
座の鏡面で反射される。ここで、一般に、半導体素子か
ら発生される光はその輝度の増大が非常に難しいのだ
が、本発明の発光半導体装置によれば、発光素子から発
生される光の輝度の損失を最小限に抑え、良好な効率の
発光を得ることができる。
【0022】また端部電極の表面に形成される導電性材
料は、端部電極のリード電極突出部に隣接する側に限定
されるように形成することができるので、端部電極の反
対側端を超えて発光素子の表面側にはみ出して表面方向
(図1中上方)への発光を遮ることになるおそれはほと
んどない。他方、素子電極の一方を端部電極としてリー
ド電極の突出部との間に導電性材料8により電気的接続
を行っているので、ワイヤボンディングの実施を上面電
極5側のみに限定できるため、ワイヤボンディングによ
る配線不良等による製造上の歩留まり低下を抑えること
ができる。
【図面の簡単な説明】
【図1】本発明方法の第1実施形態により製造された発
光半導体装置の要部を示す側面図である。
【図2】図1の発光半導体装置の要部の平面図である。
【図3】本発明方法の第2実施形態による図2と同様の
平面図である。
【図4】本発明方法の第3実施形態による図1と同様の
平面図である。
【図5】従来方法による発光半導体装置を示す側面図で
ある。
【符号の説明】
1 発光素子 2 接着剤 3 第1リード電極 3b 台座 3c 突出部 4 第2リード電極 5 上面電極 6 端部電極 7 ワイヤ 8、9、10 導電性材料

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】サファイヤ基板上に形成されGaNから成
    る素子層と該素子層の表面に形成された上面電極と前記
    素子層表面の一端縁に沿って形成された端部電極とから
    成る発光素子を、導電性のリード電極上に接着剤を介し
    て接着し、次いで、前記発光素子の前記端部電極と前記
    リード電極との間に導電性材料を塗布して成ることを特
    徴とする発光半導体装置の製造方法。
  2. 【請求項2】前記導電性材料はAg粒子を含有して成る
    ペースト材から形成された請求項1に記載の発光半導体
    装置の製造方法。
  3. 【請求項3】前記導電性材料の塗布は前記リード電極を
    傾斜させた状態で行う請求項1に記載の発光半導体装置
    の製造方法。
JP8068572A 1996-01-25 1996-03-25 発光半導体装置の製造方法 Pending JPH09205225A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8068572A JPH09205225A (ja) 1996-03-25 1996-03-25 発光半導体装置の製造方法
TW085116234A TW502352B (en) 1996-01-25 1996-12-28 Semiconductor light emitting element and method for making the same
US08/785,037 US5798536A (en) 1996-01-25 1997-01-17 Light-emitting semiconductor device and method for manufacturing the same
KR1019970001280A KR970077757A (ko) 1996-01-25 1997-01-17 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8068572A JPH09205225A (ja) 1996-03-25 1996-03-25 発光半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1122496A Division JPH09205228A (ja) 1996-01-25 1996-01-25 発光半導体装置

Publications (1)

Publication Number Publication Date
JPH09205225A true JPH09205225A (ja) 1997-08-05

Family

ID=13377628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8068572A Pending JPH09205225A (ja) 1996-01-25 1996-03-25 発光半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09205225A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332762A (ja) * 2000-05-23 2001-11-30 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
JP2006253724A (ja) * 2006-06-07 2006-09-21 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
WO2007036162A1 (fr) * 2005-09-30 2007-04-05 Lattice Power (Jiangxi) Corporation Dispositif electroluminescent a semi-conducteur

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332762A (ja) * 2000-05-23 2001-11-30 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子及びその製造方法
WO2007036162A1 (fr) * 2005-09-30 2007-04-05 Lattice Power (Jiangxi) Corporation Dispositif electroluminescent a semi-conducteur
JP2006253724A (ja) * 2006-06-07 2006-09-21 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子

Similar Documents

Publication Publication Date Title
US5798536A (en) Light-emitting semiconductor device and method for manufacturing the same
US8338848B2 (en) LED structure
JP3643225B2 (ja) 光半導体チップ
WO2002089221A1 (en) Light emitting device comprising led chip
US10234088B2 (en) Light emitting devices and light emitting bulbs including the same
US20060118800A1 (en) Light emitting device package
JP5674943B2 (ja) 発光ダイオードチップ
JP2010080800A (ja) 発光デバイス及びその製造方法
JP2011129920A (ja) 発光素子及びその製造方法
JPH0864872A (ja) 半導体発光素子、およびその製造方法
JP2001358371A (ja) 光半導体素子
US7126163B2 (en) Light-emitting diode and its manufacturing method
JP2000022210A (ja) 半導体発光素子および半導体発光装置
JP7166818B2 (ja) 光半導体素子
JP2002057374A (ja) 半導体発光装置
JP2006073618A (ja) 光学素子およびその製造方法
JP4345591B2 (ja) 発光装置
JPH11220167A (ja) 半導体発光装置及びその製造方法
JPH09205225A (ja) 発光半導体装置の製造方法
JP2003008078A (ja) 表面実装型半導体発光装置
JPH09205228A (ja) 発光半導体装置
JPH09205229A (ja) 発光半導体装置
JPH10321915A (ja) 半導体発光素子
JPH06196759A (ja) 発光素子
TWI447970B (zh) 發光二極體裝置及其製造方法