KR100667506B1 - 금속 질화막을 갖는 발광 다이오드 및 그 제조방법 - Google Patents

금속 질화막을 갖는 발광 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR100667506B1
KR100667506B1 KR1020050070585A KR20050070585A KR100667506B1 KR 100667506 B1 KR100667506 B1 KR 100667506B1 KR 1020050070585 A KR1020050070585 A KR 1020050070585A KR 20050070585 A KR20050070585 A KR 20050070585A KR 100667506 B1 KR100667506 B1 KR 100667506B1
Authority
KR
South Korea
Prior art keywords
nitride layer
gallium nitride
metal nitride
layer
film
Prior art date
Application number
KR1020050070585A
Other languages
English (en)
Inventor
조현경
김종욱
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050070585A priority Critical patent/KR100667506B1/ko
Application granted granted Critical
Publication of KR100667506B1 publication Critical patent/KR100667506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 기판 위에 형성된 금속 질화막, 상기 금속 질화막위에 형성된 N-질화갈륨층, 상기 N-질화갈륨층 위에 형성된 활성층, 상기 활성층 위에 형성된 P-질화갈륨층 및 상기 기판 하부에 형성된 반사막을 포함하여 이루어진다.
이러한 특징으로 인하여 본 발명은 금속 질화막 위에 질화갈륨층을 성장시킴으로써, 질화갈륨층 내의 결함밀도를 효과적으로 감소시키고, 질화갈륨층의 결정을 균일하게 하여 전기적 특성이 우수한 질화갈륨층을 얻을 수 있다. 또, 기판 하부에 반사막을 포함하여 방출되는 빛이 산란, 흡수되어 광효율이 감소하는 것을 방지할 수 있을 뿐만 아니라, 본 발명은 금속 질화막을 증착한 후, 고온에서 열처리하는 단계를 거침으로써, 금속 질화막 위에 성장되는 질화갈륨층의 결정의 질이 우수해지는 효과가 있다.
발광 다이오드, 금속 질화막, 반사막, 열처리

Description

금속 질화막을 갖는 발광 다이오드 및 그 제조방법{LED With Metal Nitride Layer And Method Of Forming The Same}
도 1은 종래 기술에 따른 발광 다이오드의 개략적인 구성 단면도,
도 2a 내지 2e는 본 발명에 따른 발광 다이오드의 일실시예의 제조수순도이다.
*** 도면의 주요 부호의 설명 ***
10 : 기판 11 : 금속 질화막
12 : N-질화갈륨층 13 : 활성층
14 : P-질화갈륨층 21 : 반사막
본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 보다 상세하게는 기판과 N-질화갈륨층 사이에 금속 질화막을 포함하여 전기적 특성이 우수한 질화갈 륨층을 얻을 수 있고, 반사막을 이용함으로써 빛이 산란, 흡수되어 광효율이 감소하는 것을 방지할 수 있을 뿐만 아니라, 상기 금속 질화막을 고온에서 열처리하는 단계를 거침으로써, 금속 질화막의 결정성과 이방성을 향상시켜 그 위에 결정의 질이 우수한 질화갈륨층을 성장시킬 수 있는 발광 다이오드 및 그 제조방법에 관한 것이다.
발광 다이오드는 전자가 천이될 때 빛을 방출하는 현상을 이용한 발광 기구로서, 발광 다이오드의 발광은 반도체 전도대(Conduction band)의 전자들이 가전자대(Valence Band)의 정공(Hole)과 재결합하는 과정에서 일어난다.
발광 다이오드는 종래의 광원에 비해 소형이고, 수명은 길며, 전기 에너지가 빛에너지로 직접 변환하기 때문에 전력이 적게 들고 효율이 좋다. 또한 고속응답이라 자동차 계기류의 표시소자, 광통신용 광원 등 각종 전자기기의 표시용 램프, 숫자표시 장치나 계산기의 카드 판독기 등에 쓰이고 있다. 또, 주입형 반도체 레이저는 주입 밀도가 매우 높은 발광 다이오드의 일종이며, 반전 분포가 발생하여 간섭성 빛을 생기게 할 수 있다.
최근 질화물반도체를 이용한 발광 다이오드는 활성층으로 사용되는 질화갈륨-인듐(InXGa1-XN)은 그 밴드 갭(Band Gap)의 범위가 넓어서 인듐의 조성에 따라 가시광의 전 영역에서의 발광이 가능한 물질로 알려져 있다. 이 발광 다이오드는 전광판, 표시소자, 백라이트용의 소자, 전구 등 그 응용영역이 매우 넓으며 점차 응용 의 범위가 확대, 증가되는 추세에 있어 고품위의 발광 다이오드의 개발이 매우 중요하다.
도 1은 종래 기술에 따른 발광 다이오드의 개략적인 구성 단면도로서, 사파이어 기판(100) 상부에 N-질화갈륨층(101), 활성층(102)과 P-질화갈륨층(103)이 순차적으로 적층되어 있고, 상기 P-질화갈륨층(103)에서 N-질화갈륨층(101) 일부까지 메사(Mesa)식각되어 있고, 상기 P-질화갈륨층(103) 상부에 투명전극(104)과 P-금속층(105)이 순차적으로 형성되어 있고, 상기 메사 식각된 N-질화갈륨층(101) 상부에 N-금속층(106)이 형성되어 있다.
이렇게 구성된 발광 다이오드를 몰딩컵에 접착제(108)를 이용하여 본딩하고, 하나의 외부 인출 리드와 연결된 제1리드프레임(109a)과 N-금속층(103)을 와이어 본딩하고, 다른 하나의 외부 인출 리드와 연결된 제2리드프레임(109b)과 P-금속층(105)을 와이어 본딩하여 조립한다.
상기와 같은 발광 다이오드의 동작을 설명하면, N 및 P 전극을 통하여 전압을 가하면 N-질화갈륨층(101) 및 P-질화갈륨층(103)으로부터 전자 및 정공이 활성층(102)으로 흘러 들어가 전자-정공의 재결합이 일어나면서 발광을 하게 된다. 이 활성층(102)으로부터 발광된 광은 활성층의 아래, 위로 진행하게 되고 위로 진행된 광은 P-질화갈륨층(103)을 통하여 외부로 방출되고, 상부로 진행된 광의 일부분은 하부로 진행하면서 발광 다이오드 칩 외부로 빠져나가고, 일부분은 사파이어 기판의 아래로 빠져나가 발광 다이오드 칩의 조립시 사용되는 솔더에 흡수되거나 반사 되어 다시 위로 진행하여 일부는 활성층에 다시 흡수되기도 하고, 상기 활성층을 통하여 외부로 빠져나가게 된다.
발광 다이오드의 광효율을 개선하기 위하여 중요한 것 중 하나는 양질의 질화갈륨층을 성장시키는 것이다. 질화갈륨층의 성장에 있어서, 성장되는 표면의 물성 및 상태가 매우 중요한데, 발광 다이오드의 기판으로서 널리 사용되는 사파이어 기판은 격자상수와 열팽창계수에 있어서 질화갈륨과 차이가 크다.
이러한 이유로 종래에는 기판위에 저온에서 질화알루미늄 또는 질화갈륨 재질의 버퍼층을 성장한 후, 버퍼층 위에 유기금속 화학증착법(MOCVD)에 의해 질화갈륨층을 성장시켰다. 그럼에도 불구하고 버퍼층 위에서 성장된 질화갈륨층의 결함밀도는 크게 줄어들지 못하고 108/cm2 이상의 결함밀도를 질화갈륨층 내부에 포함하고 있으며 이는 발광 다이오드에 있어서 발광 효율의 저하와 낮은 정전방전(Electrostatic Discharge) 특성을 야기시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로,
본 발명은 기판과 N-질화갈륨층 사이에 금속 질화막을 포함하여 금속 질화막 위에 질화갈륨층을 성장시킴으로써, 질화갈륨층 내의 결함밀도를 효과적으로 감소시키고, 질화갈륨층의 결정을 균일하게 하여 전기적 특성이 우수한 질화갈륨층을 얻을 수 있는 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.
또, 본 발명은 기판 하부에 반사막을 포함하여, 발광 다이오드로부터 아래쪽으로 방출되는 빛을 다시 위쪽으로 반사시킴으로써, 방출되는 빛이 산란, 흡수되어 광효율이 감소하는 것을 방지할 수 있는 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.
또, 본 발명은 금속 질화막을 증착한 후, 고온에서 열처리하는 단계를 거침으로써, 금속 질화막의 결정성과 이방성을 향상시켜 그 위에 결정의 질이 우수한 질화갈륨층을 성장시킬 수 있는 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.
본 발명은 발광 다이오드에 관한 것으로, 기판 위에 형성된 금속 질화막, 상기 금속 질화막위에 형성된 N-질화갈륨층, 상기 N-질화갈륨층 위에 형성된 활성층 및 상기 활성층 위에 형성된 P-질화갈륨층 및 상기 기판 하부에 형성된 반사막을 포함하여 이루어진다.
이하에서는 첨부된 도면을 참고로 하여 본 발명의 기술적 특징을 상세하게 설명하기로 한다. 본 발명은 실시예에 의하여 보다 잘 이해될 수 있으며, 하기의 실시예는 본 발명의 예시 목적을 위한 것이고, 첨부된 특허청구범위에 의하여 한정되는 보호범위를 제한하고자 하는 것은 아니다.
도 2a 내지 2e는 본 발명에 따른 발광 다이오드의 제조 수순도이다.
도 2a에 도시된 바와 같이, 먼저 기판(10) 상부에 금속 질화막(11)을 형성한다. 상기 기판은 기판 상에서 금속 질화막을 성장시킬 수 있는 것이라면 특별히 한정되지 않는다. 기판 재료는 예컨대, 사파이어, 스피넬 구조를 갖는 재료, 실리콘, 실리콘 카바이드, 산화아연, 인화갈륨, 비소화갈륨, 산화마그네슘, 산화망간, Ⅲ족 질화물계 화합물 반도체 단결정 등을 포함할 수 있다.
증착되는 금속 질화막의 두께는 5~200nm의 범위내로 한다. 막의 두께가 5nm 미만이면 소자 기능을 형성하는데 불충분하다. 뿐만 아니라, 막이 과도하게 얇으면 기판의 영향을 받아 결정이 뒤틀리게 된다. 막의 두께가 200nm 보다 두꺼울 경우에는 금속 질화막의 성장에 긴 시간이 필요하여 생산 효율이 저하되고 전기적 특성이 저하될 우려가 있다.
상기 금속 질화막은 기상증착에 의하여 형성된다. 금속 질화막을 형성할 수 있는 기상증착법이라면 특별히 한정되지 않는다. 구체적으로는 예컨대, 스퍼터법, 유기금속 화학증착법, 분자빔 에피성장법 등이 사용될 수 있다.
보다 상세하게는 유기금속 화학증착법을 사용할 경우, 유기용제 등을 이용하여 세정된 기판을 유기금속 화학증착 장치에 세팅하고, 증착하고자 하는 금속의 원료가스와 질소 원료가스로서 암모니아를 반응실에 주입하여 증착한다. 캐리어 가 스로는 수소를 사용한다. 이 때 금속 및 질소 원료가스의 농도를 너무 높게 하면 금속 질화막의 표면형상이 나빠져 그 위에 성장되는 질화갈륨층의 결정성이 저하될 염려가 있다.
상기 캐리어 가스의 유속은 2 내지 4m/sec, 바람직하기로는 2.5 내지 3.5m/sec 의 범위내로 설정된다. 캐리어 가스의 유속이 상기 범위를 벗어나는 경우에는, 금속 질화막의 표면형상이 나빠져 그 위에 성장되는 질화갈륨층의 결정성이 저하될 염려가 있다.
각 재료 가스의 농도는 전술한 가스 유동율에 대하여 기판 표면상의 충돌 가능성이 가장 높게 되도록 조정된다. 또, 암모니아의 농도는 성장 초기에 기판이 질화되는 것을 피하기 위하여 충분히 낮게 설정되는 것이 바람직하다.
상기 금속 질화막의 성장속도는 20~60nm/min, 바람직하기로는 30~50nm/min 으로 하는 것이 좋다. 성장 속도가 60nm/min 보다 빠르면 금속 질화막의 표면 형상이 나빠진다.
상기 유기금속 화학증착법을 이용할 경우, 이후의 질화갈륨층의 증착과 연계성을 갖게 되므로, 공정상 유리하다.
상기 금속 질화막 위에 질화갈륨층이 형성될 경우, 금속 질화막과 질화갈륨층의 격자 부정합의 차이가 작기 때문에 결함밀도가 낮은 양질의 질화갈륨층을 얻을 수 있다.
본 발명은 상기 금속 질화막을 증착한 다음, 질화갈륨층을 성장하기 전에 상 기 금속 질화막을 열처리하는 단계를 포함할 수 있다. 상기 열처리 단계는 금속 질화막의 결정이 충분히 성장할 수 있도록 필요한 시간을 확보하고, 결정 성장에 필요한 에너지를 공급함으로써, 금속 질화막의 결정성 및 이방성을 향상시키기 위한 것이다.
열처리 온도는 금속에 종류에 따라 차이가 있으나, 바람직하기로는 600~1000℃ 온도 범위에서 이루어지는 것이 좋다. 보다 상세하게는 질화크롬은 800~850℃, 질화니켈은 750~850℃, 질화백금은 700~800℃, 질화티타늄은 800~850℃, 질화알루미늄은 800~900℃에서 열처리하는 것이 효과적이며, 열처리 시간은 1분 내지 10분이 적당하다.
상기 열처리하는 단계는 질소 가스 분위기에서 이루어지는 것이 좋다. 이러한 질소 가스 분위기에서의 열처리는 금속 질화막의 결정의 성장에 도움이 될 뿐만 아니라, 금속 질화막 내부의 결함밀도를 감소시키는데 효과적이다. 상기 열처리하는 단계는 질소 가스와 아르곤 가스 등 불활성 가스의 혼합가스 분위기에서 이루어질 수도 있다.
또, 상기 금속 질화막은 열처리를 통하여 결정성과 이방성이 개선된다. 상기 결정성과 이방성이 개선된 금속 질화막은 질화갈륨층의 성장에 있어서 시드 결정(Seed Crystal)의 역할을 하고 다이오드의 질화갈륨층과 기판 사이의 열팽창율의 차이에 따라 발생된 응력을 완화해 준다. 따라서, 상기 열처리된 금속 질화막 위에 성장되는 N-질화갈륨층은 균일하면서도 우수한 전기적 특성을 갖게 된다..
다음으로, 도 2b 내지 2d에 도시된 바와 같이, 금속 질화막의 상부에 N-질화갈륨층(12), 활성층(13), P-질화갈륨층(14)을 순차적으로 형성한다. 형성 방법으로는 얇은 질화갈륨층을 증착할 수 있는 것이면 제한없이 사용될 수 있으나, 바람직하기로는 유기금속 화학증착법이 적당하다.
N-질화갈륨층(12)을 형성하기 위하여 질화갈륨층의 형성과정에서 적절한 도펀트로 도핑을 한다. N 도핑을 위한 도펀트로는 실리콘, 게르마늄, 셀레늄, 텔루륨, 탄소 등을 사용할 수 있다. 실리콘을 사용할 경우 도핑 농도는 1017/cm3 정도가 일반적이다. 상기 N-질화갈륨층은 도핑농도를 다르게 하여 N+ 및 N- 의 이층 구조로 형성할 수도 있다.
상기 금속 질화막 위에 성장되는 N-질화갈륨층은 금속 질화막과의 격자상수의 차이가 작기 때문에 격자 결함의 수가 감소된다.
상기 활성층(13)은 발광 다이오드에 있어서 빛을 방출하는 부분이다. AlXGaYIn1 -X- YN 의 일반식으로 나타낼 수 있으며, 질화 알루미늄, 질화갈륨 및 질화인듐과 같은 2원계와 질화갈륨-인듐 및 질화갈륨-알루미늄과 같은 3원계를 포함한다. Ⅲ족원소는 붕소, 탈륨 등으로 일부 치환될 수 있으며, 질소는 인, 비소, 안티몬 등으로 일부 치환될 수 있다.
상기 활성층은 성분 조성을 변화시킴으로써 방출하는 빛의 파장을 조절할 수 있다. 예컨대 청색빛을 방출하기 위해서는 약 22% 정도의 인듐이 포함된다. 또, 녹색빛을 방출하기 위해서는 약 40% 정도의 인듐이 포함된다.
상기 P-질화갈륨층(14)의 도펀트로는 마그네슘, 아연, 베릴륨, 칼슘, 스트론튬, 바륨 등이 사용될 수 있다. 특히 저저항의 P-질화갈륨층을 얻기 위하여는 상기 도펀트를 도핑한 후에 전자선을 조사하거나, 플라즈마를 이용하여 가열하는 방법이 사용된다.
상기 P-질화갈륨층도 N-질화갈륨층과 같이, P+ 및 P-의 이층구조로 형성하는 것이 가능하다.
다음으로 도 2e에 도시된 바와 같이, 기판 하부에 반사막(21)을 형성한다. 상기 반사막은 발광 다이오드에서 방출되는 빛이 발광 다이오드의 하부구조(기판 등)에서 흡수, 산란됨으로써 광효율이 감소하는 것을 방지하여 발광 다이오드의 고휘도를 달성하는데 기여한다.
상기 반사막을 형성하기 전에, 먼저 반사막이 형성될 기판의 배면을 세척한다. 상기 기판 배면의 세척에는 플라즈마를 이용하는 것이 바람직하다. 플라즈마를 이용한 세척은 산소, 이산화탄소 및 기타 잔류물의 세척 효과가 높다. 이러한 세척을 통하여 발광 다이오드의 제조 공정에서 부착된 여러 오염물을 제거함으로써 박막의 내식성, 절연성, 접착성 및 광투과성 등이 향상된다.
반사막은 은과 합성수지가 혼합된 페이스트를 도포하여 형성할 수 있다. 그러나, 반사율, 열안정성 등을 고려하였을 때, 바람직하기로는 금속 또는 금속 산화물 박막을 증착시켜 형성하는 것이 좋다. 금속으로는 알루미늄, 은 등 반사율이 높은 금속이 좋으며, 금속 산화물로는 알루미늄 계열, 실리콘 계열, 티타늄 계열이 적당하다. 본 실시예에서 300nm의 두께로 증착된 알루미늄은 90%이상의 반사율을 가짐으로써 미러와 같은 속성을 보여주었다.
상기 반사막을 증착하는 방법으로는 저항 가열식 진공증착법, 전자빔 가열식 진공증착법, 이온플레이팅법, 이온빔 어시스트 진공증착법, 진공성막법 등이 사용될 수 있다.
본 발명에 따라 제조된 발광 다이오드에 전극, 와이어 등을 연결하여 발광 소자로 제조하는 방법은 본 발명이 속하는 기술 분야에서 통상적 지식을 가진 자에게는 자명할 것인바, 이에 대한 구체적인 설명은 생략하기로 한다.
이상에서 상술한 바와 같이, 본 발명은 기판과 N-질화갈륨층 사이에 금속 질화막을 포함하여 금속 질화막 위에 질화갈륨층을 성장시킴으로써, 질화갈륨층 내의 결함밀도를 효과적으로 감소시키고, 질화갈륨층의 결정을 균일하게 하여 전기적 특성이 우수한 질화갈륨층을 얻을 수 있다.
또, 본 발명은 기판 하부에 반사막을 포함하여 발광 다이오드로부터 아래쪽 으로 방출되는 빛을 다시 위쪽으로 반사시킴으로써, 방출되는 빛이 산란, 흡수되어 광효율이 감소하는 것을 방지할 수 있다.
또, 본 발명은 금속 질화막을 증착한 후, 고온에서 열처리하는 단계를 거침으로써, 금속 질화막의 결정성과 이방성을 향상시켜 시드 결정의 역할을 수행하게 되고, 이에 따라 금속 질화막 위에 성장되는 질화갈륨층의 결정의 질이 우수해지는 효과가 있다. 뿐만 아니라, 상기 열처리된 금속 질화막은 제조 공정에서 기판과 질화갈륨층의 열팽창율의 차이에 따라 발생하게 되는 응력을 효과적으로 완화시킨다.

Claims (10)

  1. 기판 위에 형성된 금속 질화막;
    상기 금속 질화막위에 형성된 N-질화갈륨층;
    상기 N-질화갈륨층 위에 형성된 활성층;
    상기 활성층 위에 형성된 P-질화갈륨층; 및
    상기 기판 하부에 형성된 반사막을 포함하여 이루어지며,
    상기 금속 질화막은 두께가 5~200nm이고, 600~1000℃에서 열처리된 것을 특징으로 하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 반사막의 두께는 10~500nm인 것을 특징으로 하는 발광 다이오드.
  3. 제1항에 있어서,
    상기 반사막은 은 또는 알루미늄으로 이루어지는 것을 특징으로 하는 발광 다이오드.
  4. 제1항에 있어서,
    상기 금속 질화막은 질화크롬, 질화니켈, 질화백금, 질화티타늄, 질화알루미 늄 중에서 선택된 어느 하나로 이루어지는 것을 특징으로 하는 발광 다이오드.
  5. 삭제
  6. 삭제
  7. 기판 위에 금속 질화막을 형성하는 단계;
    상기 금속 질화막 위에 N-질화갈륨층을 형성하는 단계;
    상기 N-질화갈륨층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 N-질화갈륨층을 형성하는 단계 및
    상기 기판 하부에 반사막을 형성하는 단계를 포함하여 이루어지며,
    상기 금속 질화막을 증착하는 단계는 상기 기판 위에 금속 질화막을 증착하는 단계와, 상기 금속 질화막을 600~1000℃에서 열처리하는 단계로 이루어지는 것을 특징으로 하는 발광 다이오드 제조방법.
  8. 삭제
  9. 삭제
  10. 제8항에 있어서,
    상기 금속 질화막을 열처리하는 단계는 질소 가스 분위기에서 이루어지는 것을 특징으로 하는 발광 다이오드 제조방법.
KR1020050070585A 2005-08-02 2005-08-02 금속 질화막을 갖는 발광 다이오드 및 그 제조방법 KR100667506B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050070585A KR100667506B1 (ko) 2005-08-02 2005-08-02 금속 질화막을 갖는 발광 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050070585A KR100667506B1 (ko) 2005-08-02 2005-08-02 금속 질화막을 갖는 발광 다이오드 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100667506B1 true KR100667506B1 (ko) 2007-01-10

Family

ID=37867732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050070585A KR100667506B1 (ko) 2005-08-02 2005-08-02 금속 질화막을 갖는 발광 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100667506B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431945B2 (en) 2010-04-23 2013-04-30 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541541A (ja) * 1991-08-05 1993-02-19 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子及びその作製方法
JPH10308558A (ja) 1997-05-07 1998-11-17 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法。
KR19990008420A (ko) * 1995-05-08 1999-01-25 헌터 에프. 니얼 갈륨 나이트라이드 활성층을 가지는 이중 헤테로 접합 발광 다이오드
KR20030001553A (ko) * 2000-05-23 2003-01-06 도요다 고세이 가부시키가이샤 Ⅰⅰⅰ족 질화물계 화합물 반도체 발광 소자 및 그 제조방법
KR20040063128A (ko) * 2001-10-22 2004-07-12 오리올 인코포레이티드 반사층을 갖는 다이오드 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541541A (ja) * 1991-08-05 1993-02-19 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子及びその作製方法
KR19990008420A (ko) * 1995-05-08 1999-01-25 헌터 에프. 니얼 갈륨 나이트라이드 활성층을 가지는 이중 헤테로 접합 발광 다이오드
JPH10308558A (ja) 1997-05-07 1998-11-17 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法。
KR20030001553A (ko) * 2000-05-23 2003-01-06 도요다 고세이 가부시키가이샤 Ⅰⅰⅰ족 질화물계 화합물 반도체 발광 소자 및 그 제조방법
KR20040063128A (ko) * 2001-10-22 2004-07-12 오리올 인코포레이티드 반사층을 갖는 다이오드 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431945B2 (en) 2010-04-23 2013-04-30 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system

Similar Documents

Publication Publication Date Title
KR100836455B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
US6806503B2 (en) Light-emitting diode and laser diode having n-type ZnO layer and p-type semiconductor laser
KR100844722B1 (ko) 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
JP4787496B2 (ja) ハイブリッドビーム堆積システム及び方法並びにそれによって作製された半導体デバイス
KR100887470B1 (ko) 저온 성장 버퍼층을 형성하는 방법, 발광 소자, 발광소자를 제조하는 방법 및 발광 장치
TWI377703B (en) Production method of group iii nitride semiconductor light-emitting device
US8674398B2 (en) Group III nitride semiconductor light emitting device and production method thereof, and lamp
US8227359B2 (en) Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp
US7700384B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2007157853A (ja) 半導体発光素子およびその製造方法
US20070045607A1 (en) Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof
KR20070006833A (ko) 반도체발광소자 및 조명장치
US20080142810A1 (en) Self assembled controlled luminescent transparent conductive photonic crystals for light emitting devices
JP2002319702A (ja) 窒化物半導体素子の製造方法、窒化物半導体素子
CN111739989A (zh) AlGaN基深紫外LED外延片及制备方法
US7585690B2 (en) Process for producing group III nitride compound semiconductor light emitting device, group III nitride compound semiconductor light emitting device and lamp
KR101030823B1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
JPH0936427A (ja) 半導体装置及びその製造方法
CN108604622B (zh) 发光器件和包括发光器件的发光器件封装
JP2000208874A (ja) 窒化物半導体と、窒化物半導体発光装置と、窒化物半導体の製造方法と、半導体発光装置の製造方法
KR100667506B1 (ko) 금속 질화막을 갖는 발광 다이오드 및 그 제조방법
JP5115925B2 (ja) 結晶軸配向性とファセット（結晶面）を制御した微結晶構造窒化物半導体光・電子素子
US20090152585A1 (en) Gallium nitride-based compound semiconductor light-emitting device
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20050104074A1 (en) Electrode structure, semiconductor light-emitting device having the same and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 10