KR20020085861A

KR20020085861A - 대전 완화막, 전자 빔 장치, 화상 형성 장치, 대전완화막을 갖는 부재, 및 화상 형성 장치의 제조 방법

Info

Publication number: KR20020085861A
Application number: KR1020020046407A
Authority: KR
Inventors: 고사까요꼬; 오구리노리아끼; 오까무라요시마사
Original assignee: 캐논 가부시끼가이샤
Priority date: 1998-07-02
Filing date: 2002-08-06
Publication date: 2002-11-16
Also published as: DE69922445D1; KR100429746B1; EP0969491B1; KR20000011425A; US6777868B1; DE69922445T2; JP2000192017A; EP0969491A1; KR100374266B1; JP3302341B2

Abstract

본 발명은 대전의 영향을 억제할 수 있는 막 구조로서 적어도 게르마늄 화합물을 포함하는 막을 개시하고 있다. 또한 본 발명은 전자빔 장치, 특히 적어도 게르마늄 화합물을 포함하는 막을 가진 부재를 사용한 화상 형성 장치를 개시하고 있다. 또한 본 발명은 상기 화상 형성 장치의 제조 방법을 더 개시하고 있다.

Description

대전 완화막, 전자 빔 장치, 화상 형성 장치, 대전 완화막을 갖는 부재, 및 화상 형성 장치의 제조 방법{ELECTRIFICATION MODERATING FILM, ELECTRON BEAM SYSTEM, IMAGE FORMING SYSTEM, MEMBER WITH THE ELECTRIFICATION MODERATING FILM, AND MANUFACTURING METHOD OF IMAGE FORMING SYSTEM}

본원에 설명되어 있는 본 발명은 대전을 완화시킬 수 있는 막에 관한 것이다. 본 발명은 특히, 전자 충격에 의해 생성될 수 있는 대전으로 인한 영향을 완화시킬 수 있는 막에 관한 것이다. 본 발명은 전자 빔 장치에 관한 것이다. 본 발명은 전자 빔 장치에서 사용되는 부재에 관한 것이다. 본 발명은 화상 형성 장치에 관한 것이다. 또한, 본 발명은 상기 대전 완화막, 장치 및 부재를 제조하는 방법에 관한 것이다.

깊이가 얕고 점유 면적이 작으며 경량인 평면형 표시 장치는 음극선관 타입의 표시 장치의 대체품으로서 주목되고 있다. 현재 환경에서, 평면형 표시 장치는 액정 타입, 플라스마 발광 타입 및 멀티 전자원을 사용하는 표시 장치로 분류된다. 플라스마 발광 타입과 멀티 전자원 타입의 표시 장치는 큰 시야각을 가지며, 음극선관 타입의 표시 장치로 표시하는 것과 같이 고품질로 화상을 표시할 수 있다.

다수의 미세 전자원을 사용하는 표시 장치가 도 14에 개략적으로 도시되어 있으며, 여기서, 참조 번호 51은 유리로 이루어진 배면판(52) 상에 배치된 전자원을 나타내며, 참조 번호 54는 형광 물질로 도포된 유리로 이루어진 면판을 나타낸다. 전자원, 고밀도로 집적될 수 있으며 원뿔형 또는 바늘형 첨단으로부터 전자를 방출하는 전계 방출형 전자 방출 소자, 및 표면 도전형 전자 방출 소자와 같은 냉음극선관 타입의 전자 방출 소자가 발달되어 왔다. 도 14에서는 전자원을 구동하는 배선은 생략되었다. 표시 장치가 큰 표시 영역을 구비할 때, 내부 진공과 외부 대기압 사이의 압력차로 인해 기판이 변형되는 것을 방지하기 위해, 배면판 및 면판을 보다 두껍게 할 필요가 있다. 그러나, 배면판 및 면판이 두꺼워지면, 표시 장치의 중량을 증가시킬 뿐만 아니라, 그것을 비스듬히 보면 화상이 왜곡되어 보인다는 문제점이 있다. 따라서, 립(rib)이라 불리는 스페이서 또는 구조 지지물이 배면판과 면판 사이에 사용되어, 표시 장치가 비교적 얇은 유리판을 가지더라도 대기압을 견딜 수 있게 된다. 전자원이 형성되어 있는 배면판 및 형광 물질이 도포되어 있는 면판은 통상 서브 밀리미터에서 수 밀리미터의 거리로 유지되며 표시 장치의 내부는 상술된 바와 같이 고진공으로 유지된다.

전자원으로부터 방출된 전자를 가속시키기 위해, 전자원과 형광 물질 사이의 애노드 전극 (메탈 백; 도시되지 않음)에 수백 볼트 이상의 고전압이 인가된다. 형광 물질과 전자원에 걸쳐 전계 강도가 1 kV/mm 이상인 자계가 인가되기 때문에, 스페이서로부터 전기가 방전될 위험이 있다. 또한, 스페이서는, 인접 배치된 전자원으로부터 방출되며 스페이서에 충격을 가하는 몇몇 전자, 또는 방출된 전자에 의해 생성되며 스페이서에 부착하는 양이온에 의해 대전된다. 스페이서의 대전은 전자원으로부터 방출된 전자를 그것의 예정 궤적으로부터 편향시켜서, 전자들을 형광 물질 상의 정규 위치와 상이한 위치에 도달시킴으로써, 전면 유리판을 통해 볼 때스페이서 근방의 화상이 왜곡된다.

이러한 문제점을 해결하기 위해, 스페이서에 약한 전류를 흘려 보냄으로써 대전을 없애는 방법이 제안되었다. (일본 특허 공개 공보 제57-118355호 및 제61-124031호) 이러한 제안에 따르면, 절연 스페이서 표면 상에 얇은 고 저항막을 형성하여 스페이서의 표면을 통해 저전류를 흘려 보낸다. 이러한 제안에서 사용된 대전 완화막은 주석 산화물 또는 주석 산화물과 인듐 산화물로 이루어진 얇은 혼합 결정막 또는 금속막이다.

상술된 주석 산화물 등으로 이루어진 종래에 사용된 박막은 산소와 같은 가스에 너무 민감하기 때문에 그것을 가스 센서에 응용하는 경우, 그 저항은 대기에 의해 변화되기 쉽다. 또한, 이러한 재료 및 금속막은 낮은 비저항을 가지기 때문에, 고저항을 얻기 위해서는 이러한 막을 아일랜드형 패턴으로 형성하거나 극히 얇게 형성할 필요가 있다.

본 발명의 주요 목적은 적어도 대전을 양호하게 억제하거나 대전을 양호하게 감소시켜서, 대전으로 인한 영향을 완화시키는 대전 완화막을 제공하는 것이다. 본 발명은 재현성이 높은 막, 안정한 막 및 가열 단계에서 거의 변하지 않는 저항값을 갖는 막 중 적어도 하나의 막을 제공하는 것을 목적으로 한다. 본 발명은 전자 빔 장치의 부재, 특히 대전으로 인한 영향을 완화시킬 수 있는 스페이서를 제공하기 위한 것이다. 또한, 본 발명은 전자빔 장치, 특히 상기의 부재를 사용하는 화상 형성 장치를 제공하기 위한 것이다.

본 발명에 따른 대전 완화막은, 적어도 게르마늄 화합물을 함유한 것을 특징으로 하는 대전 완화막으로 구성된다.

이러한 막은 대전에 의해 생성되는 영향을 억제할 수 있다.

게르마늄 화합물은 게르마늄 질화물 또는 게르마늄 산화물일 수도 있다.

또한, 게르마늄 화합물은 바람직하게는, 전이 금속 및 게르마늄을 함유한 질화물이다. 특히 바람직하게는, 전이 금속은 크롬, 티타늄, 몰리브덴, 탄탈 및 텅스텐 중 적어도 하나이다.

또한, 바람직하게는, 게르마늄 화합물은 전이 금속, 알루미늄 및 게르마늄을 함유한 질화물이며, 전이 금속은 크롬, 티타늄, 탄탈, 몰리브덴 및 텅스텐 중 적어도 하나이다.

또한, 바람직하게는, 게르마늄 화합물은 게르마늄의 질화물이며, 대전 완화막의 게르마늄은 50 % 이상의 비율로 질화된다.

또한, 바람직하게는, 게르마늄 화합물은 전이 금속 및 게르마늄을 함유한 질화물이며, 대전 완화막의 게르마늄은 50 % 이상의 비율로 질화된다.

또한, 바람직하게는, 게르마늄 화합물은 전이 금속, 알루미늄 및 게르마늄을 함유한 질화물이며, 대전 완화막의 알루미늄은 35% 이상의 표면 질화 비율을 갖는다. 알루미늄의 표면 질화 비율은 알루미늄의 원자 농도에 대한 알루미늄 질화물을 구성하는 질소의 원자 농도의 비율이다.

또한, 대전 완화막은 적어도 게르마늄 화합물을 함유한 제2층 및 적어도 금속을 함유한 제1층을 포함하도록 형성될 수 있다. 제2층은 절연될 수도 있다.

이 경우에, 금속은 양호하게는 전이 금속이다. 금속은 양호하게는, 철, 코발트, 구리 및 루테늄 중 적어도 하나이다.

또한, 제1층은 양호하게는, 적어도 금속 산화물을 함유한다. 특히, 제1층은 양호하게는, 철 산화물, 코발트 산화물, 구리 산화물 및 루테늄 산화물 중 적어도 하나를 함유한다. 제1층은 이들 금속의 혼합물일 수도 있다.

또한, 이러한 층은 양호하게는, 두께가 10 nm 이상 1 ㎛ 이하인 게르마늄 화합물을 함유한다.

또한, 게르마늄 화합물은 양호하게는, 게르마늄 질화물이며, 적어도 게르마늄 질화물을 함유한 층은 10 nm 이상이며 1 ㎛ 이하의 두께를 갖는다.

또한, 게르마늄 화합물은 바람직하게는, 전이 금속 및 게르마늄을 함유한 질화물이며, 전이 금속 및 게르마늄을 함유한 질화물을 포함한 층은 10 nm 이상이며 1 ㎛ 이하의 두께를 갖는다.

또한, 게르마늄 화합물은 바람직하게는, 알루미늄 및 게르마늄을 함유한 질화물이며, 알루미늄 및 게르마늄을 함유한 질화물을 포함한 층은 10 nm 이상이며 1 ㎛ 이하의 두께를 갖는다.

또한, 게르마늄 화합물은 바람직하게는, 전이 금속, 알루미늄 및 게르마늄을 함유한 질화물이며, 전이 금속, 알루미늄 및 게르마늄을 함유한 질화물을 포함한 층은 10 nm 이상이며 1 ㎛ 이하의 두께를 갖는다.

또한, 상술된 제1층 및 제2층을 사용하는 구조에서 바람직하게는, 제1층은 10 nm 이상이며 1 ㎛ 이하의 두께를 가지며, 제2층은 5 nm 이상이며 30 nm 이하의 두께를 갖는다.

또한, 적어도 게르마늄 화합물을 함유한 층은 바람직하게는, 절대값이 1% 이하인 저항 온도 계수를 갖는다. 특히, 이러한 저항 온도 계수는 바람직하게는 마이너스이다.

또한, 게르마늄 화합물은 바람직하게는, 게르마늄 질화물이며, 적어도 게르마늄 질화물을 포함하는 층은 절대값이 1% 이하인 저항 온도 계수를 갖는다. 특히, 이러한 저항 온도 계수는 바람직하게는 마이너스이다.

또한, 게르마늄 화합물은 바람직하게는, 전이 금속 및 게르마늄을 함유한 질화물이며, 전이 금속 및 게르마늄을 함유한 질화물을 적어도 포함하는 층은 절대값이 1% 이하인 저항 온도 계수를 갖는다. 특히, 이러한 저항 온도 계수는 바람직하게는 마이너스이다.

또한, 게르마늄 화합물은 바람직하게는, 알루미늄 및 게르마늄을 함유한 질화물이며, 알루미늄 및 게르마늄을 함유한 질화물을 적어도 포함하는 층은 절대값이 1% 이하인 저항 온도 계수를 갖는다. 특히, 이러한 저항 온도 계수는 바람직하게는 마이너스이다.

또한, 게르마늄 화합물은 바람직하게는, 전이 금속, 알루미늄 및 게르마늄을 함유한 질화물이며, 전이 금속, 알루미늄 및 게르마늄을 함유한 질화물을 적어도 포함하는 층은 절대값이 1% 이하인 저항 온도 계수를 갖는다. 특히, 이러한 저항 온도 계수는 바람직하게는 마이너스이다.

또한, 제1층 및 제2층을 사용하는 구조에서 바람직하게는, 제1층은 절대값이1% 이하인 저항 온도 계수를 갖는다. 특히, 이러한 저항 온도 계수는 바람직하게는 마이너스이다.

본 발명은 후술되는 바와 같이 구성된 전자빔 장치를 제공한다:

전자원, 전자원에 대향하는 대향 부재 및 전자원과 대향 부재 사이에 배치된 제1 부재를 포함하고, 제1 부재가 기판, 및 기판 상에 배치된 상술한 대전 완화막을 갖는 것을 특징으로 하는 전자빔 장치를 제공한다.

이러한 구성은 제1 부재의 대전으로 인한 영향을 억제할 수 있기 때문에 바람직하다.

이러한 구성의 경우, 기판은 절연 특성을 갖는 것이 좋다.

또한, 제1 부재를 전자원과 대향 부재 간의 간극을 유지하는 스페이서로서 양호하게 사용할 수 있다.

또한, 대전 완화막은 전자원측에 배치된 제1 부재의 단부와 대향 부재측에 배치된 제1 부재의 단부 양단에 인가된 전압을 Va로 나타내는 경우 10^-7×Va Ωm 이상이고 10⁵Ωm이하의 비저항을 나타내는 것이 바람직하다.

또한, 기판은 Na를 갖고 Na 블로킹층이 기판과 대전 완화막 사이에 배치되는 것이 바람직하다. 또한, 실리콘 산화층, 지르코늄 산화층 또는 알루미늄 산화층 중 적어도 하나가 기판과 대전 완화막 사이에 배치되는 것이 바람직하다.

본건 출원에서 설명한 발명은 전자원, 전자원에 대향 배치되어 전자를 조사하였을 때 화상을 형성하는 화상 형성 부재 및 전자원과 화상 형성 부재 사이에 배치된 제1 부재를 포함하고, 제1 부재가 기판 상에 배치된 상술한 대전 완화막을 갖는 것을 특징으로 하는 화상 형성 장치를 제공한다.

이러한 구성은 제1 부재의 대전으로 인한 영향을 억제할 수 있기 때문에 화상을 양호하게 형성할 수 있다.

제1 부재는 외위기 내에 배치된 전극에 접속되는 것이 바람직하고, 특히 제1 부재는 상이한 전위로 유지되는, 외위기 내에 배치된 복수의 전극에 접속되는 것이 바람직하다. 제1 부재는 외위기 내에 배치된 전극에 접속된 제1 부재의 단부와 제1 부재 단부를 따라 배치된 전극을 갖는 것이 바람직하다.

또한, 제1 부재는 전자원에 배치된 전극 및 화상 형성 부재에 배치된 전극에 접속되는 것이 바람직하다. 화상 형성 부재에 배치되는 전극으로서, 예를 들면, 전자원으로부터 방출된 전극을 가속화하기 위한 전위로 유지되는 가속 전극을 사용하는 것이 바람직하다.

제1 부재가 전자원에 배치된 전극에 접속되는 구성의 경우, 전자원에 배치되는 전극으로서 전자원의 전자 방출 소자를 구동하기 위한 전위를 제공하는 전극을 사용하는 것이 바람직하다. 전자 방출 소자를 구동하기 위한 전위를 제공하는 전극은, 예를 들면, 배선일 수 있다.

냉음극선관형 전자 방출 소자를 갖는 전자원이 바람직하다. 특히, 표면 도전형 전자 방출 소자를 갖는 전자원이 양호하게 사용될 수 있다.

또한, 본건 출원은 상술한 대전 완화막을 제공하는 발명을 포함한다.

그 외에도, 본건 출원에서 개시한 발명은, 전자원, 전자원에 대향 배치되어전자가 조사되었을 때 화상을 형성하는 화상 형성 부재, 및 전자원과 화상 형성 부재 사이에 배치된 제1 부재를 포함하는 화상 형성 장치이며, 기판 상에 상술한 대전 완화막을 형성하는 단계 및 외위기 내에 제1 부재를 배치한 다음 외위기을 밀봉하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법을 제공한다.

제1 부재의 산화를 억제하는 분위기에서 외위기를 밀봉함으로써 제1 부재의 산화를 방지할 수 있다. 제1 부재의 산화를 억제하는 분위기는 질소 분위기일 수 있다.

도 1은 스페이서 부근에 있는 본 발명에 따른 화상 형성 장치의 일부의 개략적 단면도.

도 2는 표시 패널의 일부가 절단되어 있는 본 발명의 실시예로서 양호한 화상 형성 장치의 사시도.

도 3은 본 발명에 따른 스페이서의 개략적 단면도.

도 4a 및 도 4b는 표시 패널의 전면 상의 형광 물질의 배열을 예시화한 평면도.

도 5a 및 도 5b는 멀티-전자빔원에 대한 기판의 평면도 및 단면도.

도 6a, 도 6b, 도 6c, 도 6d 및 도 6e는 평면 표면형 표면 도전성 전자 방출 소자를 형성하기 위한 단계를 설명하는 도면.

도 7은 전자빔원을 형성하기 위해 인가되는 펄스 파형을 도시하는 도면.

도 8a 및 도 8b는 통전 단계에 인가되는 펄스 파형을 도시하는 도면.

도 9는 수직형 표면 도전형 전자 방출 소자의 단면도.

도 10은 표면 도전형 전자 방출 소자의 전류-전압 특성을 도시하는 개략도.

도 11은 단순 매트릭스형 배선 도면.

도 12는 평면 표면형 표면 도전형 전자 방출 소자의 단면도.

도 13은 스퍼터링 장치의 구성을 개략적으로 도시하는 블럭도.

도 14는 많은 수의 미세 전자원을 사용하는 표시부의 개략적 단면도.

도 15a 및 도 15b는 본 발명에 따른 화상 형성 장치에 사용되는 다른 스페이서를 도시하는 사시도.

도 16은 스페이서와 전자원을 주로 설명하는 제6 실시예의 양호한 화상 형성 장치의 개략적 단면도.

도 17은 제7 실시예 내지 제11 실시예에 사용되는 스퍼터링 장치의 구성을 개략적으로 도시하는 블럭도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 냉음극형 전자 방출 소자

2 : 배면판(rear plate)

3 : 측벽

4 : 면판 기판

5 : 형광막

5b : 블랙 벨트

6 : 메탈 백(metal back)

7 : 면판(face plate)

8 : 외위기(外圍器, enclosure)

10 : 스페이서

11 : 전극

(제1 실시예)

본 발명의 양호한 양태에 따른 전자 방출 소자를 이용한 화상 형성 장치의 스페이서의 표면상에, 이하에서 상세하게 설명할 대전 완화막을 이용하지만, 해당 화상 형성 장치와 마찬가지로, 용기 내에 전자 방출 소자를 내포하는 장치에서, 상술 마찬가지의 문제를 생기는 것 같은 경우에 있어서는, 용기 내면 혹은 용기 내에 배치된 부재 표면에 적용함으로써, 상술한 대전에 의한 방출 전자의 궤도에의 악영향을 저감할 수 있고, 혹은, 장치의 제조 시의 가열 공정에 의한 해당 대전 완화막의 특성 변화를 저감할 수 있다고 하는 마찬가지의 효과를 얻을 수 있다.

대전 완화막은 도전막으로 피복되어 절연 기판 표면에 축적된 전하를 제거하는 절연 기판을 포함한다. 일반적으로, 대전 완화막이 10¹⁴Ω/□의 표면 저항(시트저항 Rs)을갖는다고 해도, 대전이 어느 정도로 완화될 수 있다. 그러나, 표면 저항이 10¹²Ω/□인 것이 바람직하다. 충분한 대전 방지 효과를 얻고 전하 제거 효과를 향상시키기 위해서는, 더 낮은 저항값 또는 10¹¹Ω/□보다 높지 않은 저항이 바람직하다.

상술한 디스플레이의 스페이서 상에 대전 완화막을 사용하는 경우, 스페이서의 표면 저항 값(Rs)을 대전 방지 및 전력 소비의 관점에서 바람직한 범위 내로 설정한다. 시트 저항의 하한은 전력 소모에 의해 제한된다. 저항값을 더 낮게 하면 스페이서 상에 축적된 전하를 보다 신속하게 제거할 수 있지만 스페이서에 의해 소비되는 전력양이 커진다. 스페이서로 사용될 스페이서에 대해 낮은 비저항을 갖는 금속 재료보다 반도체 재료가 보다 바람직하다. 이는 낮은 비저항을 갖는 재료로 이루어진 대전 완화막은 표면 저항 Rs를 원하는 값으로 설정하기 위해 매우 작은 두께를 가져야 하기 때문이다. 이러한 인자들이 박막 재료의 표면 에너지 및 기판 온도 뿐만 아니라 기판에 대한 부착력에 따라 가변적이기는 하지만, 통상 10nm 이하의 박막은 아일랜드 형상이 되고, 저항이 불안정하고 재현성이 낮다.

따라서, 비저항이 금속 도체보다 높고 절연 재료보다 낮은 반도체 재료가 바람직하지만, 대부분의 반도체 재료들은 마이너스 저항 온도 계수를 갖는다. 마이너스 저항 온도 계수를 갖는 재료는 스페이서의 표면에서 소비된 전력으로 인한 온도 상승만큼 저항값을 낮아지게 하여, 열발생이 온도를 상승시키고 계속하여 과전류가 생성되는 소위 열폭주를 야기시킨다. 그러나, 발열량 또는 전력 소모가 열발산과 균형을 이루는 조건에서는 열폭주가 발생하지 않는다. 또한, 대전 완화막의 저항 온도 계수(TCR)의 절대값이 작은 경우에는 열 폭주가 잘 발생하지 않는다.

-1%의 TCR을 갖는 대전 완화막을 사용하는 스페이서의 경우, 제곱 센티미터당 약 0.1W의 레벨을 초과하는 전력 소비는 스페이서에 공급되는 전류를 연속하여 증가시킴으로써, 열 폭주 조건을 야기시킨다는 것을 실험적으로 확인하였다. 스페이서의 형상, 스페이서 양단에 인가되는 전압 Va 및 대전 완화막의 저항 온도 계수에 따라 변한다고 해도, 소비 전력이 제곱 센티미터당 0.1W를 초과하지 않도록 하는 Rs 값은 10×Va²/h²Ω/□ 이상이다. 참조 기호 h는 스페이서가 배치된 부재들 간의 거리 또는 상술한 표시부의 면판과 배면판 사이의 거리를 나타낸다. h가 평면 표면형 표시부로 전형적으로 나타내는 화상 형성 장치에서 1cm 이하의 거리로 설정되기 때문에, 스페이서 상에 형성될 대전 완화막의 시트 저항 Rs는 10×Va²Ω/□내지 10¹¹Ω/□ 사이의 범위로 설정되는 것이 바람직하다.

절연 기판 상에 형성된 대전 완화막의 두께 t는 상술한 바와 같이 10nm 이상인 것이 바람직하다. 한편, 두께가 1㎛를 초과하는 경우, 작용하는 강한 응력으로 인해 막이 박리될 가능성이 높고 막을 형성하는데 요구되는 시간이 길기 때문에 생산성이 저하된다. 따라서, 막 두께는 10nm 내지 1㎛이거나, 보다 양호하게는 20 내지 500nm인 것이 좋다.

상술한 Rs와 t의 바람직한 범위로부터, 막 두께 t를 곱한 시트 저항 Rs의 소산물인 대전 완화막의 비저항 ρ이 10^-7×Va²Ωm 내지 10⁵Ωm인 것이 바람직하다. 또한, 보다 바람직한 범위 내에 있는 시트 저항 및 두께를 얻기 위해서는 ρ가 (2×10^-7) Va²Ωm 내지 5×10⁴Ωm인 것이 바람직하다.

100V 이상인 전자 가속 전압 Va가 디스플레이에 사용되고 평면 표면형 디스플레이가 CRT에 통상적으로 사용되는 고속 전자에 대해 형광 물질을 사용하는 경우 충분한 밝기를 얻기 위해 1㎸ 이상의 전압이 요구된다. Va=1㎸인 조건에서, 대전 완화막이 0.1Ωm 내지 10⁵Ωm 범위의 비저항을 갖는 것이 바람직하다.

상술한 대전 완화막의 특성을 갖는 재료에 대해 본격적으로 검사해 본 결과 특히 게르마늄 질화물과 전이 금속이 대전 완화막에 대하여 매우 우수하다는 것을 알았다. 전이 금속은 Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Hf, Ta, W 등으로부터 선택되어 독립적으로 또는 두 종류 이상의 조합으로 사용될 수 있다. 전이 금속 및 그 질화물은 우수한 도체인 반면, 게르마늄 질화물은 절연 재료이다. 따라서, 전이 금속 및 게르마늄의 조성을 조정하여 넓은 범위의 비저항값을 제어할 수 있도록 함으로써 대전 완화막이 양호한 도전체 또는 절연재가 된다. 즉, 상술한 전이 금속의 조성을 변화시킴으로써 스페이서의 대전 완화막에 바람직한 상기 비저항의 값을 얻을 수 있다.

게르마늄 그리고 Cr, Ti 또는 Ta의 질화물로 이루어지는 재료의 비저항은 금속의 조성(전이 금속/게르마늄)에 따라 변화한다. 상기한 바람직한 비저항은 대략 Cr 3at.% 내지 50at.%, Ti 30at.% 내지 68at.%, Ta 35at.% 내지 80at.%,에서 얻어진다. 전이 금속으로 Mo가 선택되면, 대략 3at.% 내지 50at.%의 원자비(Mo/Ge ;atomic ratios)가 바람직한 비저항으로 주어지지만, W의 경우에는 대략 3at.% 내지 60at.%의 원자비이면 바람직한 비저항을 얻을 수 있다.

이하, 보다 구체적으로 설명되는 화상 형성 장치의 제조 단계에서는 상기한 전이 금속과 게르마늄으로 만들어진 대전 완화막은 약간의 저항값 변화만을 허용하는 안정적인 재료임이 밝혀졌다. 대전 완화막은 마이너스이기는 하지만 절대값이 1% 보다 작은 저항 온도 계수를 갖는 재료이므로 열폭주(thermal runaway)가 좀처럼 발생하지 않는다. 질소 화합물은 저속으로 2차 원자들을 방출하기 때문에, 대전 완화막은 전자들로 조사되는 경우 좀처럼 대전되지 않는 재료이고, 전자빔을 이용하는 디스플레이의 용도에 적합하다.

본 발명에 따른 대전 완화막으로는 앞서 설명한 전이 금속의 질화물과 게르마늄으로 이루어지는 박막이 스퍼터링법, 반응성 스퍼터링법, 전자빔 기화법, 이온 도금법, 이온 보조 기화법(ion-assisted vaporization method) 또는 CVD로 절연 기판 상에 형성될 수 있다. 예를 들어 스퍼터링법의 경우에는 질소 및 암모니아 중 적어도 어느 한 개스를 함유하고 있는 분위기에서 게르마늄과 전이 금속의 타겟을 스퍼터링하여 스퍼터링되는 금속의 원자들을 질화시킴으로써 상술한 전이 금속과 게르마늄의 질화물로 이루어지는 막이 얻어질 수 있다. 사전에 미리 조정된 조성을 갖는 게르마늄과 전이 금속으로 된 합금의 타겟을 이용할 수도 있다. 개스 압력, 질소 분압, 성막 속도 등과 같은 스퍼터링 조건을 조정함으로써 질화막의 질소 성분(nitrogen content)이 변화하는 경우에도 막은 충분히 질화되는 경우 보다 높은 안정성을 갖는다.

질화물의 저항값이 질소 농도와 질화막의 결함에 따라 변화하는 경우에도, 결함으로 인한 전도성(conductivity)은 가열 단계에서 결함이 줄어드는 경우에 변화하게 된다. 따라서, 충분히 질화되어 보다 낮은 결함을 갖는 질화막은 안정성이 보다 우수한 경향이 있다. 게르마늄이 질화물 형태로 변형되고, 전도성을 부여하기 위해 전이 금속 원소가 사용되고 있기 때문에 본 발명에 따른 스페이서용 대전 완화막은 상당히 안정적이다. 안정적인 저항값을 갖는 질화막을 얻기 위해서는 게르마늄 원자를 50% 이상 보다 구체적으로는 60% 이상으로 질화시키는 것이 바람직하다.

산화를 억제하는 것이 바람직한 경우에는 질화막을 산화시키지 않는 분위기에서 화상 형성 장치를 제조하는 것이 바람직하다. 화학양론비(stoichiometric ratio) 보다 낮은 비율로 질소를 함유하고 있는 질화물은 쉽게 산화되는 경향이 있지만, 본 발명에 사용되는 질화물처럼 다결정이고 보다 높은 결정 배향을 갖는 질화물은 쉽게 산화되지 않는 경향이 있다. 대전에 영향을 주는 2차 전자 방출비는 수십 나노미터 두께의 표면 재료를 이용하여 제어된다.

질화물 내의 질소 성분 (질화 비율)은 높은 에너지의 질소 이온들이 박막의 퇴적면 내를 관통하도록 적절한 제조 상태, 예를 들어, 기판에 마이너스 바이어스 전압을 인가하면서 스퍼터링하는 퇴적 조건을 선택함으로써 향상될 수 있다. 이러한 제조 조건은 결정 배향을 개선시키는 경향이 있고, 질화 비율(nitrization ratio)의 증대는 대전 완화막의 성능 개선으로 나타난다. 본 발명에서는 질화 비율은 XPS(X-ray spectroscopy)로 측정되는 게르마늄에 대한 게르마늄 질화물의 상대적인 원자 농도비를 의미한다.

질화막의 표면이 산화되거나 또는 산화층이 상기 질화막 상에 형성되는 경우에도 질화 완화막은 표면 산화층이 낮은 2차 전자 방출율을 갖는 한 대전 예방 효과를 나타낸다. 대전 완화막이 디스플레이를 위해 스페이서 상에 사용되는 경우에 대해 설명하였지만, 높은 용융점과 상당한 경도(high hardness)를 갖는 상술한 질화막은 디스플레이를 위한 스페이서 상에서 뿐만 아니라 장치의 외위기(enclosure)의 내부면 상의 커버로서도 유용하며, 상기 장치는 상기 외위기 내에 또는 스페이서의 스펙(specifications)과 유사한 스펙을 갖는 외위기 내에 배치된 부재의 표면 상에 전자 방출 소자를 구비하고 있다.

본 발명에 따른 화상 형성 장치에 유용한 전자 방출 소자로는 2종류의 전자 방출 소자 즉, 열전자형(thermo electron type)과 냉음극형(cold-cathode type)이 있다. 냉음극형 전자 방출 소자는 전계 방출형(이하, FE 형이라 약칭함) 전자 방출 소자, 표면 도전형 전자 방출 소자, 금속/절연층/금속형(이하, MIM 이라 약칭함) 전자 방출 소자 등으로 구분된다. 냉음극형 전자 방출 소자는 비록 이러한 형태의 전자 방출 소자로 제한되는 것은 아니지만 본원 발명에 이용되는 것이 바람직하다.

표면 도전형 전자 방출 소자는 M.I. Elinson, Radio Eng. Electron Pys. 10, (1965)에 설명되어 있다. 표면 도전형 전자 방출 소자는 막의 표면과 평행한 방향으로 기판에 작은 영역이 형성되어 있는 박막에 전류를 공급함으로써 전자가 방출되는 현상을 이용하고 있다. 표면 도전형 전자 방출 소자로는 앞서 설명한 Elinson 등에 의해 제안되고 있는 SnO₂박막을 이용하는 소자와, Au 박막「G. Dittmer: "thin Solid Films", 9317(1972)]을 이용하는 소자와, In₂O₃/SnO₂박막「M. Hartwell과 C.G. Fonstad: "IEEE Trans. ED Conf., '519(1975)]을 이용하는 소자와, 카본 박막 「Hisashi Araki 등 : "Vacuum," Vol. 26, No. 1, p.22(1983)] 등을 이용하는 소자가 있다. 또한, 전자 방출시 본 발명의 실시예에서 상술한 바와 같은 전자 방출부에 미세 입자막을 이용하는 전자 방출 소자가 알려져 있다. FE 형 전자 방출 소자의 예로는 W.P. Dyke & W.W. Dolan의 "Field emission," Advance in Electron Physics, 8, 89 (1956)과, C.A. Spindt의 "PHYSICAL Properties of thin-film field emission cathode with molybdenum cones," J, Appl. Phys., 47, 5248 (1976) 등에 설명되어 있다. MIM 형 전자 방출 소자의 예들은 C.A. Mead의 "The tunnel-emission amplifier" J. Appl. Phys., 32,646 (1961) 등에 설명되어 있다.

본 발명에 따른 화상 형성 장치는 다음과 같이 구성될 수도 있다.

(1) 화상 형성 장치는 입력 신호에 따라 전자 방출 소자로부터 방출되는 전자로 화상 형성 부재를 조사하여 화상을 형성한다. 특히 화상 디스플레이 유닛은 형광 물질로 만들어지는 화상 형성 부재를 갖도록 구성될 수 있다.

(2) 전자 방출 소자는 라인 방향의 복수의 배선과 행 방향의 복수의 배선을 통해 매트릭스 패턴으로 배선되는(wiring) 복수의 냉음극 소자를 갖는 간단한 매트릭스로 배열될 수 있다.

(3) 전자 방출 소자는 복수의 냉음극 소자가 병렬로 배치되어(라인 방향이라 함) 복수의 라인을 형성하는 사다리 패턴(ladder pattern)으로 배열될 수 있으며, 상기 냉음극 소자는 서로 그 단부에서 접속되고, 제어 전극들(그리드라 함)은 라인 방향의 배선에 직교하는 방향 (행방향이라 함)을 따라 냉음극 소자 위에 배치되어 냉음극 소자로부터의 전자를 제어한다.

(4) 본 발명에 따르면, 화상 디스플레이 유닛은 제한적인 것은 아니며, 감광 드럼과 발광다이오드로 이루어지는 광프린터용 발광원(light emitting source)과 같은 발광원으로 대체될 수도 있다. 이러한 경우에 선형 광원뿐만 아니라 2차원 광원 역시 라인 방향의 m개의 배선과 상술한 행 방향의 n개의 와이어를 적절히 선택함으로써 구성될 수도 있다. 화상 형성 부재는 후술되는 실시예에 사용되는 형광물질과 같은 재료로 제한되는 것은 아니며, 전자의 대전에 의해 잠상을 형성하는 부재일 수도 있다.

본 발명의 개념에 따르면, 본 발명은 전자원(electron source)으로부터 방출되는 전자들로 조사될 부재가 형광 물질 등으로 만들어지는 화상 형성 부재 이외의 것인 전자 현미경과 같은 기구에 적용할 수 있다. 따라서, 본 발명에 따른 화상 형성 장치는 전자들로 조사되는 부재가 제한되지 않는 일반적인 전자빔 기구일 수도 있다.

본 발명에 따른 대전 완화막과 대전 완화막을 이용하는 스페이서가 구비되어있는 화상 형성 장치를 설명한다.

도 1은 스페이서(10)를 주로 나타내는 개략 단면도이다. 도 1에서 참조번호1은 전자원을 나타내고, 참조번호 2는 배면판을 나타내며, 참조번호 3은 측벽을, 참조번호 7은 면판을 나타낸다. 배면판(2), 측벽(3), 면판(7)은 디스플레이 패널의 내부를 진공 상태로 유지하는 밀폐 용기를 구성한다.

스페이서(10)는 본 발명에 따른 대전 완화막(10c)인 표면 상에 형성되는 절연 기판(10a)으로 이루어진다.

스페이서(10)는 외위기(8)이 진공 상태로 배기될 때 대기압에 의해 파손되거나 변형되는 것을 방지할 수 있도록 배치된다. 재료, 형상, 위치 및 스페이서(10)의 개수는 스페이서에 가해지는 대기압과, 열, 그리고 외위기(8)의 열팽창 계수와 형태를 고려하여 결정된다. 스페이서의 형태는 평판, 교차형 또는 L형의 형태를 고려한 것일 수도 있고, 스페이서는 각각의 전자원 또는 도 15a 및 도 15b에 도시된 바와 같은 복수의 전자원 중 하나에 대응하는 위치에서 천공된(bored) 개구(hole)일 수도 있다. 스페이서(10)는 화상 형성 장치가 커짐에 따라 보다 주목할 만한 효과를 나타내고 있다.

높은 기계적 강도와 높은 열 저항을 갖는 유리 또는 세라믹 등의 재료는 면판(7)과 배면판(2)에 가해지는 대기압을 견뎌야만 하는 절연 기판(10a)에 적합하다. 면판과 배면판용의 재료로 유리가 사용되면, 스페이서의 절연 기판(10a)으로는 동일한 재료를 선택하거나 또는 화상 형성 장치를 제조하는 동안, 열 응력을 견딜 수 있는 유리의 열팽창 계수와 유사한 계수를 갖는 재료를 선택하는 것이 바람직하다. 절연 기판(10a)용 재료로 소다 유리와 같은 알카리 이온들을 함유하는 유리 재료에 있어 대전 완화막의 전기 전도도 등이 예를 들어 Na 이온에 의해 변할수도 있지만, Si 질화물, Al 산화물 등의 Na 블록층(10b)을 절연기판(10a)과 대전 완화막(10c) 사이에 형성함으로써 Na 이온과 같은 알카리 이온들이 대전 완화막 내로 관통하는 것을 방지할 수도 있다.

대전 완화막(10c)은 게르마늄 및 예를 들어 Ti, Cr 또는 Ta 등의 전이 금속의 질화물로 형성된다.

스페이서(10)는 이 스페이서(10)의 양단에 가속전압 Va와 거의 동일한 전압을 인가하기 위한 X 방향 배선(9)과 메탈 백(metal back; 6)에 전기적으로 접속된다. 스페이서(10)가 제1 실시예의 배선에 접속되더라도 이 스페이서는 별도로 형성되는 전극에 접속될 수도 있다. 면판(7)과 배면판(2) 사이에 중간 전극판 (그리드 전극 등)이 배치되어 전자빔을 정형화(shape)하거나 또는 기판의 절연부가 대전되는 것을 방지하도록 하는 구성에 있어서, 스페이서는 중간 전극판(electrode plate)을 통해 이어지거나(run) 또는 중간 전극판에 의해 별도로 접속될 수도 있다.

Al 또는 Au 등의 양호한 도전성 재료로 만들어지고 스페이서의 양단에 형성되는 전극(11)들은 대전 완화막과 면판 및 배면판 상의 전극들간의 도전성을 향상시키는데 효과적이다.

이어서 앞서 설명한 스페이서를 이용하는 화상 형성 장치의 기본적인 구성에 대해 설명한다. 앞서 설명한 스페이서를 이용하는 디스플레이 패널의 투시도가 도 2에 도시되어 있고, 이 도면에서 디스플레이 패널은 내부구조를 보여주기 위해 부분적으로 절단되어 있다.

도 1의 참조부호와 유사한 참조부호를 사용하고 있는 도 2에서 참조부호 2는 배면판을 나타내고, 참조부호 3은 측벽을 나타내며, 참조부호 7은 면판을 나타내며, 배면판(2)과, 측벽(3), 그리고 면판(7)은 진공 상태에서 디스플레이 패널의 내부를 진공으로 유지하는 밀폐용기(스페이서 8)를 구성한다. 밀폐용기의 조립에는 밀봉부 예를 들어 결합부에 프릿 유리를 도포하고 대기압에서 또는 400 내지 500℃의 질소 분위기에서 10분 이상 하소(calcining)시켜 결합부가 충분한 강도와 기밀(airtightness)을 갖도록 할 필요가 있다. 질소 분위기는 스페이서 상에 형성되는 질화막을 산화시키지 않기 때문에 더욱 바람직하다. 진공 용기의 내부를 진공으로 유지할 수 있는 대기(air)를 평가하는 방법을 후술한다.

냉음극형 전자 방출 소자(1)가 N × M개 형성되는 기판(13)에는 배면판(2)이 고정된다(N과 M은 원하는 개수의 디스플레이 화소에 따라 적절히 선택되는 2 이상의 양의 정수임). 고선명 TV 화상을 표시하는 화상 형성 장치의 경우에는 N은 3000 이상이며 M은 1000 이상이 바람직하다. N × M 개의 냉음극형 전자 방출 소자가 X 방향으로 M개의 배선(9)과 Y방향으로 N개의 배선(12)을 갖는 간단한 매트릭스 형태로 배치된다. 냉음극형 전자 방출 소자(1), X방향의 배선(9)과, Y방향의 배선(12) 및 기판(13)으로 이루어지는 부분을 멀티 전자빔원(multi-electron beam source)이라 한다. 멀티 전자빔원의 제조 방법과 구조에 대해 후술한다.

멀티 전자빔원의 기판(13)이 제1 실시예에서 밀폐용기의 배면판(2)에 고정되더라도 멀티 전자빔원의 기판(13)이 충분한 강도를 갖는 경우에는 기판(13)은 밀폐용기의 배면판으로 사용될 수도 있다.

더욱이, 면판(7)의 바닥면에는 형광막(5)이 형성된다. 제1 실시예는 컬러 화상 형성 장치이기 때문에 CRT의 필드에 사용되는 적색, 녹색, 청색인 3원색의 형광 물질이 형광막(5)에 별도로 도포된다. 형광 물질은 스트라이프 형상이고, 예를 들어 도 4a에 도시된 바와 같이, 형광 물질들의 스트라이프들 사이에 블랙 벨트(5b)가 배치된다. 조사 위치(irradiated location)가 약간 빗나가는 경우에도 디스플레이 컬러가 편향되는 것을 방지하고 아울러 외부선(external rays)의 영향으로 인해 콘트라스트가 저하되는 것을 방지할 수 있도록 블랙 벨트(5b)가 배치된다. 블랙 벨트의 주성분으로 흑연이 사용되는 경우에도 상술한 목적을 충족시키는 한 또다른 재료가 선택될 수도 있다. 블랙 벨트(5b)는 도전성일 수도 있다.

3원색의 형광물질은 도 4a에 도시된 스트라이프 배열 뿐만 아니라 도 4b에 도시된 것과 같은 델타 배치 또는 또다른 배치 상태에서 코팅될 수도 있다.

단색 디스플레이 패널의 제조를 위해 단색 형광 물질이 형광막(5)에 사용되지만, 블랙 도전성 재료(black conductive material)가 항상 사용되는 것은 아니다.

더욱이, CRT 분야에서 공지되어 있는 메탈 백(6)은 배면판의 측부에 위치하고 있는 형광막(5)의 표면에 배치된다.

메탈 백(6)은, 선(rays)의 이용율을 향상시키기 위해 미러면 상의 형광막(5)으로부터의 발광 부분(a portion of rays)을 반사하고, 음이온의 충돌으로부터 형광막(5)을 보호하고, 전자빔 가속 전압을 인가하는 전극의 역할을 하며, 형광막(5)을 여기시킨 전자들에 대한 도통 경로(conduction path)의 기능을 하도록 배치된다. 메탈 백(6)은 형광막(5)이 면판 기판(4)상에 형성된 후에 표면 상의 Al 퇴적부와 형광막의 표면을 평탄화(smoothing)시킴으로써 형성된다. 낮은 가속 전압의 형광재료가 형광막(5) 상에 사용되는 경우에는 메탈 백(6)은 사용되지 않을 수도 있다.

또한, ITO 로 만들어지는 투명 전극은 면판 기판(4)과 형광막(5) 사이에 배치되어 가속 전압을 인가할 수도 있고, 제1 실시예에 투명 전극이 사용되지 않는 경우에도 형광막의 도전율을 증가시킬 수도 있다.

참조 부호 D_x1내지 D_xm, D_y1내지 D_yn및 Hv는 디스플레이 패널과 전기 회로(도시생략)간의 전기적 접속을 위해 배치되는 기밀 단자(airtight terminals)를 나타낸다. 참조 부호 D_x1내지 D_xm, D_y1내지 D_yn및 Hv는 멀티 전자빔원의 X 방향의 배선과, 멀티 전자빔원의 Y 방향의 배선과, 면판의 메탈 백(6)에 각각 접속된다.

기밀용기는 조립 후, 기밀 용기의 내부가 진공 상태가 되도록 공기를 배기시키기 위해, 기밀 용기에 접속된 배기 파이프(도시생략)와 진공 펌프로 1^-5「Pa] 정도의 압력으로 배기된다. 게터막(getter film; 도시생략)은 기밀 용기 내의 소정의 위치에 형성되어 기밀 용기 내의 압력을 배기 파이프를 밀봉시키는 연속적인 단계 바로 전 또는 후로 유지한다. 게터막은 주성분, 예를 들어 히터나 전자 가열(electronic heating)에 의한 Ba를 갖는 게터 재료(getter material)를 가열하여 퇴적함으로써 형성되며, 기밀용기의 내부압력을 10^-3내지 10^-5「Pa]로 유지하는흡수기능(absorbing)을 가지고 있다.

이어서, 제1 실시예의 디스플레이 패널에 사용된 멀티 전자빔원을 제조하는 방법을 설명한다. 냉음극형 전자 방출 소자가 멀티 전자빔원내에 간단한 매트릭스 형태로 배치되는 한, 이 소자는 냉음극형 전자 방출 소자의 재료와 제조 방법에 상관없이 본 발명에 다른 화상 형성 장치에 이용될 수 있다. 따라서, 예를 들어, 표면 도전형, FE형, MIM형 전자 방출 소자와 같은 냉음극형 전자 방출 소자가 사용될 수 있다.

저비용으로 제조될 수 있고 대형 디스플레이 스크린을 갖는 화상 형성 장치가 요구되는 상황에서, 표면 도전형 전자 방출 소자는 특히 냉-음극형 전자 방출 소자로 만드는 것이 바람직하다. 정확하게 말하자면, FE 타입 전자 방출 소자는 에미터 콘 및 게이트 전극의 상대 위치 및 모양에 크게 영향을 받는 특성을 가지므로, 고도의 제조 기술이 요구되며, 이는 대형 디스플레이 스크린을 제공하고 화상 형성 장치를 저비용으로 제조하는데 있어 단점이 된다. 또한, MIM 타입 전자 방출 소자도 절연층 및 상부 전극 필름을 얇고 균일하게 만들어야 하므로, 대형 디스플레이 스크린을 제공하고 화상 형성 장치를 저비용으로 제조하는데 있어 단점이 된다. 이에 비해, 비교적 간단한 방법으로 제조될 수 있는 표면 도전형 전자 방출 소자는 대형 디스플레이 스크린을 제공하고 화상 형성 장치를 저비용으로 제조하는 것이 용이하다. 본 발명자들은 전자 방출부를 갖고 그 주위에 미립자 필름으로 형성된 주변부를 갖는 표면 도전형 전자 방출 소자가 특히 전자 방출 특성이 우수하고 용이하게 제조될 수 있다는 것을 발견하였다. 그러므로 상기한 전자 방출 소자는 고선명 대형 디스플레이 스크린이 설치된 화상 형성 장치의 멀티-전자 빔 소스에 사용하기에 가장 적합하다고 말할 수 있다. 따라서, 미립자 필름으로 형성된 표면 도전형 전자 방출 소자가 전술한 제1 실시예의 디스플레이 패널에 사용된다. 양호한 표면 도전형 전자 방출 소자의 기본적인 구성 및 제조 방법에 대해 먼저 설명한 다음 다수의 소자가 매트릭스 형태로 배열된 멀티-전자 빔 소스의 구성을 설명하겠다.

[표면 도전형 전자 방출 소자의 양호한 구성 및 그 제조 방법]

전자 방출부 및 그 주위에 미립자 필름으로 형성된 주변부를 갖는 표면 도전형 전자 방출 소자의 전형적인 구성은 평면형 및 수직형으로 분류된다.

(평면형 표면 도전 전자 방출 소자)

평면형 표면 도전 전자 빔 방출 소자의 소자 구성 및 제조 방법을 먼저 설명하겠다.

도 5a는 평면형 표면 도전 전자 방출 소자 구성의 평면도이고, 도 5b는 도 5a에 도시된 표면 도전 전자 방출 소자의 단면도이다. 도 5a 및 5b에서, 참조 번호 13은 기판을 가리키고, 참조 번호 14 및 15는 소자 전극을, 참조 번호 16은 도전 필름을, 참조 번호 17은 에너지화 형성 공정으로 형성된 전자 방출부를, 참조 번호 18은 에너지화 활성 공정으로 형성된 박막을 가리킨다.

기판(13)으로는 예를 들어, 실리카 유리 또는 그린 유리와 같은 유리 재질로 만들어진 유리 기판, 알루미나와 같은 재질로 만들어진 세라믹 기판, 또는 예를 들어 SiO₂의 절연막이 있는 기판이 사용될 수 있다.

기판(13)의 표면과 평행하게 배치된 소자 전극(14 및 15)은 도전성 재질로 만들어진다. 상기한 전극의 재질은 예를 들어, Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag와 같은 금속, 상기 금속의 합금, In₂O₃-SnO₂와 같은 금속 산화물, 폴리실리콘과 같은 반도체중에서 적절히 선택할 수 있다. 상기한 전극은 진공 퇴적법과 같은 필름 형성 기술과 포토리소그래피 또는 에칭과 같은 패터닝 기술을 결합하여 쉽게 형성시킬 수 있으며, 다른 방법 (예컨대, 프린팅 기술)으로 형성될 수도 있다.

소자 전극(14 및 15)의 모양은 전자 방출 소자의 용도에 따라 적절하게 만들어진다. 전극은 일반적으로 나노미터 단위 내지 마이크로미터 단위 범위의 적절한 갭을 갖도록 구성되지만, 화상 형성 장치의 소자 전극에는 수 마이크로미터 내지 20 마이크로미터 범위의 갭이 제공되는 것이 바람직하다. 또한, 소자 전극의 두께 d는 일반적으로 수 십 나노미터 내지 수 마이크로미터 범위에서 적절히 선택된다.

도전성 박막(16)으로 미립자 필름이 사용된다. 여기에 기술되는 미립자 필름은 다수의 미립자 [아일랜드형(island-like) 조립체 포함]를 그 성분으로 포함하는 필름이다. 미립자를 현미경으로 검사하면 구조를 관찰할 수 있는데, 미립자들은 서로 떨어져 배치되거나, 인접하여 배치되거나, 서로 중첩하여 배치되어 있다.

미립자막에 포함된 미립자의 입자 크기가 수 나노미터의 1/10 내지 수백 나노미터의 범위 안에 있어도, 도전 박막(16)으로 사용되는 미립자막은 1 nm 내지 20 nm 범위 내의 입자 크기를 갖는 것이 바람직하다. 미립자막의 두께를 결정하는 데고려할 조건은 도전막(16)에서 소자 전극(14 또는 15)으로의 양호한 전기적 접속을 이루는 데 필요한 조건, 후술되는 통전 포밍 처리(electroforming processing)를 양호하게 실시하는 데 필요한 조건, 및 미립자막 자체의 전기 저항을 후술되는 적당한 값으로 설정하는 데 필요한 조건이다. 구체적으로, 두께는 수 나노미터의 1/10 내지 수백 나노미터 범위 내로, 바람직하게는 1 nm 내지 50 nm 범위 내로 설정된다.

미립자막을 형성하는 데 사용되는 재료는 예컨대 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pb와 같은 금속, PdO, SnO₂, In₂O₃, PbO 및 Sb₂O₃와 같은 산화물, HfB₂, ZrB₂, LaB₆, CcB₆, YB₄및 GdB₄와 같은 붕화물, TiC, ZrC, HfC, TaC, SiC 및 WC와 같은 탄화물, TiN, ZrN 및 HfN과 같은 질화물, Si 및 Ge와 같은 반도체 및 탄소로부터 적당히 선택된다.

전술한 바와 같이 미립자막으로부터 형성되는 도전막(16)은 10³내지 10⁷[Ω/?] 범위의 면저항을 갖는다.

도전막(16)과 소자 전극(14, 15)간에 양호한 전기 접속을 형성하는 것이 바람직하므로, 이들 부재는 서로 부분적으로 중첩되도록 배치된다. 이들 부재는 도 5a 및 5b에 도시된 예에서 아래로부터 기판, 소자 전극, 도전막의 순서로 중첩되지만, 아래로부터 기판, 도전막, 소자 전극의 순서로 중첩될 수도 있다.

전자 방출부(17)는 도전막(16)의 일부에 형성된 크랙부이며, 전자 방출부를둘러싼 도전막보다 높은 전기 저항을 갖는다. 크랙은 후술되는 도전막(16)의 통전 포밍 처리에 의해 형성된다. 수 나노미터의 1/10 내지 수십 나노미터의 입자 크기를 가진 미립자가 크랙부 내에 배치될 수 있다. 전자 방출부는 그의 실제 위치 및 실제 형상이 정확하고 정밀하게 추적되기 어렵기 때문에 도 5a 및 5b에 개략적으로 도시되어 있다.

탄소 또는 탄화물로 이루어진 박막(18)이 전자 방출부(17) 및 그 둘레를 덮는다. 박막(18)은 통전 포밍 처리 후, 후술되는 통전 포밍 처리에 의해 형성된다.

박막(18)은 단결정 흑연, 다결정 탄소, 비결정 탄소 또는 이들의 혼합물로 이루어지며, 50 nm 이하, 바람직하게는 30 nm 이하의 두께를 갖는다.

박막(18)의 위치 및 형상은 그 실제 위치 및 실제 형상이 정확하게 추적되기 어렵기 때문에 도 5a 및 5b에 개략적으로 도시되어 있다.

소자의 바람직한 구성이 위에 설명되었지만, 제1 실시예는 후술되는 소자를 사용하였다.

녹색 유리판이 기판(13)으로 사용되었고, Ni 박막이 소자 전극(14, 15)으로 사용되었다. 소자 전극들은 100 nm의 두께(d)를 가지며, 이들 사이에는 2 μm의 갭(L)이 유지되도록 배열되었다.

막은 미립자막을 위한 주 재료로서 Pd 또는 PdO를 사용하여 약 10 nm의 두께와 10 nm의 폭(W)을 갖도록 구성되었다.

이제, 바람직한 평면형 표면 도전 전자 방출 소자를 제조하는 방법이 설명된다. 표면 도전형 전자 방출 소자를 제조하는 단계를 나타내는 단면도가 도 6a 내지 6e에 도시되어 있는데, 도 5a 및 5b에 도시된 것과 동일한 구성 부재는 동일한 참조 부호로 표시된다.

1) 먼저, 도 6a에 도시된 바와 같이 기판(13) 상에 소자 전극(14, 15)이 형성된다. 이들 전극을 형성하기 위하여, 세제, 순수 및 유기 용매로 기판(13)을 충분히 세정한 후에 소자 전극 재료가 퇴적된다(이 재료는 진공 막형성 기술, 예컨대 퇴적법 또는 스퍼터링법에 의해 퇴적될 수 있다). 그 다음, 퇴적된 전극 재료를 포토리소그래피 에칭 기술로 패터닝하여 한 쌍의 전극(14, 15)을 형성한다.

2) 그 다음, 도 6b에 도시된 바와 같이 도전 박막(16)이 형성된다. 도전 박막을 형성하기 위하여, 소자 전극(14, 15)이 형성된 기판(13)에 유기 금속 용액이 도포되고, 건조된 후 하소(calcination)를 위해 가열되어, 미립자막이 형성되며, 이 미립자막은 포토리소그래피 에칭에 의해 소정의 형상으로 패터닝된다. 여기서, 유기 금속 용액은 도전 박막에 사용된 미립자용 재료로 선택된 원소를 주로 함유하는 유기 금속 화합물 용액이다. 구체적으로, 제1 실시예에서는 주 원소로서 Pd를 사용한다. 제1 실시예에서는 도포 방법으로서 디핑 방법을 사용하지만, 그 대신에 다른 방법, 예컨대 스피너 방법 또는 스프레이 방법이 이용될 수 있다.

본 실시예에서 사용되는 유기 금속 용액의 도포 방법과 다른 방법, 예컨대 진공 퇴적법, 스퍼터링법 또는 화학 기상 퇴적법이 미립자막으로 된 도전 박막을 형성하기 위한 방법으로 이용될 수 있다.

3) 그 다음, 도 6c에 도시된 바와 같이 포밍 전원(19)으로부터 소자 전극(14, 15) 양단에 적당한 전압을 인가하면서 통전 포밍 처리에 의해 전자 방출부(17)가 형성된다.

통전 포밍 처리는 도전 박막(16)에 전압을 인가하면서 미립자막으로 된 도전 박막(16)의 일부를 적당히 파괴하거나 그 형상 또는 성질을 변화시킴으로써 그 일부를 전자 방출에 바람직한 구조로 변경하도록 수행된다. 전자 방출에 바람직한 구조로 변경된 미립자막으로 된 도전 박막 부분(전자 방출부 17)에 크랙이 적당히 형성된다. 전자 방출부(17)의 형성 후에 소자 전극들(14, 15)간에 측정된 전기 저항은 전자 방출부(17)의 형성 전에 비해 크게 증가된다.

전압 인가 방법을 더 상세히 설명하기 위하여, 도 7은 포밍 전원(19)으로부터 공급되는 적절한 전압의 파형을 예시한다. 펄스 파형을 가진 전압이 미립자막으로 된 도전 박막을 형성하는 데 바람직하므로, 도7에 도시된 바와 같이 제1 실시예에서는 펄스폭 T1을 가진 삼각 펄스가 T2의 간격으로 연속 인가되었다. 전압 인가 동안, 삼각 펄스의 최대값(Vpf)이 점차 증가되었다. 또한, 전자 방출부(17)의 형상을 모니터링하기 위하여 삼각 펄스들 사이에 적당한 간격으로 모니터 펄스(Pm)가 삽입되었으며, 모니터 펄스의 인가 동안에 흐른 전류가 전류계(20)로 측정되었다.

제1 실시예에서 펄스폭(T₁) 및 펄스 간격(T₂)은 10^-3Pa 정도의 진공에서 각각 예컨대 1 밀리초 및 10 밀리초로 설정되었으며, 최대값(Vdf)은 각 펄스에 대해 0.1 V의 폭으로 증가되었다. 모니터 펄스는 5개의 삼각 펄스가 인가될 때마다 삽입되었다. 모니터 펄스의 전압(Vpm)은 포밍 처리에 악영향을 미치지 않도록 0.1 V로 설정되었다. 포밍 처리를 위한 전압 인가는 소자 전극들(14, 15)간의 전기 저항이 1×10⁶오옴이 되거나, 모니터 펄스가 인가되는 동안 전류계(20)가 1×10^-7A 이하를 나타내는 단계에서 종료되었다.

전술한 방법은 제1 실시예에 채용된 표면 도전형 전자 방출 소자에 바람직하며, 표면 도전형 전자 방출 소자의 설계, 예컨대 미립자막의 재료 및 두께, 또는 소자 전극들간의 간격(L)의 변경에 따라 전압 인가 조건을 적당히 변경하는 것이 바람직하다.

4) 그 다음, 도 6d에 도시된 바와 같이 통전 활성 처리에 의해 또는 활성 전원(21)으로부터 소자 전극(14, 15)에 적당한 전압을 인가하여 전자 방출 특성을 향상시켰다.

통전 활성 처리는 적당한 조건하에 전자 방출부(17)에 전압을 인가함으로써 전술한 통전 포밍 처리에 의해 형성된 전자 방출부(17)의 근처에 탄소 또는 탄화물을 퇴적하기 위해 수행된다. 탄소 또는 탄화물로 구성된 퇴적물이 도 6d에 부재 18로서 개략적으로 도시되어 있다. 통전 활성 처리는 동일 인가 전압에서 처리 전에 비해 방출 전류를 통상 100배 이상 증가시킬 수 있다.

구체적으로, 진공 분위기에 존재하는 유기 화합물로부터 얻어지는 탄소 또는 탄화물은 10^-1내지 10^-4Pa 범위의 진공 분위기에서 일정한 간격으로 전압 펄스를 인가함으로써 퇴적된다. 퇴적물(18)은 단결정 흑연, 다결정 흑연, 비결정 탄소 또는 이들의 혼합물로 이루어지며, 50 nm 이하, 바람직하게는 30 nm 이하의 두께를갖는다.

전압 인가 방법을 설명하기 위하여, 도 8a는 활성 전원(21)으로부터 인가되는 적당한 전압의 파형을 예시한다. 제1 실시예에서는, 통전 활성 처리를 위해 일정 전압의 사각파가 인가되었다. 구체적으로, 14 V의 전압(Vac), 1 밀리초의 펄스폭(T₃) 및 10 밀리초의 펄스 간격(T₄)을 가진 사각파가 선택되었다. 전술한 전압 인가를 위한 상기 조건은 제1 실시예에서 사용되는 표면 도전형 전자 방출 소자에 바람직하며, 표면 도전형 전자 방출 소자의 사양의 변경에 따라 조건을 변경하는 것이 바람직하다.

도 6d에서, 참조 부호 22는 표면 도전형 전자 방출 소자로부터 방전된 전류(Ie)를 포획하도록 배치되고 DC 고전압 전원(23) 및 전류계(24)에 접속된 양극을 나타낸다. 디스플레이 패널에 기판(13)이 조립된 후에 활성 처리가 수행될 때 디스플레이 패널의 형광면이 양극(22)으로 사용된다.

활성 전원(21)으로부터 전압이 인가되는 동안, 통전 활성 처리의 진행 조건을 모니터링하기 위해 전류계(24)로 방전 전류(Ie)를 측정하면서 활성 전극(21)의 동작을 제어한다. 전류계(24)에 의해 측정된 방전 전류(Ie)의 예가 도 8b에 도시되어 있는데, 활성 전원(21)으로부터 펄스 전압 인가를 시작한 후 방전 전류(Ie)는 시간에 따라 증가하였지만, 곧 포화되어 더 이상 증가하지 않았다. 방전 전류(Ie)가 거의 포화된 때에, 활성 전원(21)으로부터의 전압 인가가 중지되어 통전 활성 처리가 종료된다.

상술된 전압 인가를 위한 조건은 제1 실시예에서 사용되는 표면 도전형 전자 방출 소자에 바람직하고 표면 도전형 전자 방출 소자의 특정한 변형에 따른 조건을 적절하게 변형하는 것이 바람직하다.

도 6e에 도시된 평면 도전형 표면 도전 전자 방출 소자는 상술된 바와 같이 제조되었다.

(수직형 표면 도전 전자 방출 소자)

도 9는 다른 전형적인 구성을 갖는 표면 도전형 전자 방출 소자, 즉 수직형 표면 도전형 방출 소자를 도시하며, 여기서 전자 방출부 및 그 주위는 미립자막으로 구성된다. 수직형의 기본 구성의 개략적인 단면도가 도 9에 도시되어 있으며, 참조 번호(25)는 기판을 지칭하고, 참조 번호(26 및 27)는 소자 전극을 지칭하고, 참조 번호(28)는 스텝 포밍 부재, 참조 번호(29)는 미립자막을 포함하는 도전성 박막을 지칭하며, 참조 번호(30)는 통전 포밍 공정에 의해 형성되는 전자 방출부를 지칭하고 참조 번호(31)는 통전 활성화 공정에 의해 형성되는 박막을 지칭한다.

수직형은, 두개의 소자 전극 외부의 소자 전극(26)이 스텝 포밍 부재(28)상에 장착되고 도전성 박막(29)이 스텝 포밍 부재(28)의 측면을 피복한다는 점에서 상술된 평면형과는 차이가 있다. 따라서, 도 5a 및 도 5b에 도시된 평면형에서의 소자 전극들 간의 간격 L은 수직형에서의 스텝 포밍 부재(28)의 스텝 높이 Ls로서 설정된다. 미립자막으로 구성된 기판(25), 소자 전극(26 및 27), 및 도전성 박막(29)은 평면형의 설명에서 언급된 것과 유사한 재료로 만들어질 수 있다. 전기적 절연 재료, 예를 들면, SiO₂는 스텝 포밍 부재(28)에 사용된다.

[화상 형성 장치에 사용되는 표면형 전자 방출 소자의 특성]

평면형 및 수직형 표면 도전 전자 방출 소자의 구성 및 제조 방법이 설명되었기 때문에, 화상 형성 장치에서 사용되는 소자의 특성에 관한 설명은 생략할 것이다.

도 10은, 화상 형성 장치에서 사용되는 소자의 (방전 전류 Ie) 대 (소자 인가 전압 Vf)의 특성 및 (소자 전류 If) 대 (소자 인가 전압 Vf)의 특성에 대한 전형적인 예를 도시한다. 방전 전류 Ie가 소자 전류 If 또는 동일한 스케일로 이 전류를 도형하기 곤란해지는 레벨에서보다 현저하게 낮기 때문에, 두개의 그래프는 임의의 단위로 도형되어 있고, 이들 특성들은 소자의 이러한 크기 및 모양을 설계 파라미터의 변형에 따라 변형된다.

화상 형성 장치에서 사용되는 소자는 방전 전류 Ie에 대하여 이하 설명되는 3가지 특성을 갖는다.

먼저, 방전 전류 Ie는, 전압(문턱 전압값 Vth이라 함)이 소자에 인가될 때 급격히 증가하는 한편, 방전 전류 Ie는 문턱 전압값 Vth보다 낮은 전압에서 겨우 검출된다. 즉, 소자는 방전 전류 Ie에 대하여 문턱 전압값을 갖는 비선형 소자이다.

두번째로, 방전 전류 Ie의 레벨은, 방전 전류 Ie가 소자에 인가된 전압 Vf에 따라 변하기 때문에 전압 Vf로 제어될 수 있다.

세번째로, 소자로부터 방전되는 전극의 전기 전하량은, 소자로부터 방전되는 전류 Ie가 소자에 인가된 전압 Vf에 고속 응답을 갖기 때문에 전압 Vf의 인가 기간으로 제어될 수 있다.

상술된 특성으로 인하여, 표면 도전형 전자 방출 소자는 바람직하게 화상 형성 장치에 사용될 수 있다. 예를 들면, 수많은 소자가 디스플레이상의 화소에 대응하여 제공되는 화상 형성 장치에서, 제1 특성을 이용함으로써, 디스플레이 화면을 점차 스캐닝하면서 화상을 디스플레이할 수 있다. 즉, 문턱 전압값 Vth보다 큰 전압이 소정의 휘도에 따라 소자를 적절하게 구동시키기 위해 인가되고 문턱 전압값 Vth보다 낮은 전압이 선택되지 않은 소자에 인가된다. 구동된 소자를 점차 스위칭함으로써, 디스플레이 화면을 점차 스캐닝하면서 화상을 디스플레이할 수 있다.

제2 또는 제3 특성을 이용함으로써 방출 휘도를 제어할 수 있기 때문에, 계조가 디스플레이될 수 있다.

[다수의 소자가 단일 매트릭스로 배열되는 멀티-전자 빔원의 구성]

상술된 표면 도전형 전자 방출 소자가 기판상에 단일 매트릭스로 배열되고 배선되는 멀티-전자 빔원의 구성에 대하여 설명할 것이다.

도 11은 도 5a 및 도 5b에 도시된 디스플레이 패널상에 사용되는 멀티-전자 빔원의 평면도이다. 도 5a 및 도 5b에 도시된 것과 유사한 표면 도전형 전자 방출 소자는 X 방향으로 전극(9)을 배선하고 Y 방향으로 전극(12)을 배선함으로써 기판상에 배열되고 단일 매트릭스로 배선된다. X 방향으로의 배선 전극(9) 및 Y 방향으로의 배선 전극(12) 간의 각각의 교차점에서, 절연층(도시되어 있지 않음)은 전기 절연을 유지하기 위해 전극들 간에 형성된다. 도 11에서 12-12선을 따라 절취한 단면은 도 12에 도시되어 있다.

상술된 구성을 갖는 멀티-전자 빔원은 기판상에 X 방향으로의 배선 전극(9), Y 방향으로의 배선 전극(12), 전극들 간의 절연층(도시되어 있지 않음), 표전 도전형 전자 방출 소자의 소자 전극, 및 도전성 박막을 미리 형성한 다음, X 방향으로의 배선 전극(9) 및 Y 방향으로의 배선 전극(12)에 의해 각각의 소자의 전원 통전 포밍 공정 및 통전 활성화 공정을 수행함으로써 제조되었다.

지금부터, 제1 실시예에서 사용되는 스페이서가 첨부한 도면을 참조하여 설명될 것이다.

도 1을 참조하여 이하 설명될 것이다. 제1 실시예에서, 형성되지 않은 복수의 표면 도전형 전자원(1)은 배면판(2)상에 먼저 형성된다. 배면판(2)으로서 사용되는 것은 도 12에 도시된 표면 도전형 전자 방출 소자가 매트릭스 형태로 160 x 720으로 형성되는 청결한 녹색 유리판이다. 소자 전극(14 및 15)은 Ni 스퍼터링에 의해 형성되는 한편, X 방향으로의 배선 전극(9) 및 배선 전극(12)은 스크린 프린팅 방법에 의해 형성되는 Ag 배선이다. 도전성 박막(16)은 Pd 아민 복합물의 용액을 소강함으로써 얻어지는 PdO 미립자막이다.

화상 형성 부재로서 채택되는 것은 도 4a에 도시된 Y 방향으로 연장된 다른 컬러의 형광 물질(5a)의 줄무늬가 존재하고, 블랙 벨트(5b)가 형광 물질(5b)들 사이 뿐만 아니라, Y 방향으로의 서로로부터 화소를 분리시키고 스페이서(10)를 배치하는 공간을 보존하기 위해 X 방향으로 배치되었다. 블랙 벨트(도전체)(5b)가 먼저 형성된 다음, 형광막(5)은 형광 물질(5a)을 블랙 벨트들 간의 갭에 공급함으로써 형성된다. 블랙 줄무늬(블랙 벨트)(5b)용 재료로서 선택되는 것은 일반적으로 주 성분으로서 흑연이 사용되고 함유된 재료이다. 형광 물질(5a)은 슬러리 방법에 의해 유리 물질(4)에 인가된다.

형광막(5) 형성 이후에, 형광막(5) 내면의 스무딩 처리(일반적으로 필르밍이라 함)가 실행된 다음, 형광막(5)(전자원 측)보다 안쪽에 제공되는 메탈 백(6)은 Al의 진공 퇴적에 의해 형성된다. 투명 전극이 형광막(5)(유리 기판과 형광막 사이) 외부에 있는 면판(7)에 배치되어, 형광막(5)의 도전율을 증가시킬 수 있더라도, 이러한 투명 전극은 형광막(5)의 충분한 도전율이 메탈 백에 의해서만 얻어진 제1 실시예에서 생략된다.

Na 블로킹층(10b)으로서 0.5㎛의 실리콘 질화막을 청결한 소다 석회 유리판으로 구성된 절연 기판(10a)(3.8㎜ x 200 ㎛ 두께 x 200㎛ 길이)상에 형성하고, 진공 막 형성 방법에 의해 Cr의 질화막(10c)을 Na 블로킹층(10b)상에 형성함으로써 스페이서(10)가 형성된다.

제1 실시예에서 사용되는 Cr 및 Ge의 질화막은 스퍼터링 시스템을 사용하여 아르곤 및 질소의 혼합 분위기에서 동시에 Cr 및 Ge의 타겟을 스퍼터링함으로써 형성된다.

스퍼터링 시스템은 도 13에 도시된 바와 같이 구성된다. 도 13에서, 참조 번호(41)는 스퍼터링 챔버를 지칭하고, 참조 번호(42)는 스페이서 부재, 참조번호(43 및 44)는 각각 Cr 및 Ge의 타겟을 지칭하고, 참조 번호(46 및 48)는 정합 박스를 지칭하고, 참조 번호(49 및 50)는 아르곤 및 질소를 유입하는 유입관을 지칭한다.

배압(back pressure)은 스퍼터링 챔버에서 2 x 10^-5Pa이다. 아르곤 및 질소의 혼합 가스는 스퍼터링 동안 질소의 부분 압력을 30%로 유지하도록 흐르게 된다. 스퍼터링의 총 압력은 0.45Pa이다. Cr 및 Ge의 질화막은 각각 13W 및 15W의 고주파 전압을 Cr 타겟 및 Ge 타겟에 인가하고, 스퍼터링 시간을 조정함으로써 형성된다.

Cr 및 Ge의 질화막의 3가지 종류, 즉 퇴적시 2.5Ωm의 비저항을 갖는 막 두께 45㎚, 퇴적시 3.5x10³Ωm의 비저항을 갖는 막 두께 200㎚, 및 퇴적시 5.2x10⁶Ωm 의 비저항을 갖는 막 두께 80㎚가 제조된다.

(대기압을 견디기 위한) 스페이서의 저항은 다음과 같은 방법에 따라 측정된다.

스페이서는 양 측 (면판 측에서 일단부 및 배면판에서 타단부)에서, 또는 단부들 근방의 부분에서 전극들을 접촉시킨다. 그 다음, D.C. 전압 Vi(100V)는, 디스플레이내에 장착한 것과 동일한 방향으로 전계가 인가되도록 전극들에 공급된다. 대기 안은 10^-5Torr보다 낮은 압력이며, 이는 온도 20℃에서 차광되며, 측정이 수행된다. 전극이 스페이서를 접촉시키기 때문에, 전해질 연마에 의해 연마되는 스테인레스 강철판 미러는, 스페이서가 스테인레스 강철판들의 쌍 간에 개재되는 방식으로 사용된다. 대안으로, 프로브 전극은, 프로브 전극이 스페이서의 단부 모두 또는 그 근방에 접촉시키는 방식으로 사용될 수 있다. 스페이서가 디스플레이 장치내에 장착되는 측정인 경우, 스페이서의 단부들은 디스플레이 장치의 패널을 압박한다. 이러한 압박을 방지하기 위해, 프로브는 스페이서 단부의 근방에서 스페이서 단부를 도통시키기 위한 도전성 부재인 배선 또는 메탈 백을 접촉시킨다. 배선 또는 메탈 백은 스페이서의 저항보다 충분히 낮은 저항을 갖는다. 측정용 전극이 스페이서 단부에 직접 접촉되지 않더라도 문제는 존재하지 않는다.

따라서, 측정 전극들 간에 흐르는 전류 Ii가 측정된다. 다음의 수학식 1에 따라, 스페이서의 저항 Ri가 계산된다.

Ri = Vi / Ii [Ω]

스페이서의 시트 저항 Ri에 기초하여, 시트 저항 Rsi 및 체적 저항 ρi는 다음의 수학식 2 및 3으로부터 계산된다.

Rsi = Ri x w/d [Ω/□]

ρi = Ri x s/d [Ω㎝]

s는 스페이서로 흐르는 전류의 경로의 단면적(㎠)이며, 고저항막이 그 표면을 피복할 때, 단면은 고저항막의 단면적과 일치한다.

d는 전류 경로 길이(㎝)이며, 전극이 스페이서가 결합되는 위치에 형성될때, 이는 스페이서 및 전극 간의 거리와 일치한다.

또한, w는, 고저항막의 두께가 t(㎝)일 때의 전류 경로의 폭(㎝)이며, 이 폭은 s/t와 일치한다.

상기 측정 전압은 측정 부재의 방전 전압보다 낮은 범위내에 있어야 하는 필요성에 따라 애노드 전압의 레벨(예를 들면, 수 kV)로 증가시킴으로써, 실제 사용의 조건하에서 측정될 수 있다.

전극(11)은 스페이서(10)의 접속부상에 배치되어, X 방향으로의 배선(9) 및 메탈 백(6)에의 전기적 접속을 보장한다. 이 전극(11)은, X 방향으로의 배선으로부터 면판까지 측정된 50㎛ 및 메탈 백으로부터 배면판까지 측정된 300㎛ 범위내에 인클로우저(8)에 배치되는 스페이서(10)의 4면을 완전히 피복한다. 그러나, 전극(11)은, 스페이서(10)의 전기적 접속이 전극(11)없이 고정될 수 있을 때 배치될 수 없다. Cr 및 Ge의 질화물(10c)이 대전 감속막(10c)으로서 형성된 스페이서(10)는 면판(7)상의 X 방향으로의 배선(9)에 일정 간격으로 고정된다.

다음에, 면판(7)은 지지 프레임(3)에 의해 전자원(1)을 통해 3.8㎜ 배치되고, 배면판(2), 면판(7), 지지 프레임(3) 및 스페이서(10) 가운데의 접합부는 고정된다.

프릿 유리는 배면판(2) 및 지지 프레임(3) 간의 접합부 및 면판(7) 및 지지 프레임(3) 간의 접합부에 인가되고 (도전성 프릿 유리가 스페이서 및 면판 간의 접합부에 인가됨), 이들 접합부는, 스페이서의 표면상의 게르마늄의 질화막 및 전이 금속이 산화되지 않도록 질소 가스에서 10분 이상 동안 430℃에서 프릿 유리를 소강함으로써 밀봉된다.

대전 완화막 및 면판 간의 도전율은 면판(7)상의 블랙 벨트(5b)(300㎛ 폭)상에 Au로 코팅된 실리카 볼이 함유된 도전성 프릿 유리를 사용함으로써 스페이서(10)에 고정된다. 메탈 백은, 메탈 백이 스페이서와 접촉하는 영역에 부분적으로 제거된다.

상술된 바와 같이 완성된 외위기(8)가 배기관을 통해 진공 펌프를 갖는 외위기로부터 대기를 방전함으로써 충분히 낮은 압력으로 배기된 후, 전자 방출부(17)는 도전성 박막(16)의 전압 인가 공정 (포밍 공정)을 위한 용기의 외부 단자 D_x1내지 D_xm, 및 D_y1내지 D_yn에 의해 전자 방출 소자(1)의 소자 전극(14 및 15) 양단에 전압을 인가함으로써 형성된다. 포밍 공정은 도 7에 도시된 파형을 갖는 전압을 인가함으로써 수행된다.

그 다음, 통전 활성화 공정은 0.133 Pa 압력의 방전관을 통해 아세톤을 진공 용기로 유입시키고, 전압 펄스를 일정한 간격으로 용기의 외부 단자 D_x1내지 D_xm, 및 D_y1내지 D_yn에 인가함으로써, 탄소 또는 카바이드를 퇴적하기 위해 수행된다. 통전 활성화 공정은 도 8a 및 도 8b과 같은 파형을 갖는 전압을 인가함으로써 수행된다.

용기가 총괄적으로 200℃에서 가열하면서 10시간 동안 배기된 후, 배기관은 10^-4Pa승의 압력에서 가스 버너로 가열함으로써 납땜되어, 외위기(8)를 밀봉한다.

마지막으로, 게터 공정은 밀봉 후에 압력을 유지하기 위해 실행된다.

외위기의 단자 Dx1 내지 Dxm, 및 Dy1 내지 Dyn에 의해 신호 발생기(도시되지 않음)로부터 전자 방출 소자(1)로 스캐닝 신호 및 변조 신호를 인가하여 전자를 방출하고 고전압 단자 Hv에 의해 고전압을 메탈 백(6)에 인가하여 방출된 전자 빔을 가속시키고, 형광막(5)에 전자를 가하여 형광 물질을 여기하고 성장시킴으로써 상술된 바와 같이 완성되는 화상 형성 장치상에 화상이 디스플레이된다. 고전압 단자 Hv에의 인가 전압 Va는 1kV 내지 5kV로 설정되고, 소자 전극들(14 및 15) 양단의 인가 전압 Vf는 14V로 설정된다.

조립 전에 측정되었던 스페이서(10)의 대전 완화막(10c)의 저항값들은 면판을 봉하고, 배면판을 봉한 다음, 배기하고, 소자 전극들의 통전 포밍한 후에 실질적으로 변화되지 않고 유지된다. 이 사실은 Cr과 Ge의 질화막이 고도로 안정되고, 대전 완화막으로 사용되기에 적당하다는 것을 의미한다.

3.5 × 10³Ω㎝의 비저항값을 갖는 스페이서 상에, 스페이서 인근 위치에 배치된 전자 방출 소자들(1)로부터 방출된 전자들에 의해 형성된 것들을 포함하는 발광 스폿들은 등간격인 행들에 이차원적으로 형성되어, 고재현성의 선명한 화상을 표시하게 할 수 있다. 이 사실은 위치에 배치된 스페이서(10)가 전자들의 궤도에 영향을 미치도록 전계를 방해하지 않고, 대전되지 않는다는 것을 의미한다. 스페이서의 재료는 -0.8% 의 저항 온도 계수를 가지며, 열 손실이 Va = 5 ㎸ 의 전압 레벨까지 되게 할 수는 없다.

2.5 Ω㎝의 비저항값을 갖는 스페이서는 전력 소모가 Va = 2㎸ 에서 1 W 정도에 이르더라도 전압이 2 ㎸ 까지 되게 할 수 있다. 5.2 × 10⁶Ω㎝ 의 고저항값을 갖는 스페이서는 낮은 통전 방지 효과를 보이며, 열 손실이 발생하지 않아서 화상을 표시할 수 있더라도, 스페이서에 의해 유인된 전자 빔에 의해 스페이서 부근에서 화상이 방해되도록 할 수 있다.

스페이서의 질화 비율 (질화 게르마늄을 구성하는 게르마늄의 원자 농도/게르마늄의 원자 농도)의 XPS (X선 광전 분광)는 70, 65 및 58%를 보인다.

(비교예)

비교예로서, 도전막이 Cr과 Ge의 질화막 대신에 SnO₂를 사용하여 상술한 방법과 유사한 방법으로 형성된다. (저항값은 6.7 × 10⁸Ω, 두께 5 ㎚) 도 13에 도시된 바와 같이 스퍼터링 시스템을 사용하여 스퍼터링이 수행되는데, 타겟은 금속 타겟 대신에 SnO₂타겟이 된다. 500 W의 전압을 인가하며, 0.5 Pa의 전체 압력에서 아르곤을 사용하여 5분 동안 막이 형성된다.

도전막(10c)의 저항값은 조립 단계에서 뚜렷하게 변화된다. 조립 단계를 완료한 후, 비저항값은 9.2 × 10^-2Ωm 이고, 저항값은 1.8 × 10⁶Ω이 되어, 전압 Va가 1 ㎸ 까지 되는 것을 불가능하게 한다. 즉, 비교예는 스페이서를 제조하는 스테이지에서 일정하지 않은 속도로 저항값이 뚜렷하게 변화되게 할 수 있어서, 제조후에 저항값이 뚜렷하게 변화되도록 하는데, 즉 정밀하게 저항값을 제어할 수 없게 한다. 더욱이, SnO₂의 비저항값은 1 ㎚ 보다 크지 않은 극히 작은 두께를 갖는 막을 형성하게 하여, 저항값을 제어하는 것을 더욱 곤란하게 한다.

(제2 실시예)

제1 실시예와 달리, 제2 실시예는 Cr과 Ge의 질화막(10c) 대신에 Ta와 Ge의 질화막을 스페이서(10)로 사용한다. 제2 실시예에 사용된 Ta와 Ge의 질화막은 스퍼터링 시스템을 사용하여 아르곤과 질소의 혼합 대기 중에서 Ta 타겟과 Ge 타겟을 동시에 스퍼터링하여 형성된다. 스퍼터링 시스템은 도 13에 도시되어 있다. 스퍼터링 챔버는 2 × 10^-5Pa 인 배압을 갖는다. 아르곤과 질소의 혼합 가스는 스퍼터링 동안 흘러서, 질소의 부분압을 30%로 유지한다. 스퍼터링 가스는 전체 압력이 0.45 Pa 이다. Ta와 Ge의 질화막은 스퍼터링 시간을 조절하며 Ta 타겟과 Ge 타겟 각각에 150 W의 고주파 전압을 인가하여 형성된다.

상술한 바와 같이 형성된 Ta와 Ge의 질화막(10c)은 두께가 대략 200 ㎚ 이고, 비저항값은 8.4 × 10³Ωm 이다. 이 막은 -0.6%의 저항 온도 계수를 갖는다.

화상 형성 장치는 상술한 스페이서(10)를 사용하여 제1 실시예와 유사하게 제조된다. 고전압 단자 Hv로의 인가 전압 Va는 1 ㎸ 내지 5 ㎸로 설정되며, 소자 전극들(14 및 15)을 향한 인가 전압 Vf는 14 ㎸로 설정된다.

스페이서 조립 전(퇴적시)에 측정되었던 스페이서의 저항값들은, 면판으로 그것을 밀봉하고, 배면판으로 밀봉한 후, 배기하고 소자 전극들을 통전 포밍한 후에도 모든 조립 단계에서 실질적으로 동일하게 유지된다.

더욱이, 배면판 부근들로부터 면판 부근들 까지의 스페이서(10)의 미세 부분의 저항값들의 측정치들은 모든 조립 단계들을 완료한 후에도 어떠한 위치적인 변화도 보이지 않기 때문에, 이 막은 전체적으로 균일한 저항값을 갖는다. 스페이서 인근 위치에 배치된 전자 방출 소자들(1)로부터 방출된 전자들에 의해 형성된 것들을 포함하는 발광 스폿들은 등간격으로 이차원적으로 형성되어, 고재현성의 선명한 칼라 화상을 표시하게 할 수 있다. 이 사실은 스페이서(10)가 전자들의 궤도에 영향을 미칠 수 있는 방해를 일으키지 않고, 스페이서(10)가 대전되지 않는다는 것을 의미한다.

(제3 실시예)

제3 실시예는 제1 실시예에서 사용된 Cr과 Ge의 질화막 대신에 Ti와 Ge의 질화막을 사용한다. 제3 실시예에 사용된 Ti와 Ge의 질화막은 스퍼터링 시스템을 사용하여 아르곤과 질소의 혼합 대기 중에서 Ti 타겟과 Ge 타겟을 동시에 스퍼터링하여 형성된다. 스퍼터링 시스템은 도 13에 도시되어 있다. 스퍼터링 챔버는 2 × 10^-5Pa 인 배압을 갖는다. 스퍼터링 동안, 아르곤과 질소의 혼합 가스는 흘러서, 질소의 부분압을 30%로 유지한다. 스퍼터링 가스의 전체 압력은 0.45 Pa 이다. Ti와 Ge의 질화막은 스퍼터링 시간을 조절하며 Ti 타겟과 Ge 타겟 각각에 120 W와 150 W의 고주파 전압을 인가하여 형성된다.

Ti와 Ge의 질화막(10c)은 두 종류로 제조되는데, 즉 두께가 대략 60 ㎚ 이고, 비저항값은 7.4 × 10³Ωm 인 것과, 두께가 대략 80 ㎚ 이고, 비저항값은 2.2× 10⁵Ωm 인 것이 있다. 저항 온도 계수는 -0.6% 이다.

전자를 방출하기 위해 신호 발생기들(도시 생략)로부터 전자 방출 소자들(1)로 용기의 외부 단자들(D_x1내지 D_xm및 D_y1내지 D_yn)을 경유하여 주사 신호들과 변조 신호들을 인가하고, 방출된 전자 빔들을 가속하기 위해 고전압 단자 Hv에 의해 메탈 백(6)으로 고전압을 인가하고, 형광막을 여기하고 발광하기 위하여 형광막(5)을 이 전자들로 충격을 가함으로써, 상술한 스페이서(10)를 사용하여 화상 형성 장치 상에 화상이 표시된다.

고전압 단자 Hv로의 인가 전압 Va는 1 ㎸ 내지 5 ㎸로 설정되며, 소자 전극들(14 및 15)을 향한 인가 전압 Vf는 14 V로 설정된다.

스페이서 조립 전(퇴적시)에 측정되었던 스페이서의 저항값들은, 면판으로 그것을 밀봉하고, 배면판으로 밀봉한 후, 배기하고 소자 전극들을 통전 포밍한 후에도, 그 저항값들이 조립 단계들 전체를 통해 커지더라도, 극심한 변화를 겪지는 않는다.

배면판 부근들로부터 면판 부근들 까지의 스페이서(10)의 미세 부분들의 저항값들의 측정치들은, 모든 조립 단계들을 완료한 후에도 어떠한 위치적인 변화도 보이지 않기 때문에, 이 막은 전체적으로 균일한 저항값을 갖는다. 비저항값이 7.4 × 10³Ωm 인 스페이서가 사용될 경우, 스페이서 인근 위치에 배치된 전자 방출 소자들(1)로부터 방출된 전자들에 의해 형성된 것들을 포함하는 발광 스폿들은 등간격으로 이차원적으로 형성되어, 고 재현성의 선명한 화상을 표시할 수 있다.이 사실은 스페이서(10)가 전자들의 궤도에 영향을 미칠 수 있는 방해를 일으키지 않고, 스페이서(10)가 대전되지 않는다는 것을 의미한다. 반면에, 높은 비저항값(2.2 × 10⁵Ωm)를 갖는 스페이서가 사용될 경우, 전자 빔들은 이 스페이서의 부근에서 편향되어 경미하게 화상을 방해하게 된다.

(제4 실시예)

제4 실시예는 제1 실시예에서 사용된 스페이서(10)의 Cr과 Ge의 질화막 대신에 Mo와 Ge의 질화막을 사용한다. 제4 실시예에 사용된 Mo과 Ge의 질화막은 스퍼터링 시스템을 사용하여 아르곤과 질소의 혼합 대기 중에서 Mo과 Ge의 타겟들을 동시에 스퍼터링하여 형성된다. 스퍼터링 시스템은 도 13에 도시되어 있다. 스퍼터링 챔버는 2 × 10^-5Pa 인 배압을 갖는다. 스퍼터링 동안, 아르곤과 질소의 혼합 가스는 흘러서, 질소의 부분압을 30%로 유지한다. 스퍼터링 가스의 전체 압력은 0.45 Pa 이다. Mo과 Ge의 질화막은 스퍼터링 시간을 조절하며 Mo 타겟과 Ge 타겟 각각에 15 W와 150 W의 고주파 전압을 인가하여 형성된다.

이와 같이 형성된 Mo와 Ge의 질화막은 두께가 대략 200 ㎚ 이고, 비저항값은 6.4 × 10³Ωm 이다. 저항 온도 계수는 -0.6% 이다.

화상 형성 장치는 상술한 스페이서(10)를 사용하여 제조되고, 제1 실시예에서와 같이 화상에 대하여 평가된다.

스페이서 조립 전에 측정되었던 스페이서의 저항값들은, 면판으로 그것을 밀봉하고, 배면판으로 밀봉한 후, 배기하고 소자 전극들을 통전 포밍한 후에도 모든 조립 단계에서 실질적으로 동일하게 유지된다.

더욱이, 배면판 부근들로부터 면판 부근들 까지의 스페이서(10)의 미세 부분들의 저항값들의 측정치들은 모든 조립 단계들을 완료한 후에도 어떠한 위치적인 변화도 보이지 않기 때문에, 이 막은 전체적으로 균일한 저항값을 갖는다. 스페이서 인근 위치에 배치된 전자 방출 소자들(1)로부터 방출된 전자들에 의해 형성된 것들을 포함하는 발광 스폿들은 등간격으로 이차원적으로 행들에 형성되어, 명확한 화상이 고재생으로 형성될 수 있도록 한다. 이 사실은 스페이서(10)가 전자들의 궤도에 영향을 미칠 수 있는 방해를 일으키지 않고, 스페이서(10)가 대전되지 않는다는 것을 의미한다.

(제5 실시예)

제5 실시예는 제1 실시예에서 사용된 스페이서(10)의 Cr과 Ge의 질화막 대신에 W와 Ge 화합물 막을 사용한다. 제5 실시예에 사용된 W와 Ge의 질화막은 스퍼터링 시스템을 사용하여 아르곤과 질소의 혼합 대기 중에서 W 타겟과 Ge 타겟을 동시에 스퍼터링하여 형성된다. 스퍼터링 시스템은 도 13에 도시되어 있다. 스퍼터링 챔버는 2 × 10^-5Pa 인 배압을 갖는다. 스퍼터링 동안, 아르곤과 질소의 혼합 가스가 흘러서, 질소의 부분압을 30%로 유지한다. 스퍼터링 가스의 전체 압력은 0.45 Pa 이다. W와 Ge의 질화막은 스퍼터링 시간을 조절하며 W 타겟과 Ge 타겟 각각에 12 W와 150 W의 고주파 전압을 인가하여 형성된다.

이와 같이 형성된 W와 Ge의 질화막(10c)은 두께가 대략 200 ㎚ 이고, 비저항값은 5.0 × 10³Ωm 이다. 이 질화막의 저항 온도 계수는 -0.4% 이다.

화상 형성 장치는 상술한 질화막을 갖는 스페이서(10)를 사용하여 제조되고, 제1 실시예에서와 같이 평가된다.

고전압 단자 Hv로의 인가 전압 Va는 1 ㎸ 내지 5 ㎸로 설정되며, 소자 전극들(14 및 15)에 걸친 인가 전압 Vf는 14 V로 설정된다.

더욱이, 배면판 부근들로부터 면판 부근들 까지의 스페이서(10)의 미세 부분들의 저항값들의 측정치들은 모든 조립 단계들을 완료한 후에도 어떠한 위치적인 변화도 보이지 않기 때문에, 이 막은 전체적으로 균일한 저항값을 갖는다. 스페이서 인근 위치에 배치된 전자 방출 소자들(1)로부터 방출된 전자들에 의해 형성된 것들을 포함하는 발광 스폿들은 등간격으로 이차원적으로 형성되어, 선명한 화상이 고재현성으로 표시될 수 있도록 한다. 이 사실은 스페이서(10)가 전자들의 궤도에 영향을 미칠 수 있는 방해를 일으키지 않고, 스페이서(10)가 대전되지 않는다는 것을 의미한다.

(제6 실시예)

제6 실시예는 냉음극 방출 소자의 일종인 전계 방출형 소자들을 전자 방출 소자들로 사용한다.

도 16은 제6 실시예에 바람직한 화상 형성 장치의 스페이서 및 전자원을 주로 도시하는 개략적인 도면이다. 도 16에서, 참조 번호 62는 배면판을 표시하고, 참조 번호 63은 면판을 표시하고, 참조 번호 61은 음극을 표시하고, 참조번호 66은 게이트 전극을 표시하고, 참조번호 67은 게이트 전극과 음극 사이의 절연층을 표시하며, 참조번호 68은 집광 전극을 표시하고, 참조번호 64는 형광 물질을 표시하고, 참조번호 69는 집광 전극과 게이트 전극 사이의 절연층을 표시하고, 참조번호 70은 음극용 배선을 표시한다. 참조번호 65는 스퍼터링법에 의해 형성된 텅스텐과 게르마늄의 질화막으로 커버된 절연 기판으로 구성된 스페이서를 표시한다.

전자 방출 소자들은 고전압이 음극(61)와 게이트 전극(66)의 팁을 향하여 인가될 때 음극(61)의 팁으로부터 전자를 방출하는 기능을 한다. 게이트 전극(66)은 복수의 음극들로부터 방출된 전자들이 게이트 전극(66)을 통과할 수 있도록 전자 전달 포트를 갖는다. 게이트 전극의 포트를 통과한 전자들은 집광 전극(68)에 의해 집광되고, 면판(63) 상에 배치된 양극에 의해 발생된 전계에 의해 가속되어, 음극에 대응하는 형광 물질의 화소들과 충돌하여 형광 물질을 발광한다. 복수의 게이트 전극들(66) 및 복수의 음극 배선들(70)이 음극이 입력 신호에 의해 선택되고, 전자들이 그 선택된 음극으로부터 방출되도록 매트릭스 형태로 배열된다.

음극들, 게이트 전극, 집광 전극 및 음극용 배선들 등은 잘 알려진 방법에 의해 제조되는데, 음극들은 Mo로 만들어 진다. 스페이서 기판은 갈아 200 ㎜, 폭3.8 ㎜ 이며, 두께가 0.2 ㎜ 인 녹색 유리판으로 구성되고, 텅스텐과 게르마늄으로 이루어진 200 ㎚ 두께의 질화막은 제5 실시예에서 사용된 방법과 동일한 방법으로 스페이서 기판 상에 형성된다. 스페이서(65)는 도전성 프릿 유리 재료로 집광 전극(68)에 고착된다. 접촉 저항을 더욱 낮추기 위해, 100 ㎛ 두께의 알루미늄막이 집광 전극이나 형광 물질들과 접촉되도록 하는 스페이서(65)의 이부 상에 퇴적된다.

제6 실시예에 사용된 텅스텐과 게르마늄의 질화막 및 스페이서의 비저항값들은 각각 7.9 × 10³Ωm 및 3.7 × 10⁹Ωm 이다.

스페이서를 배면판(62)에 고착하고, 면판(63) 상에 형광 물질(64) 층을 형성한 후, 배면판(62) 및 면판(63)은 질소 분위기에 위치되어 프릿 슬래스로 서로 밀봉된다. 기밀 용기의 내부는 배기 파이프를 통해 배기되면서, 250 ℃ 에서 10시간 동안 베이킹된다. 다음으로, 기밀 용기는 10^-5Pa로 배기되어, 배기 파이프를 가스 버너로 땜질하여 밀봉된다. 마지막으로, 밀봉후 진공 압력을 유지하기 위하여, 고주파 가열법에 의해 게터 처리가 행해진다.

고전압을 면판 상에 형성된 투명 전극으로 인가하면서, 전자를 방출하기 위하여 용기의 외부 단자를 경유해 신호 발생기 (도시 생략)로부터 음극(61)으로 신호를 인가하고, 형광 물질(64)에 전자를 조사함으로써, 상술한 바와 같이 제조된 화상 형성 장치 상에 화상이 형성된다.

화상 형성 장치의 제조 단계 이후, 스페이서는 4.2 × 10⁹Ω 의 안정한 저항값을 가지며, 스페이서 부근에서 전자 빔들의 편차는 인식되지 않는다.

상술한 대전 완화막은 산호 등의 분위기에서 조차 그 저항값이 거의 변화되지 않도록 하여, 고저항값을 갖을 때에도 그 막이 아일랜드형 패턴 내에 형성될 필요나 극도로 얇게 형성될 필요가 없으므로, 탁월한 안정도 및 재생 특징을 갖게 된다. 또한, 대전 완화막은 높은 용융점 및 높은 경도를 갖기 때문에, 높은 안정도를 갖는 장점이 있다. 또한, 질화 게르마늄이 절연성 재료이고, 전이 금속의 질화는 양호한 도전체이므로, 선택적 저항값은 대전 완화막의 구성비를 조절하여 얻어지는 것이 가능하다. 본 발명에 따른 대전 완화막은 실시예들로서 설명한 화상 형성 장치 뿐만 아니라 CRTs 및 방전관 등과 같은 전자관들에도 적용가능하며, 대전이 문제가 있는 분야에서 널리 사용될 수 있다.

더욱이, 소자 기판과 면판 사이에 끼워진 절연 부재의 표면 상에 대전 완화막으로서 전이 금속과 게르마늄의 질화막을 사용하는, 본 발명에 따른 화상 형성 장치는 조립 단계들 동안 저항값이 거의 변하지 않도록 하며, 안정한 저항값을 얻을 수 있도록 한다. 따라서, 본 발명에 따른 화상 형성 장치는 스페이서 부근에서 빔 방해 전위를 억제할 수 있고, 형광 물질들과 충돌하는 빔들의 위치가 발광될 원래의 형광 물질들의 위치들에서 분기하는 것을 방지하고, 광 손실을 억제하여 선명한 화상을 표시하게 한다.

(제7 실시예)

부가적으로 Al을 함유하는 대전 완화막 (대전 방지막이라 칭함)을 사용하는 실시예들을 이하에서 설명한다.

[막 표면 조성을 측정하는 방법]

스페이서의 표면 질화 비율 등과 같은 막 표면 조성을 판단하는 스테이지에 있어서, 이하에서 설명되는 장치는 캘리브레이션을 위해 사용된다. 박막 형성 메카니즘으로 된 장치를 사용하여, 진공 챔버 내에서의 RHEED(Reflected High-speed Electron Diffraction Pattern Analyzer) 및 XPS(X-ray Photoelectron Spectroscope)가 10^-8Pa 이하인 진공 정도로 유지되고, 질화막은 박막 형성 메카니즘으로 형성되고, XPS 측정은 RHEED법에 의해 AIN의 형성을 확인한 후에 실시된다. A12p 스펙트럼 및 N1s 스펙트럼의 피크 면적비들을 사용하여, 알루미늄과 게르마늄의 전이 금속 합금의 질화막의 표면 조성은 캘리브레이트된다.

제7 내지 제11 실시예들은 알루미늄과 게르마늄 합금들의 전이 금속의 질화막들인, 예를 들어 Cr, Ti, Ta, Mo 및 W가 전이 금속들로 사용된 대전 방지막들(10c)이 사용된다.

다음과 같이 선택하는 것이 바람직하다.

5 at.% 내지 18 at.%(원자 %)의 Cr/(Al+Ge)의 비율

24 at.% 내지 40 at.%(원자 %)의 Ti/(Al+Ge)의 비율

36 at.% 내지 50 at.%(원자 %)의 Ta/(Al+Ge)의 비율

3 at.% 내지 18 at.%(원자 %)의 Mo/(Al+Ge)의 비율

3 at.% 내지 20 at.%(원자 %)의 W/(Al+Ge)의 비율

이제, 실시예 7의 구체적인 구성에 대해 설명한다.

스페이서(10)는 소다 석회 유리판(높이 3.8 mm, 두께 200㎛, 길이 200 mm)로 이루어진 평면 절연 기판 상에 Na 블로킹 층(10b)으로서 두께 0.5 ㎛의 실리콘 질화물막을 형성하고 진공 막 형성 방법으로 Na 블로킹 층(10b) 상에 Cr, Al 및 Ge 합금의 질화물막(10c)을 형성함으로써 제조된다.

제7 실시예에서 사용된 Cr, Al 및 Ge 합금의 질화물막(10c)은 스퍼터링 시스템을 사용하여 아르곤 및 질소의 혼합 분위기와 동시에 Cr, Al 및 Ge의 타겟을 스퍼터링함으로써 형성되었다. 조성물은 타겟에 인가된 전력을 가변시킴으로써 조절하여, 최적의 저항을 얻는다.

상세히 설명하자면, 가스의 압력 및 전력은 Ar = 2.4 mTorr/N₂= 0.6 mTorr, Cr = 18W, Al = 600W 및 Ge = 45W이다. 기판은 실온에서 접지된 상태로 있다.

스퍼터링 시스템은 도 17에 도시되어 있다. 도 17에서, 참조 번호 41은 막 형성 챔버를 나타내고, 참조 번호 42는 스페이서 부재를 나타내며, 참조 번호 43, 44 및 1701은 각각 Cr, Al 및 Ge으로 된 타겟을 나타내며, 참조 번호 45, 47 및 1703은 타겟(43, 44 및 1701)에 각각 고주파 전압을 인가하기 위한 고주파 전원을 나타내며, 참조 번호 46, 48 및 1702는 임피던스를 맞추기 위한 정합 박스를 나타내며, 참조 번호 49 및 50은 질소를 유입시키기 위한 입구 파이프를 나타낸다. 스퍼터링은 상기 특정 부분 압력에서 막 형성 챔버(41)로 아르곤과 질소를 유입시키고 타겟(43, 44, 1701) 및 전기 방전용 스페이서 부재(42) 양단에 고주파 전압을 인가함으로써 수행된다.

Cr, Al 및 Ge의 합금으로 이루어진 질화물막은 두께가 200 nm이고 2.4 × 10³Ωm의 비저항, 7 at.%(원자 %)의 Cr/(Al + Ge) 조성비 및 18 at.%(원자 %)의 Ge/Al 조성비를 갖는다.

외부 단자 D_x1내지 D_xm및 D_y1내지 D_yn에 의해 신호 발생기(도시되지 않음)로부터의 주사 신호 및 변조 신호를 전자를 방출하기 위한 전자 방출 소자(1)에 인가하고, 방출된 전자빔을 가속시키기 위해 고전압 단자 Hv를 수단으로 고전압을 금속 배면(6)에 인가하며, 형광 물질을 여기시키고 발광시키기 위해 형광막(5)에 전자로 충격을 가함으로써 제1 실시예에서와 같이 제조된 화상 형성 장치에 화상이 표시된다. 고전압 단자 Hv로의 인가 전압 Va는 1 kV 내지 5 kV로 설정되었고, 소자 전극(14 및 15) 양단의 인가 전압 Vf는 14V로 설정되었다.

스페이서 근처의 위치에 배치된 전자 방출 소자(1)로부터 방출된 전자에 의해 형성된 발광 스폿은 2차원에서 동일 간격으로 형성됨으로써, 화상이 높은 재현성으로 선명하게 표시될 수 있도록 한다. 이러한 사실은 스페이서(10)가 전자 궤도 상에 영향을 미치는 외란을 유발하지 않고, 스페이서(10)가 대전되지 않는다는 것을 가리킨다. 물질은 -0.5%의 저항 온도 계수를 가지고 Va = 5 kV에서도 열 탈피가 가능하도록 한다.

스페이서(10)의 대전 방지막(10c)은 조립되기 전에 1.1 × 10⁹Ω, 면판(7) 및 배면판(2)에 봉합된 후 1.0 × 10⁹Ω, 및 배기후 1.3 × 10⁹Ω, 및 소자 전극을형성하는 통전화 후 1.4 × 10⁹Ω의 저항값을 가진다. 이는 Cr, Al 및 Ge의 합금으로 이루어진 질화물막이 현저하게 안정적이고 대전 방지막으로서 적합하게 됨을 가리킨다.

또한, 분해 조건에서 스페이서(10)에 수행된 표면의 XPS(X선 광전자 분광기)는 Cr 및 Ge가 산화물의 형태임을 나타내는 한편, 알루미늄 질화물 및 알루미늄 산화물은 51 내지 55%의 질화물 비율 [(알루미늄 질화물을 구성하는 질소의 원자 농도)/(알루미늄의 원자 농도)]로 표면상에 혼합된다.

(비교 실시예)

도전막(10c) 상의 Cr, Al 및 Ge 합금의 질화물막 대신에 SnO₂가 이용된 비교 실시예에서, 그 저항값은 조립 단계에서 현저하게 가변된다. 조립 단계 모두를 수행한 후, 비저항은 9.5 Ωcm이고 저항값은 4.1 × 10⁶Ω가 됨으로써, 인가 전압 Va를 1kV로 증가시킬 수 있다. 즉, 저항은 표시 장치를 제조하기 위한 단계에서 일정하지 않은 비율로 현저하게 변경됨으로써, 저항은 현저하게 가변하여 조립 단계의 완료후 정확하게 제어되지 않는다. SnO₂의 비저항값은 형성될 질화물막을 1nm 이하의 극히 작은 두께를 갖게 함으로써, 저항 제어를 더 어렵게 만든다.

막은 제1 실시예에 적용된 스퍼터링 시스템을 사용하여 산소 및 아르곤의 혼합 분위기에서 SnO₂의 타겟을 스퍼터함으로써 형성되다. 상세히 말하자면, 스퍼터링 조건은 Ar 0.8 mTorr/O₂0.2 mTorr, SnO₂= 100W, 실온에서 접지된 기판이다.막은 2.2 nm의 두께를 갖는다. 저항값은 스페이서를 조립하기 전에 2.7 x 10⁹Ω이며, 면판 및 배면판에 밀봉한 후에는 4.4 x 10⁵Ω 및 배기한 후에는 1.8 x 10⁶Ω이고, 소자 전극이 전기주조된 후에는 4.1 x 10⁶Ω이다.

(제8 실시예)

제7 실시예와는 달리, 제8 실시예는 스페이서(10)의 Cr, Al 및 Ge의 질화물막 대신에, Ta, Al 및 Ge의 합금의 질화물막을 사용한다. 제7 실시예에서 사용된 질화물과 같이, 제8 실시예의 질화물은 Ar = 2.4 mTorr/N₂= 0.6 mTorr, Ta = 200W, Al = 500W 및 Ge = 50W의 가스 압력 및 전력 조건에서 형성된다. Ta, Al 및 Ge 합금의 질화물막(10c)은 약 230㎚의 두께 및 5.2 x 10³Ω의 비저항을 갖는다. 또한, 질화물막은 -0.3%의 저항 온도 계수, 41 at.% (원자 %)의 Ta/(Al + Ge) 조성비 및 26 at.%(원자 %)의 Ge/Al 조성비를 갖는다.

상술된 스페이서(10)를 사용하여, 화상 형성 장치는 제1 실시예에와 같이 제조되고 평가된다.

고전압 단자 Hv로의 인가 전압 Va는 1kV 내지 5kV로 설정되고, 소자 전극(14 및 15) 양단의 인가 전압은 14V로 설정된다.

스페이서를 조립하기 전에, 이를 면판에 밀봉한 후, 배기하고, 그리고 소자 전극을 형성하는 통전 후에 측정된 저항값은 실질적으로 변화되지 않는다. 구체적으로 말하자면, 저항값은 스페이서를 조립하기 전에 2.1 x 10⁹Ω이며, 면판 및 배면판에 밀봉한 후에는 1.6 x 10⁹Ω 및 배기한 후에는 2.3 x 10⁹Ω이고, 소자 전극을 형성하는 통전 후에는 2.5 x 10⁹Ω이다.

또한, 배면판의 근방에서 면판의 근방까지 스페이서(10)의 미소한 부분의 저항값의 측정은 어떠한 국부적인 변화도 없음을 나타내고 질화물막은 대체로 균일한 저항값을 갖는다.

스페이서(10) 부근의 위치에 배치된 전자 방출 소자(1)로부터 방출되는 전자에 의해 형성되는 발광 스폿은 2차원에서 동일한 간격으로 행에 형성됨으로써, 선명한 컬러 화상을 높은 재현성으로 표시되게 한다. 이 사실은 스페이서(10)가 전자의 궤도에 미치는 영향과 같은 교란을 유발시키지 않고, 스페이서(10)가 대전되지 않는다는 것을 나타낸다.

또한, 분해 조건에서 스페이서에 수행된 표면의 XPS(X선 광전자 분광기)는 Ta 및 Ge가 산화물임을 나타내는 한편, 알루미늄 질화물 및 알루미늄 산화물은 53 내지 57%의 질화물 비율 [(알루미늄 질화물을 구성한 질소의 원자 농도)/(알루미늄의 원자 농도)]로 표면상에 혼합된다.

(제9 실시예)

제9 실시예는 제7 실시예에 채택된 Cr, Al 및 Ge 합금의 질화물막 대신에, Ti, Al 및 Ge의 합금의 질화물막을 사용한다. 제7 실시예에서 채택된 질화물막과 같이, 제9 실시예의 질화물막은 Ar = 2.4 mTorr/N₂= 0.6 mTorr, Ti = 120W, Al = 400W 및 Ge = 100W (RF)의 조건에서 형성된다. Ti, Al 및 Ge 합금의 질화물막은약 190㎚의 두께 및 4.7 x 10³Ωm의 비저항을 갖는다. 이는 -0.5%의 저항 온도 계수, 31 at.%(원자 퍼센트)의 Ti/(Al + Ge) 조성비 및 63 at.%(원자 퍼센트)의 Ge/Al 조성비를 갖는다.

상술된 스페이서를 사용하여, 화상 형성 장치는 제1 실시예에와 같이 제조되고 평가된다.

고전압 단자 Hv에의 인가 전압 Va는 1kV 내지 5kV로 설정되고, 소자 전극(14 및 15) 양단의 인가 전압은 14V로 설정된다.

스페이서를 조립하기 전에, 이를 면판에 밀봉한 다음, 배기한 다음, 그리고 소자 전극을 형성하는 통전 후에 측정된 저항값은 모든 조립 단계를 통해 거의 변화되지 않는다. 저항값은 스페이서를 조립하기 전에 2.4 x 10⁹Ω이며, 면판 및 배면판에 밀봉한 후에는 1.9 x 10⁹Ω 및 배기한 후에는 2.5 x 10⁹Ω이고, 소자 전극을 형성하는 통전 후에는 2.7 x 10⁹Ω이다.

또한, 배면판의 근방에서 면판의 근방까지 스페이서(10)의 미소한 부분의 저항값의 측정은 어떠한 국부적인 변화도 없음을 나타내고 질화물막은 모든 조립 단계를 완료한 후에도 대체로 균일한 저항값을 갖는다.

스페이서(10) 부근의 위치에 배치된 전자 방출 소자(1)로부터 방출되는 전자에 의해 형성되는 것을 포함하는 발광 스폿은 2차원에서 동일한 간격으로 행에 형성되므로, 깨끗한 컬러 화상을 높은 재생산성으로 디스플레이시킨다. 이 사실은스페이서(10)가 전자의 궤도에 미치는 영향과 같은 교란을 유발시키지 않고, 스페이서(10)가 대전되지 않는다는 것을 나타낸다.

또한, 분해 조건에서 스페이서에 수행된 표면의 XPS(X선 광전자 분광기)는, Ti 및 Ge가 산화물임을 나타내는 한편, 알루미늄 질화물 및 알루미늄 산화물은 49 내지 54%의 질화물비([알루미늄 질화물을 구성한 질소의 원자 농도]/[알루미늄의 원자 농도])로 표면상에 혼합된다.

(제10 실시예)

제10 실시예는 제7 실시예에 채택된 Cr, Al 및 Ge 합금의 질화물막 대신에, Mo, Al 및 Ge의 합금의 질화물막을 사용한다. 제7 실시예에서 채택된 질화물막과 같이, 제10 실시예의 질화물막은 Ar = 2.4 mTorr/N₂= 0.6 mTorr, Mo = 10W, Al = 500W 및 Ge = 25W (RF)의 조건에서 형성된다. Mo, Al 및 Ge 합금의 질화물막(10c)은 약 250㎚의 두께 및 5.3 x 10³Ωm의 비저항을 갖는다. 또한, 이는 -0.3%의 저항 온도 계수, 6 at.% (원자 퍼센트)의 Mo/(Al + Ge) 조성비 및 13 at.%(원자 퍼센트)의 Ge/Al 조성비를 갖는다.

상술된 스페이서(10)를 사용하여, 화상 형성 장치는 제7 실시예에와 같이 제조되고 평가된다.

스페이서를 조립하기 전에, 면판에 밀봉한 후, 배면판에 밀봉한 다음, 배기한 다음, 그리고 소자 전극을 형성하는 통전 후에 측정된 저항값은 모든 조립 단계를 통해 거의 변화되지 않는다. 구체적으로 말하면, 저항값은 스페이서를 조립하기 전에 2.0 x 10⁹Ω이며, 면판 및 배면판에 밀봉한 후에는 1.4 x 10⁹Ω 및 배기한 후에는 1.9 x 10⁹Ω이고, 소자 전극을 형성하는 통전 후에는 2.4 x 10⁹Ω이다.

스페이서(10) 부근의 위치에 배치된 전자 방출 소자(1)로부터 방출되는 전자에 의해 형성되는 것을 포함하는 발광 스폿은 2차원에서 동일한 간격으로 행에 형성되므로, 깨끗한 컬러 화상을 높은 재현성으로 표시하도록 한다. 이러한 사실은 스페이서(10)가 전자의 궤도상에 영향을 주는 장애를 야기하지 않으며 스페이서(10)가 대전되지 않는다는 것을 나타낸다.

더우기, 분해된 상태에서 스페이서 상에 수행된 표면의 XPS (X선 광전자 분광학)는 Mo 및 Ge가 산화물임을 나타내었으며, 알루미늄 질화물 및 알루미늄 산화물은 56 내지 61%의 질화물 비율[(알루미늄 질화물을 구성하는 질소의 원자 농도)/[알루미늄의 원자 농도)]로 표면상에서 혼합된다.

(제11 실시예)

제11 실시예는 제7 실시예에 채용된 Cr, Al, 및 Ge의 합금의 질화막 대신에 W, Al, 및 Ge의 질화막을 사용하였다. 제7 실시예에 채용된 질화막과 같이, 제11실시예에 사용된 질화막은 다음의 조건으로 형성된다.

Ar = 2.4 mTorr/N₂= 0.6 mTorr, W = 18 W, Al = 200 W, 및 Ge = 200 W (RF)

W, Al, 및 Ge(10c)의 합금의 질화막은 대략 210 nm의 두께와 6.2×10³Ωm의 비저항을 갖는다. 더우기, 이 질화막은 -0.5%의 저항 온도 계수, m11 at.% (원자 %)의 W/(Al + Ge) 조성비 , 및 180 at.% (원자 %)의 Ge/Al 조성비를 갖는다.

상술한 스페이서(10)를 사용하여, 제7 실시예에서와 같이 화상 형성 장치가 제조되고 평가된다.

고전압 단자(Hv)에 대한 전압(Va)의 인가는 1 kV 내지 5 kV로 설정되었으며, 소자 전극들(14 및 15)에 걸리는 인가 전압(Vf)은 14 V로 설정된다.

스페이서를 조립하기 전에, 면판에 밀봉한 후, 배면판에 밀봉한 다음, 배기한 다음, 그리고 소자 전극을 형성하는 통전 후에 측정된 저항값은 모든 조립 단계를 통해 거의 변화되지 않는다. 저항값들은 스페이서 조립 이전에 2.8×10⁹Ω, 스페이서를 면판과 배면판에 밀봉한 후에 2.2×10⁹Ω, 배기한 후에 2.9×10⁹Ω, 그리고 소자 전극들을 통전 포밍 처리한 후에 3.4×10⁹Ω이다.

더우기, 배면판 근방으로부터 면판 근방으로의 스페이서(10)의 미세부분의 저항값들의 측정은 국부적인 변동이 없었음을 나타내고 질화막은 모든 조립 단계들을 완료한 후에도 전체적으로 균일한 저항값을 갖는다.

스페이서(10) 근방의 위치에 배치된 전자 방출 소자들(1)로부터 방출된 전자들에 의해 형성된 스폿들을 포함하는 발광 스폿들이 2차원에서 동일한 간격으로 행으로 형성됨으로써, 높은 컬러 재현성으로 선명한 화상이 재현되도록 한다.

이러한 높은 컬러 재현성은 스페이서(10)가 전자의 궤도에 영향을 주는 장애를 야기하지 않고 스페이서(10)가 대전되지 않음을 나타낸다.

더우기, 분해된 상태에서 스페이서 상에 수행된 표면의 XPS (X선 광전자 분광학)는 W 및 Ge가 산화물의 형태임을 나타내며, 알루미늄 질화물과 알루미늄 산화물이 58 내지 62%의 질화물의 비율 [(알루미늄 질화물을 구성하는 질소의 원자 농도)/(알루미늄의 원자 농도)]로 표면 상에서 혼합된다.

전술한 바로부터 알 수 있는 바와 같이, 알루미늄을 포함하는 질화막도 제조 단계들에서 저항값이 거의 변하지 않으며 높은 저항을 갖는 경우에도 극히 얇은 막 또는 아일랜드형 패턴으로 형성될 수 없어, 우수한 아정성 및 재현성의 특징을 나타낸다. 또한, 이러한 질화막은 고 융점 및 고 경도를 가짐으로써, 높은 안정성의 장점을 나타낸다. 알루미늄 질화물 및 게르마늄 질화물은 절연 재료이며 전이 금속은 우수한 도체이므로, 그 조성을 조정함으로써 질화막이 선택적인 저항값을 가질 수 있다. 본 발명에 따른 대전 방지막은 상술한 실시예에서와 같은 화상 형성 장치 뿐만 아니라 CRT 및 방전관과 같은 전자관에도 응용 가능하여 대전이 문제가되는 분야에 폭넓게 사용 가능하다.

더우기, 소자 기판과 면판 사이에 배치된 절연 부재의 표면 상에 알루미늄, 게르마늄, 및 전이 금속의 합금의 질화막을 대전 방지막으로서 사용한 본 발명에 따른 화상 형성 장치는 조립 단계들에서 저항값이 변동되도록 하여 안정한 저항값을 제공한다. 따라서, 본 발명에 따른 화상 형성 장치는 스페이서 근방에서의 전자 빔의 장애를 억제할 수 있어, 전자 빔과 충돌하는 형광 물질의 위치가 원래 발광될 형광 물질의 위치로부터 벗어나게 되는 것을 방지하여 휘도 손실을 감소시킴으로써, 선명한 화상이 표시될 수 있도록 한다.

알루미늄, 게르마늄, 및 전이 금속의 질화막이 대전 방지막으로서 사용되는 경우, 그 표면이 질화막이 대기에서 밀봉되는 경우에도 35% 이상일 수 있는 알루미늄의 높은 질화 비율 [{알루미늄을 질화물을 구성하는 질소의 원자 농도)/(알루미늄의 원자 농도)]을 가짐에 따라, 질화막은 보다 효과적으로 대전을 억제할 수 있다.

(제12 실시예)

상술한 실시예들은 전이 금속을 포함하는 게르마늄 질화물을 사용하여 구성되었지만, 본 발명은 게르마늄 질화물로 제한되는 것이 아니라 다른 게르미늄 화합물도 사용할 수 있다. 제12 실시예는 게르마늄 산화물을 사용한다. 더우기, 제12 실시예는 적층된 게르마늄 화합물 (제2 층)의 막과 금속, 특히 전이 금속을 포함하는 막 (제1 층)을 사용한다. 제1 층으로서는 산화물을 사용하고 전이 금속으로서는 철, 코발트, 동, 또는 루테늄을 선택하는 것이 바람직하다. 보다 구체적으로 말하자면, 제1 층으로서 철 산화물, 코발트 산화물, 동 산화물, 루테늄 산화물, 또는 그 혼합물을 사용하는 것이 바람직하다. 저항 온도 계수의 양호한 제어를 위한 관점에서, 철 산화물, 코발트 산화물, 동 산화물, 루테늄 산화물, 및 그 혼합물과 크롬 산화물, 지르코늄 산화물, 니오븀 산화물, 하프늄 산화물, 탄탈륨 산화물, 텅스텐 산화물, 루테늄 산화물, 또는 이트륨 산화물 중에서 선택하는 것이 바람직하다.

특히 게르마늄 화합물의 층과 결합하여 전도율을 제어하는 제1 층을 포함하는 적층 구조를 채용함으로써, 게르마늄 화합물에 대한 폭넓은 가공의 범위 내에서 양호한 대전 억제 구조를 얻는 것이 가능해진다.

제12 실시예는 제1 층 및 제2 층으로서의 막이 특히 절연 부재상에 진공 퇴적법, 스퍼터링법 또는 CVD 법뿐만 아니라 디핑법(dipping method), 스피너법(spinner method), 스프레잉법(spraying method), 또는 포팅법(potting method)에 의해서도 형성되도록 구성된다. 소망의 대전 완화막(electrification moderating films)이 예를 들어, 금속 산화물의 미립자, 양호하게는 200 미크론 이하의 미립자의 분산물, 또는 금속 알콕사이드(alcoxide), 유기 금속염, 및 그 목적에 따른 유도체를 혼합, 도포, 건조, 및 하소함으로써 형성될 수 있다. 용액의 안정성이 중요한 경우, 금속 알콕사이드를 유기 금속염과 혼합하는 것은 바람직하지 않다.

제12 실시예에 사용되는 스페이서의 구성이 상세히 설명될 것이다.

이트륨 산화물과 동 산화물의 혼합물의 층이 제1 층으로서 (디핑법에 의해) 형성되었고 게르마늄 산화물의 층이 제2 층으로서 (스프레잉법에 의해) 형성되어 정화된 소다 석회 유리판 (2.8 mm 높이, 200 ㎛ 두께, 40 mm 길이)으로 구성된 절연 기판(10a) 상에 대전 방지막(10c)을 형성함으로써, 스페이서(10)를 제조한다.

제12 실시예에 사용되는 이트륨 산화물과 동 산화물의 층이 High PurityChemistry Research Institute, Co., Ltd.에 의해 제공된 코팅제 SYM-Y01 및 SYM-CU04의 혼합물을 사용하여 형성된다. 먼저, 제1 층 (100 mm 두께)이 Y01과 SYM-CUO₄의 혼합물을 디핑 (상승 속도 : 2 mm/sec)에 의해 스페이서에 도포하고, 이것을 120℃로 건조시키고 450℃에서 하소한 다음, 스프레잉법에 의해 10 mm 두께의 게르마늄 산화물의 층 (GeO₂로서 사용된 SYM-GEO₃)이 형성된다.

제12 실시예에 채용된 스페이서는 상술한 구동 상황에서 스페이서 근방의 전자 방출 소자들(1)로부터 방출된 전자들에 의해 형성된 발광 스폿들의 편이를 거의 발생시키기 않음으로써, TV 화상에서와 같은 문제를 일으키지 않는 화상을 표시하도록 한다.

제12 실시예에서 형성된 대전 완화막은 그것이 형성된 후에는 7.2×10³Ωm, 조립된 후에는 8.5×10³Ωm, 진공화된 후에는 8.3×10³Ωm의 비저항값과, -0.6%의 저항 온도 계수를 갖는다.

전술한 바로부터 알 수 있는 바와 같이, 게르마늄 화합물을 사용함으로써 거의 대전되지 않거나 또는 덜 대전될 수 있는 대전 완화막을 얻는 것이 가능하게 된다. 더우기, 게르마늄 화합물의 사용은 양호한 재현성을 갖는 막을 얻는 것을 가능하게 한다. 또한, 게르마늄 화합물의 사용은 높은 안정성을 갖는 막을 얻는 것을 가능하게 한다. 따라서, 게르마늄 화합물의 사용은 대전에 의해 덜 영향을 받는 전자 빔 장치를 구성하는 것을 가능하게 한다.

Claims

게르마늄 화합물을 적어도 포함하는 층인 제2층과, 금속을 적어도 포함하는 층인 제1층을 포함하는 대전 완화막.
제1항에 있어서,

상기 제1층 및 제2층은 적층되어 있는 대전 완화막.
제1항 또는 제2항에 있어서,

상기 금속은 전이 금속인 대전 완화막.
제1항 또는 제2항에 있어서,

상기 금속은 철, 코발트, 구리, 루테늄 중 적어도 한 종류인 대전 완화막.
제1항 또는 제2항에 있어서,

상기 제1층은 상기 금속의 산화물을 적어도 포함하는 대전 완화막.
제1항 또는 제2항에 있어서,

상기 제1층은 산화철, 산화 코발트, 산화 구리, 산화 루테늄 중 적어도 한 종류를 포함하는 대전 완화막.
제1항 또는 제2항에 있어서,

상기 제1층의 막 두께는 1O㎚ 이상 1㎛ 이하인 대전 완화막.
제1항 또는 제2항에 있어서,

상기 제2층의 막 두께는 5㎚ 이상 3O㎚ 이하인 대전 완화막.
제1항에 있어서,

상기 게르마늄의 화합물은 게르마늄의 질소 화합물이고, 상기 게르마늄의 질소 화합물을 적어도 포함하는 층의 저항 온도 계수의 절대값은 1% 이하인 대전 완화막.
제9항에 있어서,

상기 저항 온도 계수는 마이너스인 대전 완화막.
제1항 또는 제2항에 있어서,

상기 제1층의 저항 온도 계수의 절대값은 1% 이하인 대전 완화막.
제11항에 있어서,

상기 저항 온도 계수는 마이너스인 대전 완화막.
외위기(外圍器, enclosure) 내에, 전자원과, 해당 전자원에 대향하는 대향 부재와, 해당 전자원과 대향 부재 사이에 설치되는 제1 부재를 포함하는 전자빔 장치이고, 상기 제1 부재는 기판과 해당 기판 상에 설치되는 청구항 제1항, 제2항, 제9항 및 제10항 중 어느 한 항에 기재된 대전 완화막을 포함하는 전자빔 장치.
제13항에 있어서,

상기 기판은 절연성을 갖는 전자빔 장치.
제12항에 있어서,

상기 제1 부재는 상기 전자원과 대향 부재 사이의 간격을 유지하는 스페이서인 전자빔 장치.
제13항에 있어서,

상기 제1 부재의 상기 전자원 측의 단부와 상기 대향 부재 측의 단부 사이에 인가되는 전압을 Va로 할 경우, 상기 대전 완화막의 비저항은 10^-7×Va Ωm 이상 10⁵Ωm이하인 전자빔 장치.
제13항에 있어서,

상기 기판은 Na를 함유하는 기판이고, 상기 기판과 상기 대전 완화막 사이에 Na 블로킹층을 갖는 전자빔 장치.
제13항에 있어서,

상기 기판과 상기 대전 완화막 사이에, 산화 실리콘층, 산화 지르코늄층, 산화 알루미늄층 중 적어도 어느 하나를 포함하는 전자빔 장치.
제13항에 있어서,

상기 전자원은 냉음극형 전자 방출 소자를 포함하는 전자빔 장치.
제13항에 있어서,

상기 전자원은 표면 전도형 전자 방출 소자를 포함하는 전자빔 장치.
외위기 내에, 전자원과, 해당 전자원에 대향하여 설치되는 전자 조사에 의해 화상을 형성하는 화상 형성 부재와, 해당 전자원과 화상 형성 부재 사이에 설치되는 제1 부재를 포함하는 화상 형성 장치이고, 상기 제1 부재는 기판과 해당 기판 상에 설치되는 청구항 제1항, 제2항, 제9항 및 제10항 중 어느 한 항에 기재된 대전 완화막을 포함하는 화상 형성 장치.
제21항에 있어서,

상기 기판은 절연성을 갖는 화상 형성 장치.
제21항에 있어서,

상기 제1 부재는 상기 전자원과 화상 형성 부재 사이의 간격을 유지하는 스페이서인 화상 형성 장치.
제21항에 있어서,

상기 제1 부재의 상기 전자원 측의 단부와 상기 화상 형성 부재 측의 단부 사이에 인가되는 전압을 Va로 할 경우, 상기 대전 완화막의 비저항은 10^-7×Va Ωm 이상 10⁵Ωm 이하인 화상 형성 장치.
제21항에 있어서,

상기 제1 부재는, 상기 외위기 내에 배치된 전극에 접속되어 있는 화상 형성 장치.
제21항에 있어서,

상기 제1 부재는, 상기 외위기 내에 배치되어, 각각 다른 전위가 제공되는 복수의 전극에 접속되어 있는 화상 형성 장치.
제25항에 있어서,

상기 제1 부재는, 상기 외위기 내에 배치되는 전극에 접속되는 단부에, 해당 단부를 따라서 설치되는 전극을 포함하는 화상 형성 장치.
제21항에 있어서,

상기 제1 부재는, 상기 전자원에 설치되는 전극과 상기 화상 형성 부재에 설치되는 전극에 접속되어 있는 화상 형성 장치.
제28항에 있어서,

상기 전자원에 설치되는 전극은, 상기 전자원이 갖는 전자 방출 소자를 구동하는 전위를 제공하는 전극인 화상 형성 장치.
제28항에 있어서,

상기 화상 형성 부재에 설치되는 전극은, 상기 전자원으로부터의 전자를 가속하는 전위가 제공되는 전극인 화상 형성 장치.
제21항에 있어서,

상기 기판은 Na를 포함하는 기판이고, 상기 기판과 상기 대전 완화막 사이에 Na 블로킹층을 포함하는 화상 형성 장치.
제21항에 있어서,

상기 기판과 상기 대전 완화막 사이에, 산화 실리콘층, 산화 지르코늄층, 산화 알루미늄층 중 어느 하나를 포함하는 화상 형성 장치.
제21항에 있어서,

상기 전자원은, 냉음극형 전자 방출 소자를 포함하는 화상 형성 장치.
제21항에 있어서,

상기 전자원은, 표면 전도형 전자 방출 소자를 포함하는 화상 형성 장치.
기판과 상기 기판 상에 설치되는 대전 완화막을 포함하는 부재이고, 해당 대전 완화막은 청구항 제1항, 제2항, 제9항 및 제10항 중 어느 한 항에 기재된 대전 완화막인 부재.
외위기 내에, 전자원과, 해당 전자원에 대향하여 설치되고 전자 조사에 의해 화상을 형성하는 화상 형성 부재와, 해당 전자원과 화상 형성 부재 사이에 설치되는 제1 부재를 포함하는 화상 형성 장치의 제조 방법이고, 기판 상에 청구항 제1항, 제2항, 제9항 및 제10항 중 어느 한 항에 기재된 대전 완화막을 형성하는 단계와, 해당 제1 부재를 상기 외위기 내에 배치한 후 해당 외위기의 밀봉 부착을 실행하는 단계를 포함하는 화상 형성 장치의 제조 방법.
제36항에 있어서,

상기 밀봉 부착은, 상기 제1 부재의 산화를 억제하는 분위기에서 실행하는 화상 형성 장치의 제조 방법.
제37항에 있어서,

상기 산화를 억제하는 분위기는 질소 분위기인 화상 형성 장치의 제조 방법.