KR20020082051A - 자외선을 이용한 비정질 실리콘의 결정화 방법 - Google Patents

자외선을 이용한 비정질 실리콘의 결정화 방법 Download PDF

Info

Publication number
KR20020082051A
KR20020082051A KR1020010021810A KR20010021810A KR20020082051A KR 20020082051 A KR20020082051 A KR 20020082051A KR 1020010021810 A KR1020010021810 A KR 1020010021810A KR 20010021810 A KR20010021810 A KR 20010021810A KR 20020082051 A KR20020082051 A KR 20020082051A
Authority
KR
South Korea
Prior art keywords
amorphous
crystallizing
metal
thin film
atoms
Prior art date
Application number
KR1020010021810A
Other languages
English (en)
Other versions
KR100434313B1 (ko
Inventor
장진
김경호
Original Assignee
장 진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장 진 filed Critical 장 진
Priority to KR10-2001-0021810A priority Critical patent/KR100434313B1/ko
Publication of KR20020082051A publication Critical patent/KR20020082051A/ko
Application granted granted Critical
Publication of KR100434313B1 publication Critical patent/KR100434313B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326Application of electric currents or fields, e.g. for electroforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

유리기판 등의 절연기판 위에 제작되는 저온 다결정 실리콘 박막은 형성온도가 낮아 제조단가가 상대적으로 낮고, 대면적화가 가능하다. 본 발명은 비반응성 기체를 이용한 플라즈마를 사용하여 니켈 등의 아주 얇은 전이금속 입자를 비정질 실리콘에 입사 시킨 후, 자외선(UV)를 조사 시키면서 전계를 인가하여 비정질 실리콘을 다결정 실리콘으로 결정화 시킨 박막의 특성 향상에 관한 것으로, 이러한 특성을 갖는 다결정 실리콘 박막은 제작함으로써 박막트랜지스터와 태양전지, 이미지 센서 등의 실리콘 반도체 소자 제작에 사용될 수 있다.

Description

자외선을 이용한 비정질 실리콘의 결정화 방법 {crystallization method of amorphous silicon using UV}
현재 사용되고 있는 비정질 막의 결정화법은 레이저를 이용한 방법과 열처리에의한 고상 결정화 방법 등이 있다. 레이저를 이용한 결정화방법은 레이저 빔 조사에 의해 비정질 막을 재결정화 시키는 방법으로 400oC 이하의 저온 결정화가 가능하고 (Hiroyaki Kuriyam, et al., Jpn. J. Appl. Phys. 31, 4550 (1992)) 우수한 특성의 다결정 실리콘 박막을 제작할 수 있다. 그러나, 대면적 시료 제작에 따른 결정화된 시료의 균일도에 어려움이 있으며, 대량생산에 많은 문제가 있다. 고상결정화 방법은 비정질 실리콘 박막을 600oC 이상의 고온에서 장시간 열처리하여 다결정 실리콘 박막을 제작하는 비교적 간단한 결정화 방법이나 높은 결정화 온도와 긴 열처리 시간이 필수적이다. 또한 결정화된 결정립 내부에 많은 결함이 있어 소자 제작에 어려움이 있으며, 높은 결정화 온도로 인하여 유리기판을 사용할 수 없다.
비정질 실리콘 박막에 금속불순물을 첨가하는 경우, 박막의 결정화 온도는 현저히 낮아진다. 이러한 금속 유도 결정화는 금속의 자유전자의 작용으로 인하여 실리콘의 결합에너지가 작아지기 때문이다(M. S. Hanque, et. al, J. Appl. Phys. 79, 7529 (1996)). 니켈에 의한 금속 유도 결정화는 니켈 실리사이드의 이동에 의해서 <111> 방향의 막대모양 결정상이 성장하여( S. Y. Yoon, et al, J. Appl. Phys. 82, 5865 (1997), 이러한 막대모양의 결정성장에 의해서 박막이 결정화된다(C. Hayzelden, et. al, Appl. Phys. Lett. 60, 225 (1992)). 이러한 금속 유도 결정화 방법은 금속이 포함된 비정질 실리콘 박막에 전기장을 인가할 경우 기존의 금속 유도 결정화 방법에서 요구되는 결정화 시간이 극적으로 짧아지고, 결정화 온도도 낮아진다(J. Jang, et. al, Nature, Vol. 395, pp. 481-483 (1998)). 일반적으로 금속 유도 결정화 방법은 금속의 양에 영향을 받는데, 금속의 양이 증가함에 따라 결정화 온도는 낮아지는 경향이 있다.
현재 사용되고 있는 반도체 소자의 대면적 공정에 응용하기 위해서 결정화 온도는 유리기판의 변형 온도보다 낮아야 하고 대면적의 결정화 특성 향상이 필요하다. 그러나 기존의 할로겐 램프에 의한 열처리 방법은 대면적 기판에 적용하기 위해서는 열처리 온도의 균일도를 유지하기가 어렵다. 또한 대면적 기판에 적용함에 따른 기판 변형이 문제가 되고 있다. 이러한 문제를 해결하기 위하여 전계를 인가하면서 자외선(UV)에 의한 열처리로 비정질 실리콘 박막을 급속히 가열하여 결정화 시간을 줄일 수 있다. 또한 대면적 공정에 있어서 기판의 변형을 최소화 할 수 있다. 현재 사용되고 있는 금속 유도 결정화에 있어 결정화된 실리콘 박막내에 남아 있는 금속에 의한 오염을 극복하기 위하여 결정화에 필요한 금속의 양을 조절하고 자외선(UV)조사에 의한 열처리로 결정화 특성이 향상된 박막을 얻을 수 있다.
도 1 는
절연기판(1) 위에 형성된 비정질 실리콘(3) 상에 금속 입자(2)가 증착된 형태.
본 발명의 실시 예에 의해 제작된 다결정 실리콘 박막(4).
도 2는 본 발명에 사용되는 자외선(UV) 램프의 파장에 따른 빛의 세기.
도 3 은 본 발명의 실시 예에 의해
절연기판(1) 위에 제작된 다결정 실리콘 박막(4)의 이차이온질량분석 결과 ; 3.31x1013atoms/cm-2~ 6.98x1013atoms/cm-2.
절연기판(1) 위에 제작된 다결정 실리콘 박막(4)의 이차이온질량분석 결과 ;
2.39x1014atoms/cm-2.
도 4는 본 발명의 실시 예에 의해 절연기판(1) 위에 제작된 다결정 실리콘 박막(4)의 투과전자현미경(Transmission Electron Microscopy) 사진 ; 절연기판(1) 위에 제작된 다결정 실리콘 박막(4)내의 니켈 함유량 6.98x1013atoms/cm-2
도 5은 본 발명의 실시 예에 의해 절연기판(1) 위에 제작된 다결정 실리콘 박막(4)의 투과전자현미경(Transmission Electron Microscopy) 사진 ; 절연기판(1)위에 제작된 다결정 실리콘 박막(4)내의 니켈 함유량 2.39x1014atoms/cm-2.
도 6는 본 발명의 실시 예에 의해 절연기판(1) 위에 제작된 다결정 실리콘 박막(4)의 주사전자현미경(Scanning Electron Microscopy) 사진 ; 절연기판(1) 위에 제작된 다결정 실리콘 박막(4)내의 니켈 함유량 6.98x1013atoms/cm-2
도 7은 기존의 방법의 예에 의해 절연기판(1) 위에 제작된 다결정 실리콘 박막(4)의
주사전자현미경.
* 도면의 주요 부분에 대한 부호의 설명
1: 절연기판 2 : 금속 입자
3 : 비정질 실리콘 박막 4 : 다결정 실리콘 박막
5: 막대모양 결정립 6 : 그레인 (Grain)
7: 그레인 경계면 (grain boundary)
상기와 같은 목적을 달성하기 위한, 본 발명에 따른 다결정 실리콘 박막을 얻기 위한 특징은 플리즈마에 의한 금속의 형성시 박막위에 니켈 밀도가 평균적으로 5.0 x 1012atoms/cm-2에서 2.0 x 1014atoms/cm-2개와 전계을 인가하면서 자외선(UV)에 의한 열처리로 비정질 막을 결정화하는 데 있다. 기존의 엑시머 레이저 어닐링(Excimer Laser Annealing : ELA)과는 달리 자외선(UV)를 조사하여 고체 상태에서 비정질 막을 결정화 시키는 데 있다. 결정화에 필요한 금속의 밀도를 조절함으로써 결정화된 다결정 실리콘 박막의 결정화 특성을 향상시킬 수 있다.
도 1(a)은 본 발명의 실시 예에 의한 절연기판(1) 위에 형성된 비정질 실리콘(3) 상에 금속입자(2)가 증착된 형태을 모식도로 나타낸 것이다. 비정질 실리콘 박막(3) 상에 니켈등의 금속을 평균적으로 5.0x1012atoms/cm-2에서 2.0x1014atoms/cm-2개 입사시키고, 이때 사용되는 금속은 플라즈마, 이온빔, 금속용액 등으로 증착한다. 도1(b)는 본 발명의 실시 예에 의한 절연기판(1) 위에 형성된 다결정 실리콘 박막(4)의 형성을 모식도로 나타낸 것으로 상기의 방법으로 결정화 특성이 향상된 다결정 실리콘 박막(4)을 얻을 수 있다.
도 2는 본 발명에 사용되는 자외선(UV) 램프의 파장에 따른 빛의 세기를 나타낸 것이다. 자외선(UV) 영역에서의 빛의 세기가 강하게 나타내고 있으며, 주 피크는 365nm에서 나타난다.
도 3(a)은 본 발명의 실시 예에 의해서 절연기판(1) 위에 제작된 다결정 실리콘 박막(6) 내에 니켈 금속의 표면적밀도가 5.0x1012atoms/cm-2에서 2.0x1014atoms/cm-2개 있음을 알 수 있다. 도 3(b)은 본 발명의 실시 예에 의해서 절연기판(1) 위에 제작된 다결정 실리콘 박막(6) 내에 니켈 금속의 표면적밀도가 2.39 x 1014atoms/cm-2정도 있음을 알 수 있다.
도 4은 본 발명의 실시 예에 의해서 제작된 절연기판(1) 위에 결정화된 다결정 실리콘 박막(4)의 투과전자현미경 (Transmission Electron Microscopy) 사진이다. 도 4(a)는 명시야상 그림으로 도 3(a)에서 제시된 니켈을 함유한 다결정 실리콘 박막의 결정화 특성을 나타낸 것이다. ~8mm정도의 그레인(grain) 크기를 나타내고 있으며, <111> 성장방향으로 암시야상을 보면 도 4(b)와 같이 하나의 단결정(single grain)으로 성장함을 알 수 있다. 하나의 그레인 내부에 결함(defect)이 존재하지 않는 것으로 해석된다.
도 5는 본 발명의 실시 예에 의해서 절연기판(1) 위에 결정화된 다결정실리콘 박막(4)의 투과전자현미경(Transmission Electron Microscopy) 사진이다. 도 3(b)에서 제시된 니켈2.39x1014atoms/cm-2을 함유한 다결정 실리콘 박막의 결정화 특성을 나타낸 것이다. 도 4의 결정 성장 모양과 는 달리 막대모양의 형성된 결정립(5)으로 박막 전체가 균일하게 성장하여 박막 전체가 막대모양의 결정질이 뻗어나가면서 금속 유도 결정화 되었음을 나타내고 있다.
도 6는 본 발명의 실시 예에 의해서 절연기판(1) 위에 결정화된 다결정 실리콘 박막(4)의 주사전자현미경 사진이다. 도 3(a)에서 제시된 니켈이 함유된 다결정 실리콘 박막의 결정화 특성을 나타내고 있다. 비정질 영역과 결정질 영역의 구분을 확실히 하기 위해 세코(SECCO) 식각하여 비정질 영역을 제거하였다. ~20mm정도의 그레인으로 박막 전체가 결정화됨을 알 수 있다. 하나의 그레인 내부에서는결함(defect)이 존재하지 않고 결정화 되었다.
도 7는 기존의 열가열 방법에 의해 제작된 절연기판(1) 위에 결정화된 다결정 실리콘 박막(4)이 주사 전사 현미경 그림이다. 비정질 실리콘 박막상에 2.0 x 1014atoms/cm-2의 니켈을 증착하고 500oC에서 10분 열처리 하였다. 막대 모양의 결정립이 생성하여 결정을 이루어 가는 것을 볼 수 있으며, 자외선(UV)에 의한 열처리와는 달리 큰 그레인의 모양을 형성하지 않고 있다.
본 발명에 의한 니켈 밀도가 평균적으로 5.0 x 1012atoms/cm-2에서 2.0 x 1014atoms/cm-2개 입혀진 비정질 실리콘 박막을 자외선(UV)을 이용하여 결정화시키면 그레인이 큰 다결정 실리콘 박막을 얻을 수 있다. 따라서 결정화된 다결정 실리콘 박막의 특성을 향상시킬 수 있다. 현재 사용되어 지고 있는 레이저 다결정 실리콘 박막을 대신하여 박막트랜지스터 액정디스플레이(TFT-LCD), 태양전지, 이미지 센서 등에 필요한 다결정 실리콘 박막을 본 발명에 의해 제작할 수 있다.

Claims (16)

  1. 비정질 물질 상에 금속을 평균적으로 5.0 x 1012atoms/cm-2에서 2.0 x 1014atoms/cm-2개 증착하는 단계와 상기의 비정질 물질에 자외선을 조사하여 고체상태에서 온도를 급격히 증가시키는 단계를 포함하는 비정질 물질의 고상 결정화 방법.
  2. 비정질 물질 상에 금속을 평균적으로 5.0 x 1012atoms/cm-2에서 2.0 x 1014atoms/cm-2개 증착하는 단계와 상기의 비정질 물질에 자외선을 조사하여 고체상태에서 온도를 급격히 올리는 단계와 상기의 비정질 실리콘에 전기장을 인가하는 단계를 포함하는 비정질 물질의 고상 결정화 방법.
  3. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    비정질 물질 상에 증착되는 금속이 니켈인 것을 특징으로 하는 비정질 물질의 결정화 방법.
  4. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    결정화 시키는 위하여 증착되는 금속이 니켈 혹은 니켈을 포함하는 것을 특징으로 하는 비정질 물질의 결정화 방법.
  5. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    비정질 막 상에 금속을 입히는 방법으로 이온 빔을 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  6. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    비정질 막 상에 금속을 입히는 방법으로 플라즈마를 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  7. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    플라즈마를 형성하기 위하여 RF 또는 마이크로파 플라즈마를 이용하는 비정질 막의 결정화 방법.
  8. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    비정질 막 상에 금속을 입히는 방법으로 금속 용액을 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  9. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    비정질 막에 조사되는 자외선 파장이 100nm ~ 400nm 사이에 있는 빛을 포함하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  10. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    비정질 막을 결정화 시키기 위하여 조사된 자외선에 의해 비정질 막의 온도가 400 ~1100oC 가 되는 것을 특징으로 하는 비정질 막의 결정화 방법.
  11. 청구항 10에 있어서,
    고체 상태의 비정질 막의 온도가 500 ~ 700oC가 되는 것을 특징으로 하는 비정질 막의 결정화 방법.
  12. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    비정질 막이 비정질 실리콘인 것을 특징으로 하는 비정질 막의 결정화 방법.
  13. 청구항 1 또는 청구항 2 의 어느 한 항에 있어서,
    시료의 온도를 급속히 올리고, 이때에 시료의 온도 상승 속도가 평균적으로 50oC/min ~ 1500oC/min 인 것을 특징으로 하는 비정질 막의 결정화 방법.
  14. 청구항 2에 있어서,
    비정질 막을 결정화 시키기 위하여 인가한 전계의 세기가 시간에 따라서 변화하는 것을 특징으로 하는 결정화 방법.
  15. 청구항 2에 있어서,
    인가하는 전계가 직류 또는 교류 전계인 것을 특징으로 하는 비정질 막의 결정화 방법.
  16. 청구항 2에 있어서,
    비정질 막을 결정화 시키기 위하여 인가한 전계의 세기가 1 ~ 1000V/cm인 것을 특징 으로 하는 비정질 막의 결정질 방법.
KR10-2001-0021810A 2001-04-23 2001-04-23 비정질 실리콘의 결정화 방법 KR100434313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0021810A KR100434313B1 (ko) 2001-04-23 2001-04-23 비정질 실리콘의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0021810A KR100434313B1 (ko) 2001-04-23 2001-04-23 비정질 실리콘의 결정화 방법

Publications (2)

Publication Number Publication Date
KR20020082051A true KR20020082051A (ko) 2002-10-30
KR100434313B1 KR100434313B1 (ko) 2004-06-05

Family

ID=27702198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0021810A KR100434313B1 (ko) 2001-04-23 2001-04-23 비정질 실리콘의 결정화 방법

Country Status (1)

Country Link
KR (1) KR100434313B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073321A1 (fr) * 2017-11-07 2019-05-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de cristallisation d'une couche utile

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
JP3897836B2 (ja) * 1995-12-20 2007-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09260676A (ja) * 1996-03-26 1997-10-03 Sharp Corp 薄膜トランジスタの製造方法
JP3734580B2 (ja) * 1996-10-30 2006-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100316270B1 (ko) * 1999-01-28 2001-12-12 구본준, 론 위라하디락사 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073321A1 (fr) * 2017-11-07 2019-05-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de cristallisation d'une couche utile

Also Published As

Publication number Publication date
KR100434313B1 (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
US20020098297A1 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
KR100543717B1 (ko) 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
US7390727B2 (en) Polycrystalline silicon film containing Ni
JP2003031497A (ja) 薄膜半導体装置及びその基板ならびにその製造方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
KR100434313B1 (ko) 비정질 실리콘의 결정화 방법
KR20020027775A (ko) 인이 도핑된 비정질 막의 금속 유도 결정화 방법
KR20030008752A (ko) 액정디스플레이용 다결정 실리콘 형성 방법
TW200411773A (en) Method of laser crystallization
KR100333134B1 (ko) 전계와 자외선을 이용한 비정질 막의 결정화 방법
KR19990013304A (ko) 비정질 막을 결정화하는 방법
KR100370114B1 (ko) 비정질 실리콘의 결정화 장비
KR20020013635A (ko) 금속과 전계를 이용한 비정질 막의 결정화 방법.
RU2333567C2 (ru) Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
KR100371096B1 (ko) 플라즈마와 전계를 이용한 비정질막의 결정화 장비 및 결정화방법
KR20050000460A (ko) 대면적 비정질 실리콘의 결정화 방법
KR100425857B1 (ko) 비정질실리콘박막의결정화방법
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
KR20110009872A (ko) 전자빔 조사를 이용한 박막의 특성을 변환하는 장치 및 방법
KR19990023052A (ko) 비정질 막을 결정화하는 방법
JPH07142405A (ja) 多結晶半導体膜およびその成膜方法
JPH04100211A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 16