KR20020081142A - 저항 발열체의 회로 패턴 및 그 패턴을 포함한 기판 처리장치 - Google Patents

저항 발열체의 회로 패턴 및 그 패턴을 포함한 기판 처리장치 Download PDF

Info

Publication number
KR20020081142A
KR20020081142A KR1020020020917A KR20020020917A KR20020081142A KR 20020081142 A KR20020081142 A KR 20020081142A KR 1020020020917 A KR1020020020917 A KR 1020020020917A KR 20020020917 A KR20020020917 A KR 20020020917A KR 20020081142 A KR20020081142 A KR 20020081142A
Authority
KR
South Korea
Prior art keywords
heating element
circuit
substrate
resistance heating
resistive heating
Prior art date
Application number
KR1020020020917A
Other languages
English (en)
Other versions
KR100879848B1 (ko
Inventor
나쯔하라마스히로
나리따마사시
나까따히로히꼬
구이비라아끼라
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20020081142A publication Critical patent/KR20020081142A/ko
Application granted granted Critical
Publication of KR100879848B1 publication Critical patent/KR100879848B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/141—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds
    • H05B3/143—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds applied to semiconductors, e.g. wafers heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H05B3/22—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
    • H05B3/28—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material
    • H05B3/283—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material the insulating material being an inorganic material, e.g. ceramic

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Resistance Heating (AREA)
  • Surface Heating Bodies (AREA)

Abstract

사전에 저항 발열체 회로 측정 및 저항값 조정을 하지 않고, 대형의 반도체 웨이퍼 및 액정용 기판의 표면 상에 고도로 균일한 온도 분포를 달성하는 기술이다. 적어도 하나의 전류 입력점(current receiving point; 4) 및 적어도 하나의 전류 출력점(current releasing point; 5)이 절연 기판(1)의 중심부에 설치된다. 하나 이상의 저항 발열체 회로(2)는 전류 입력점(4)을 포함하는 중심부로부터 절연 기판의 외주부까지 나선형 또는 의사 나선형으로 절연 기판에 매설된다. 모든 회로는 최외주부에서 서로 합류한다. 하나 이상의 저항 발열체 회로는 저항 발열체 회로의 최외주부에서 분기되고 최외주부로부터 전류 출력점(5)을 포함하는 중심부까지 나선형 또는 의사 나선형으로 형성된다.

Description

저항 발열체의 회로 패턴 및 그 패턴을 포함한 기판 처리 장치{CIRCUIT PATTERN OF RESISTANCE HEATING ELEMENTS AND SUBSTRATE-TREATING APPARATUS INCORPORATING THE PATTERN}
본 발명은 반도체 웨이퍼, 액정용 기판 등을 처리하기 위한 균일한 온도 분포를 보장하기에 적절한 세라믹 히터에 관한 것으로, 특히 절연 기판에 매설된 저항 발열체의 회로 패턴 및 이러한 회로 패턴을 구비한 저항 발열체가 형성된 절연 기판을 포함하는 기판 처리 장치에 관한 것이다.
성막 및 에칭 처리는 화학적 기상 증착(CVD), 물리적 기상 증착(PVD), 또는 스퍼터링 방법을 사용하여 반도체 웨이퍼 또는 액정용 기판 상에 수행된다. 세라믹 히터는 웨이퍼 및 기판과 같은 피처리물을 지지하고 이들을 소정의 처리 온도까지 가열하기 위해 사용되어 왔다. 최근 들어, 이러한 세라믹 히터는 진공 챔버를 구비한 처리 장치에서의 사용이 증가되어 왔다.
일본국 공개 실용신안 출원 실개평2-56443호에는 도 7에 도시된 세라믹 히터(100)가 개시되어 있다. 세라믹 히터(100)는 반도체 웨이퍼와 같은 피처리물을 보유하는 정전 척(electrostatic chuck)의 기능을 갖는다. 세라믹 히터는 적층된(laminated) 원형 절연 기판(101a 및 101b), 두 기판 사이에 매설된 저항 발열체(102), 적층된 유전체층(104), 및 기판(101b)과 유전체층(104) 사이에 매설된 전극층(103)을 포함한다. 도 8은 저항 발열체(102)의 회로 패턴(200)을 도시한다. 전류 입력점(102a) 및 전류 출력점(102b)은 절연 기판(101)의 외주부에 설치된다. 이 점들은 절연 기판(101a)을 관통하는 단자(102c)에 접속된다(도 7 참조).
반도체 웨이퍼 등의 피처리물(105)은 별도로 설치되는 다른 단자로부터 전극층(103)에 전압을 인가함으로써 지지면(106)상에 흡착 보유된다. 단자(102c)로부터 저항 발열체(102)로 전기적 전류를 공급하여 피처리물(105)을 소정의 처리 온도로 가열한다.
본 고안에 따르면, 정전 척(100)이 가열 장치로서 기능할 수 있기 때문에, 반도체 웨이퍼에 효율적으로 열을 전달할 수 있다. 종래의 가열 장치와 같은 부속 장치가 불필요해지므로, 정전 척(100)은 단순화될 수 있고 비용도 절감된다.
일본국 공개특허출원 특개평11-317283호에는 상술한 1개의 저항 발열체(102) 대신에 병렬 접속된 2 이상의 선형 저항 발열체로 구성된 회로 패턴이 개시되어 있다. 개시된 발명은 반도체 웨이퍼의 대형화에 대응하기 위해 세라믹 히터의 온도 분포를 개선하기 위해 의도되었다. 이러한 목적을 달성하기 위해서, 저항 발열체를 세로 방향으로 다수 그룹으로 분할하여, 저항 발열체의 단면적을 측정한다. 최소 단면적을 갖는 군을 기준으로 큰 단면적을 갖는 군을 구성하는 일부의 선형 저항 발열체를 제거함으로써 저항을 균등화한다.
한편, 최근에 반도체 웨이퍼의 대형화가 진행하여, 당초 그 직경이 6인치 정도이던 것이 12인치로 대형화되었다. 결국, 대형의 반도체 웨이퍼의 전체 표면을 매우 균일하게 가열하는 세라믹 히터가 요구되고 있다. 또한, 처리 온도는 당초 400℃ 정도이던 것이 최근의 550℃를 넘는 고온으로 증가되어 왔다. 현재, 세라믹 히터의 지지면상에 온도 변동을 ±1% 이하로 줄일 것이 요구되고 있다. 그러나, 상술한 종래 기술에서는 대형화된 반도체 웨이퍼 전체 표면에서의 온도 분포가 요구된 한계 내에서 균등화될 수 없었다.
본 발명의 목적은 사전의 저항 발열체 회로의 측정과 이후 저항값 조정없이도 대형의 반도체 웨이퍼 및 액정용 기판의 표면 상에서 고도로 균일한 온도 분포를 달성하는 기술을 제공하는 것이다.
본 발명의 다른 목적은 상술한 기술을 포함하는 기판 처리 장치를 제공하는 것이다.
적어도 하나의 전류 입력점 및 적어도 하나의 전류 출력점이 세라믹 히터의 절연 기판의 중심부에 설치된다. 하나 이상의 저항 발열체 회로가 절연 기판에 매설한 전류 입력점을 포함하는 중심부로부터 절연 기판의 외주부로 나선형 또는 의사 나선형으로 형성된다. 모든 회로는 최외주부에서 서로 합류한다. 하나 이상의 저항 발열체 회로는 저항 발열체 회로의 최외주부에서 분기되어 최외주부로부터 전류 출력점을 포함하는 중심부까지 나선형으로 또는 의사 나선형으로 형성된다.
적어도 2 전류 입력점, 적어도 2 전류 출력점, 또는 모두가 제공될 때, 보다분산된 저항 발열체 회로 패턴이 형성될 수 있다.
상술한 회로 패턴은 전류 입력점을 포함하는 중심부로부터 절연 기판의 외주부까지 형성된 저항 발열체 회로가, 저항 발열체 회로의 최외주부에서 분기되고 최외주부로부터 전류 출력점을 포함하는 중심부까지 형성된 저항 발열체 회로와 회로 패턴이 교대로 형성된다. 이 형성은 저항 발열체 회로에 흐르는 전류에 의해 발생된 자계 영향을 제거하고, 온도 분포를 개선한다. 그러므로, 대형의 반도체 웨이퍼 및 액정용 기판도 높은 처리 온도에서 매우 균일하고 안정적으로 가열될 수 있다.
상술한 회로 패턴을 구비한 저항 발열체를 갖는 절연 기판이 반도체 웨이퍼 또는 액정용 기판을 처리하기 위한 장치에서 세라믹 히터용으로 사용되면, 직경이 큰 피처리물이 매우 균일한 온도 분포로 절연 기판 상에서 가열될 수 있다. 즉, 성막 및 에칭 처리는 CVD, PVD, 또는 스퍼터링 방법을 사용하여 안정적이고 고정밀도로 반도체 웨이퍼 또는 액정용 기판 상에서 수행된다.
본 발명은 저항 발열체의 종래의 회로 패턴에 존재하는 폴딩백 부분(folding-back portion)과 예리한 절곡부를 최소로 경감시킨다. 가능한 한 가장 원활한 회로 패턴의 형성은 국부적인 발열 밀도의 변동을 억제할 수 있다. 이러한 목적을 달성하기 위해서, 본 발명은 이하 설명하는 바와 같이 회로 패턴을 형성한다. 적어도 하나의 전류 입력점 및 적어도 하나의 전류 출력점이 절연 기판의 중심부에 설치된다. 하나 이상의 저항 발열체 회로는 절연 기판에 전류 입력점을 포함하는 중심부로부터 절연 기판의 외주부까지 나선형으로 또는 의사 나선형으로형성된다. 모든 회로는 최외주부에서 합류한다. 하나 이상의 저항 발열체 회로는 저항 발열체 회로의 최외주부에서 분기되고 최외주부로부터 전류 출력점을 포함하는 중심부까지 나선형으로 또는 의사 나선형으로 형성된다.
일반적으로, 예를 들면, 세라믹 재료로 된 절연 기판에 매설된 저항 발열체 회로의 단점은 절연 기판의 외주부의 온도가 감소하는 경향이 있다는 것이다. 이 단점은 다음의 구성을 결합하여 제거될 수 있다.
(a) 최외주부의 저항 발열체 회로는 절연 기판의 외주를 따라 형성된다.
(b) 모든 저항 발열체 회로는 최외주부에서 합류한다.
(c) 저항 발열체 회로의 폭 및 형태는 위치에 따라 변한다.
절연 기판의 균일한 온도 분포를 얻기 위해서, 저항 발열체 회로의 폭 및 인접 저항 발열체 회로들 사이의 간격을 위치에 상관없이 순조롭게 변화시키는 것이 바람직하다. 이러한 구성으로 인해, 저항 발열체 회로의 균일한 발열이 가능해지고, 세라믹 히터인 절연 기판 상의 온도 분포가 고도로 균일하게 된다.
중심부로부터 외주부로 향하는 저항 발열체 회로가 외주부로부터 중심부로 향하는 저항 발열체 회로와 교대로 배치될 때, 저항 발열체 회로에 의해 생성된 자계의 영향은 상쇄될 수 있다.
절연 기판 상의 발열량은 저항 발열체 회로의 폭 및 인접 저항 발열체 회로들 간의 간격을 조정하는 것 뿐만 아니라, 병렬로 접속된 회로의 수를 변경하는 것에 의해서도 제어될 수 있다. 예를 들면, 동일한 폭과 동일한 간격에서, 병렬 회로의 수가 두 배이면, 총 저항은 1/4로 감소한다. 결국, 동일한 전압을 인가하면저항 발열체 회로에 의해 생성된 총 발열량은 4배가 된다. 상술한 바와 같이, 총 발열량이 병렬 회로의 수를 변경하는 것에 의해 제어될 수 있기 때문에, 처리 온도에 따른 다양한 용도의 세라믹 히터가 제작될 수 있다.
도 1은 1 전류 입력점 및 1 전류 출력점이 형성된 저항 발열체의 회로 패턴을 도시하는 평면도.
도 2는 1 전류 입력점 및 2 전류 출력점이 형성된 저항 발열체의 회로 패턴을 도시하는 평면도.
도 3은 1 전류 입력점 및 2 전류 출력점이 제공되고, 저항 발열체 회로의 최외주부에서 서로 합류하는 링형 부분에 저항 조정부가 형성된 저항 발열체의 회로 패턴을 도시하는 평면도.
도 4는 1 전류 입력점 및 3 전류 출력점이 형성된 저항 발열체의 회로 패턴을 도시하는 평면도.
도 5는 1 전류 입력점 및 6 전류 출력점이 형성된 저항 발열체의 회로 패턴을 도시하는 평면도.
도 6은 반도체 웨이퍼 또는 액정용 기판을 처리하기 위한 장치의 구조를 도시하는 개략적인 단면도.
도 7은 종래의 정전 척 기능을 갖는 세라믹 히터를 도시하는 단면도.
도 8은 종래의 저항 발열체 회로 패턴을 도시하는 평면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 절연 기판
2 : 저항 발열체 회로
4 : 전류 입력점
5 : 전류 출력점
본 발명의 실시예에 대해 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 도 1은 1 전류 입력점과 1 전류 출력점이 형성된 저항 발열체의 회로 패턴을 도시하는 평면도이다. 도 1에서, 참조번호 1은 원형 절연 기판을 나타내고, 참조번호 2는 절연 기판에 매설된 저항 발열체 회로를 나타내고, 참조번호 3은 저항 발열체 회로가 형성되지 않은 부분을 나타낸다.
전류 입력점(4) 및 전류 출력점(5)은 절연 기판(1)의 대략 중심부에 설치된다. 저항 발열체 회로(2)는 전류 입력점(4)을 포함하는 중심부로부터 절연 기판(1)의 외주부까지 나선형으로 또는 의사 나선형으로 절연 기판(1)에 매설된다. 저항 발열체 회로는 저항 발열체 회로의 최외주부에 링을 형성한다. 저항 발열체 회로(2)는 최외주부로부터 전류 출력점(5)을 포함하는 중심부까지 나선형으로 또는 의사 나선형으로 형성되어, 회로가 중심부로부터 최외주부까지 형성된 회로와 교대로 배치된다. 도 1은 두 나선이 조합된 회로 패턴을 도시한다. 각 부분의 전류 밀도는 저항 발열체 회로의 폭 B 및 인접 저항 발열체 회로 사이의 간격 T를 조정하여 필요한 만큼 제어될 수 있다.
도 2는 1 전류 입력점 및 2 전류 출력점이 형성된 저항 발열체의 전류 패턴을 도시하는 평면도이다. 저항 발열체 회로(2)는 절연 기판(1)에 매립되어, 중심부의 전류 입력점(4)으로부터 절연 기판의 외주부까지 의사 나선형으로 형성된다. 저항 발열체 회로는 최외주부에서 링 형태로 서로 합류한다. 저항 발열체 회로(2)는 저항 발열체 회로의 최외주부에서 분기되고, 최외주부로부터 중심부의 2 전류 출력점(5)까지 형성되어, 각 회로가 중심부로부터 외주부까지 형성된 회로중의 하나와 교대로 배치된다. 회로 패턴의 경우에, 저항 발열체 회로가 최외주부에서 급격하게 서로 합류하므로, 외주부의 온도 분포는 동작 온도에 따라 불균일해질 수 있다.
도 3은 1 전류 입력점 및 2 전류 출력점이 제공되고, 저항 조정부가 저항 발열체 회로가 서로 합류하는 최외주부의 링부에 설치된 저항 발열체의 회로 패턴을 도시하는 평면도이다. 도 2에 도시된 패턴으로 외주부의 온도 분포에서 불균일함을 방지하기 위해서, 저항 발열체는 발열량을 조정하기 위해 외주부에서 분기된다. 저항 발열체 회로(2)는 절연 기판(1)에 매립되어, 중심부의 전류 입력점(4)으로부터 외주부까지 나선형으로 형성된다. 저항 발열체 회로는 최외주부에서 링 형태로 서로 합류한다. 합류부에서 회로의 폭 b는 전류의 집중을 방지하고 균일한 온도 분포를 얻기 위해서 특정값을 갖도록 조정된다. 저항 발열체 회로(2)는 합류부로부터 중심부의 2 전류 출력점(5)까지 나선형으로 형성되고, 중심부로부터 외주부까지 형성된 회로중의 하나와 교대로 배치된다.
도 4는 1 전류 입력점 및 3 전류 출력점이 형성된 저항 발열체의 회로 패턴을 도시하는 평면도이다. 저항 발열체 회로(2)는 절연 기판(1)에 매설되어, 중심부의 전류 입력점(4)으로부터 외주부까지 의사 나선형으로 형성된다. 저항 발열체회로는 최외주부에서 링 형태로 서로 합류한다. 저항 발열체 회로(2)는 저항 발열체 회로의 최외주부에서 분기되어 최외주부로부터 중심부의 전류출력점(5)까지 의사 나선형으로 형성되어 회로의 각각이 중심부로부터 최외주부까지 형성된 회로 중의 하나와 교대로 배치된다. 도 4로부터 알 수 있는 바와 같이, 6개의 합류 및 분기 영역이 저항 발열체 회로의 최외주부에 존재한다. 그러므로, 저항 발열체 회로는 도 1 내지 3에 도시된 다른 패턴의 회로보다 최외주부에서 보다 균일하게 열이 발생할 수 있다. 결과적으로, 온도 분포는 더욱 개선될 수 있다.
도 5는 1 전류 입력점 및 6 전류 출력점이 형성된 저항 발열체의 회로 패턴을 도시하는 평면도이다. 저항 발열체 회로(2)는 절연 기판에 매설되어, 중심부의 전류 입력점(4)으로부터 외주부까지 의사 나선형으로 형성된다. 저항 발열체 회로는 최외주부에서 링 형태로 서로 합류한다. 저항 발열체 회로(2)는 저항 발열체 회로의 최외주부에서 분기되어 최외주부로부터 중심부의 6 전류 출력점(5)까지 의사 나선형으로 형성되고, 각 회로는 중심부로부터 최외주부까지 형성된 회로의 하나와 교대로 배치된다. 도 5에서 알 수 있는 바와 같이, 저항 발열체 회로의 최외주부에는 12개의 분기 및 합류 영역이 존재한다. 그러므로, 저항 발열체 회로는 다른 패턴의 회로보다 최외주부에서 더욱 균일하게 열이 발생할 수 있다. 결과적으로, 온도 분포는 더욱더 개선될 수 있다.
도 1 내지 5에 도시된 회로 패턴을 갖는 저항 발열체 회로가 형성된 절연 기판이 반도체 웨이퍼 또는 액정용 기판을 처리하는 장치에서 사용될 때, 직경이 큰 피처리물은 고도로 균일한 온도 분포로 이 절연 기판 상에서 가열될 수 있다. 도6은 반도체 웨이퍼 또는 액정용 기판을 처리하는 장치의 구조를 도시하는 개략적인 단면도이다.
도 6에 도시된 바와 같이, 처리 장치는 본 발명의 디스크형 세라믹 히터(53)가 설치된 진공 챔버(52)를 포함한다. 세라믹 히터(53)는 절연 기판(1)에 저항 발열체 회로(2)를 매설하여 적층된 구조를 갖는다. 필요에 따라, 전극층(54)도 적층하여 반도체 웨이퍼와 같은 피처리물(55)을 흡착 보유한다. 세라믹 히터(53)는 실린더형 스탠드(56) 상에 고정된다. 저항 발열체 회로(2) 및 전극층(54)에 전기를 공급하기 위한 피더(57)는 내부 중공형(hollow core) 구조 스탠드(56) 내에 하우징되어 진공 챔버(52) 내의 할로겐계 부식성 가스로부터 보호된다. 상술한 처리 장치에서, 반도체 웨이퍼 또는 액정 기판을 소정 온도로 가열하면서, CVD, PVD 또는 스퍼터링 방법을 사용하여 성막 및 에칭처리를 행한다. 본 발명은 최근과 같이 반도체 웨이퍼가 대형화되고 처리 온도가 높아지는 것에 대해 고도로 균일한 온도 분포를 달성하는데 특히 적절하다.
세라믹 히터를 제작하는 방법에 대해 이하 상세하게 설명하기로 한다. 우선, 원료가 되는 세라믹 분말에 바인더나 용제를 가하고, 필요에 따라 소결제를 가하여 볼밀 방법(ball-mill method) 또는 초음파 방법을 사용하여 충분히 혼합하여 슬러리를 제작한다. 완성된 슬러리는 닥터 블레이드(doctor blade)법과 같은 방법에 의해 그린 시트(green sheet)로 형성된다. 성형체는 또한 다른 방법으로 생성될 수 있다. 예를 들면, 먼저 스프레이 건조와 같은 방법으로 용제를 제거하여, 과립을 생성한 다음 이 과립을 이용하여 프레스 성형하는 방법을 선택할 수 있다.
소정 저항 발열체 회로는 완성된 성형체 상에, 예를 들면 고융점 금속으로 이루어진 페이스트를 사용하여 스크린 인쇄에 의해 형성된다. 상기와 같은 동일한 조성을 갖는 또 다른 성형체가 인쇄된 회로 상에 절연 보호막으로서 적층된다. 절연 보호막은 또한 스크린 인쇄 방법과 같은 방법을 사용하여 성형체와 조성이 유사한 슬러리, 페이스트, 또는 두 가지 모두의 코팅을 도포하여 제공될 수 있다. 필요한 경우, 정전 척(electrostatic chuck)용 전극이 상술한 방법과 유사한 방법인 스크린 인쇄에 의해 형성한 다른 성형체를 절연 보호막 상에 적층할 수 있다. 이 경우, 다른 절연 보호막이 상술한 바와 동일한 방법으로 전극 상에 설치된다. 더 필요하다면, 다른 목적용 다른 전극이 상술한 바와 유사한 방법으로 제공될 수 있다. 완성된 적층체는 탈지되고 소결되어 세라믹 히터의 생성이 완료된다.
세라믹 히터는 다음의 대안적인 방법으로도 생성될 수 있다. 먼저, 생성된 성형체가 탈지되고 소결된다. 그리고 나서, 저항 발열체 회로는 소결체에 스크린 인쇄되어 소성된다. 이 경우, 상술한 방법에서처럼, 회로 상에 절연 보호막으로서 성형체와 유사한 조성을 갖는 슬러리, 페이스트 또는 두 가지 모두를 스크린 인쇄법과 같은 방법을 사용하여 도포하여 소성시킨다. 절연 보호막은 세라믹 소결체를 접합하여 생성될 수도 있다. 필요하면, 정전 척용 전극 및 절연 보호막이 형성된 다른 세라믹 소결체가 절연 보호막 상에 접합될 수 있다. 더 필요하면, 다른 용도의 다른 전극이 상술한 것과 유사한 방법으로 제공될 수 있다. 상술한 접합 처리는 다음의 방법으로 수행된다. 먼저, 세라믹 소결체와 유사한 조성을 갖는 슬러리가 접합될 표면 상에 도포된다. 다음으로, 다른 세라믹 소결체가 그 위에 놓여진다. 그 다음으로, 단일 구조를 얻기 위해서 적층체를 소성한다. 접합 강도는 접합된 부분을 가압하여 증가시킬 수 있다.
본 발명의 세라믹 히터를 제작하는 방법은 상술한 방법에 한정되지 않는다. 임의의 공지된 방법이 사용될 수 있다.
본 발명의 히터에서 사용될 세라믹 재료는 특정하게 한정되지 않는다. 질화 알루미늄, 산화 알루미늄(알루미나), 질화 실리콘, 또는 탄화 실리콘과 같은 세라믹 재료가 사용될 수 있다. 고도로 균일한 온도 분포가 특히 요구될 때, 질화 알루미늄 또는 탄화 실리콘과 같은 세라믹 재료를 사용하는 것이 바람직하다. 세라믹 재료는 상대적으로 높은 열전도성을 갖기 때문에, 이는 저항 발열체 회로에서 발생된 열을 절연 기판체로 신속하게 전달한다. 이러한 신속한 발열 전달은 균일한 온도 분포를 유지하는데 효과적이다. 이러한 세라믹 재료 중에서, 질화 알루미늄은 반도체 웨이퍼 또는 액정용 기판을 처리하기 위한 장치에서 사용되는 플라즈마 및 부식성 가스에 대해 우수한 내식성(anti-corrosion properties)이 있기 때문에 특히 바람직하다.
실시예
표 2에 도시된 샘플은 도 8에 도시된 종래 기술과 본 발명을 비교하기 위해서 마련되었다. 비교 대상은 저항 발열체의 개별 회로 패턴에 대한 온도 분포의 균일성이다. 4가지 형태의 원료 분말, 즉 질화 알루미늄, 질화 실리콘, 알루미나 및 탄화 실리콘은 절연 기판용 세라믹 재료로서 준비되었다. 세라믹 재료에 바인더, 용제 및 필요에 따른 소결제를 첨가하여 볼밀에 의해 혼합함으로써 슬러리를생성한다. 슬러리는 닥터 블레이드법으로 그린 시트로 성형된다. 저항 발열체 회로는 텅스텐 페이스트를 사용하여 스크린 인쇄법에 의해 그린 시트로 성형된다.
사용된 저항 발열체의 회로 패턴은 도 1 내지 5 및 8에 도시된 것이다. 표 1은 이 회로 패턴들에서 저항 발열체 회로의 폭 B와 인접 저항 발열체 회로 사이의 간격 T를 도시한다.
회로 패턴 폭 B (㎜) 간격 T (㎜)
도 1 20.2 1.0
도 2 17.0 1.0
도 3 17.0 1.0
도 4 13.8 1.0
도 5 3.8 1.0
도 8 5.0 15.0
다음으로, 저항 발열체의 회로 패턴이 스크린 인쇄된 그린 시트 위에 절연 보호막으로서 다른 그린 시트가 적층되었다. 적층체는 질소 대기 중에서 탈지되고 소결되었다. 세라믹 히터를 완성하기 위해서, 소결체는 직경 320㎜의 디스크 형태로 된다. 이 크기는 12인치 반도체 웨이퍼가 가열할 수 있다. 이들 각각의 샘플은 도 6에 도시된 진공 챔버 내에 설치된다. 550℃까지 승온시켜서, 적외선 방사 온도계에 의해 세라믹 히터의 웨이퍼 지지면의 온도 변동을 측정하기 하였다. 완성된 결과는 표 2에 도시되어 있다.
샘플 세라믹 재료 회로 패턴 온도 변동(℃) 온도 변동(％)
실시예1 질화 알루미늄 도 1 ±5.2 ±0.95
실시예2 질화 알루미늄 도 2 ±4.7 ±0.85
실시예3 질화 알루미늄 도 3 ±4.1 ±0.75
실시예4 질화 알루미늄 도 4 ±3.2 ±0.58
실시예5 질화 알루미늄 도 5 ±2.5 ±0.45
비교예1 질화 알루미늄 도 8 ±8.9 ±1.62
실시예6 실리콘 알루미늄 도 1 ±7.3 ±1.33
실시예7 실리콘 알루미늄 도 2 ±6.7 ±1.22
실시예8 실리콘 알루미늄 도 3 ±5.8 ±1.05
실시예9 실리콘 알루미늄 도 4 ±4.5 ±0.82
실시예10 실리콘 알루미늄 도 5 ±3.6 ±0.65
비교예2 실리콘 알루미늄 도 8 ±12.8 ±2.33
실시예11 알루미나 도 1 ±7.8 ±1.42
실시예12 알루미나 도 2 ±7.1 ±1.29
실시예13 알루미나 도 3 ±6.2 ±1.13
실시예14 알루미나 도 4 ±4.9 ±0.89
실시예15 알루미나 도 5 ±3.9 ±0.71
비교예3 알루미나 도 8 ±13.6 ±2.47
실시예16 탄화 실리콘 도 1 ±5.1 ±0.93
실시예17 탄화 실리콘 도 2 ±4.6 ±0.84
실시예18 탄화 실리콘 도 3 ±4.0 ±0.73
실시예19 탄화 실리콘 도 4 ±3.0 ±0.55
실시예20 탄화 실리콘 도 5 ±2.4 ±0.44
비교예4 탄화 실리콘 도 8 ±8.7 ±1.58
표 2로부터 알 수 있는 것처럼, 비교예를 제외한 모든 실시예에서 세라믹 히터의 지지면 상의 온도 변동은 ±1.5％ 이내이다. 그러나, 특정 조합의 세라믹 재료 및 회로 패턴을 갖는 일부 실시예는 최초에 의도한 목표값인 ±1％에는 미치지 못하였다. 처리 온도가 증가하면, 온도 편차는 증가하는 경향이 있다. 그러므로, 온도 변동을 ±1％ 이하로 유지하기 위해서는, 처리 온도의 증가에 따라, 예를 들면, 도 1에 도시된 것보다는 도 2에 도시된 것, 도 2에 도시된 것보다는 도 3에 도시된 것 등으로 보다 분산된 회로를 갖는 회로 패턴을 선택하는 것이 바람직하다. 세라믹 재료는 질화 알루미늄 또는 탄화 실리콘 등 높은 열전도율을 갖는 재료를 선택하는 것이 바람직하다.
추가적으로, 표 2에 도시된 세라믹 히터를 반도체 웨이퍼 또는 액정용 기판을 처리하기 위한 장치의 진공 챔버 내에 설치하고, 피처리물의 표면 상에 CVD법 또는 에칭 처리를 수행한다. 그 결과, 본 발명의 세라믹 히터는 비교예 1 내지 4와 비교하여 균일하고 바람직한 막을 형성할 수 있다는 것을 보여준다.
본 발명에 따른 발열 회로 패턴을 이용하면, 대형의 반도체 웨이퍼나 액정용 기판이고 높은 처리 온도 하에서도 안정적이고 고정밀도의 균일한 온도 분포를 달성하는 것이 가능하다. 또한, 상기한 특징을 갖는 세라믹 히터를 반도체 웨이퍼 또는 액정용 기판 처리 장치에 이용함으로써, 반도체 웨이퍼나 액정용 기판 상에서의 성막 처리나 에칭 처리를 CVD, PVD, 스퍼터링법 등에 의해 안정적이면서 고정밀도로 행할 수 있다.

Claims (8)

  1. 절연 기판에 매설된 저항 발열체의 회로 패턴에 있어서,
    (a) 상기 절연 기판의 중심부에 설치된 적어도 하나의 전류 입력점(current receiving point)과,
    (b) 상기 절연 기판의 중심부에 설치된 적어도 하나의 전류 출력점(current releasing point)과,
    (c) 하나 이상의 저항 발열체 회로- 상기 저항 발열체 회로는 (c1) 나선형 및 의사 나선형 중의 한 형태를 갖고, (c2) 상기 전류 입력점을 포함하는 상기 중심부로부터 상기 절연 기판의 외주부까지 형성되며, (c3) 상기 저항 발열체 회로의 최외주부에서 서로 합류함 -와,
    (d) 하나 이상의 저항 발열체 회로- 상기 저항 발열체 회로는 (d1) 상기 저항 발열체 회로의 최외주부에서 분기되고, (d2) 나선형 및 의사 나선형 중의 한 형태를 갖고, (d3) 상기 저항 발열체 회로의 최외주부로부터 상기 전류 출력점을 포함하는 상기 중심부까지 형성됨 -
    를 포함하는 회로 패턴.
  2. 제1항에 있어서,
    (a) 상기 절연 기판의 상기 중심부에 설치된 적어도 2 전류 입력점과,
    (b) 상기 절연 기판의 상기 중심부에 설치된 적어도 2 전류 출력점 중 적어도 하나를 구비하는 회로 패턴.
  3. 제1항에 있어서, 상기 전류 입력점을 포함하는 상기 중심부로부터 상기 절연 기판의 상기 외주부까지 형성된 상기 저항 발열체 회로는, 상기 저항 발열체 회로의 상기 최외주부로부터 상기 전류 출력점을 포함하는 상기 중심부까지 형성된 상기 저항 발열체 회로와 교대로 배치되는 회로 패턴.
  4. 제2항에 있어서, 상기 전류 입력점을 포함하는 상기 중심부로부터 상기 절연 기판의 상기 외주부까지 형성된 상기 저항 발열체 회로는 상기 저항 발열체 회로의 상기 최외주부로부터 상기 전류 출력점을 포함하는 상기 중심부까지 형성된 상기 저항 발열체 회로와 교대로 배치되는 회로 패턴.
  5. 제1항에 정의된 회로 패턴을 갖는 저항 발열체를 구비하는 절연 기판을 포함하는 기판 처리 장치.
  6. 제2항에 정의된 회로 패턴을 갖는 저항 발열체를 구비하는 절연 기판을 포함하는 기판 처리 장치.
  7. 제3항에 정의된 회로 패턴을 갖는 저항 발열체를 구비하는 절연 기판을 포함하는 기판 처리 장치.
  8. 제4항에 정의된 회로 패턴을 갖는 저항 발열체를 구비하는 절연 기판을 포함하는 기판 처리 장치.
KR1020020020917A 2001-04-18 2002-04-17 저항 발열체의 회로 패턴 및 그 패턴을 포함한 기판 처리장치 KR100879848B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001119566 2001-04-18
JPJP-P-2001-00119566 2001-04-18
JPJP-P-2002-00085021 2002-03-26
JP2002085021A JP3582518B2 (ja) 2001-04-18 2002-03-26 抵抗発熱体回路パターンとそれを用いた基板処理装置

Publications (2)

Publication Number Publication Date
KR20020081142A true KR20020081142A (ko) 2002-10-26
KR100879848B1 KR100879848B1 (ko) 2009-01-22

Family

ID=26613765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020020917A KR100879848B1 (ko) 2001-04-18 2002-04-17 저항 발열체의 회로 패턴 및 그 패턴을 포함한 기판 처리장치

Country Status (7)

Country Link
US (1) US6664515B2 (ko)
EP (1) EP1251719B1 (ko)
JP (1) JP3582518B2 (ko)
KR (1) KR100879848B1 (ko)
CA (1) CA2381597C (ko)
DE (1) DE60227214D1 (ko)
TW (1) TW541640B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602662B2 (ja) * 2003-12-01 2010-12-22 株式会社ブリヂストン セラミックヒータユニット
JP4187208B2 (ja) * 2004-01-09 2008-11-26 日本碍子株式会社 ヒーター
JP2005216759A (ja) * 2004-01-30 2005-08-11 Nhk Spring Co Ltd ヒータユニット
US7164104B2 (en) * 2004-06-14 2007-01-16 Watlow Electric Manufacturing Company In-line heater for use in semiconductor wet chemical processing and method of manufacturing the same
US7880122B2 (en) * 2004-07-28 2011-02-01 Joeun Technology Co., Ltd. Wafer having thermal circuit and power supplier therefor
JP4654153B2 (ja) * 2006-04-13 2011-03-16 信越化学工業株式会社 加熱素子
US8168050B2 (en) * 2006-07-05 2012-05-01 Momentive Performance Materials Inc. Electrode pattern for resistance heating element and wafer processing apparatus
US8637794B2 (en) 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
JP6066728B2 (ja) * 2009-12-15 2017-01-25 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ｃｄの均一性を向上させるための基板温度調整を行う方法及びプラズマエッチングシステム
US8791392B2 (en) 2010-10-22 2014-07-29 Lam Research Corporation Methods of fault detection for multiplexed heater array
US8546732B2 (en) 2010-11-10 2013-10-01 Lam Research Corporation Heating plate with planar heater zones for semiconductor processing
US9307578B2 (en) 2011-08-17 2016-04-05 Lam Research Corporation System and method for monitoring temperatures of and controlling multiplexed heater array
JP5915026B2 (ja) * 2011-08-26 2016-05-11 住友大阪セメント株式会社 温度測定用板状体及びそれを備えた温度測定装置
US10388493B2 (en) 2011-09-16 2019-08-20 Lam Research Corporation Component of a substrate support assembly producing localized magnetic fields
US8624168B2 (en) 2011-09-20 2014-01-07 Lam Research Corporation Heating plate with diode planar heater zones for semiconductor processing
US8461674B2 (en) 2011-09-21 2013-06-11 Lam Research Corporation Thermal plate with planar thermal zones for semiconductor processing
US9324589B2 (en) 2012-02-28 2016-04-26 Lam Research Corporation Multiplexed heater array using AC drive for semiconductor processing
US8809747B2 (en) 2012-04-13 2014-08-19 Lam Research Corporation Current peak spreading schemes for multiplexed heated array
US10049948B2 (en) 2012-11-30 2018-08-14 Lam Research Corporation Power switching system for ESC with array of thermal control elements
CN103596304B (zh) * 2013-11-07 2015-10-28 上海大学 一种嵌入式自测温微热台及其制备方法
US9543171B2 (en) 2014-06-17 2017-01-10 Lam Research Corporation Auto-correction of malfunctioning thermal control element in a temperature control plate of a semiconductor substrate support assembly that includes deactivating the malfunctioning thermal control element and modifying a power level of at least one functioning thermal control element
JP6886128B2 (ja) 2016-11-29 2021-06-16 住友電気工業株式会社 ウエハ保持体
WO2018230408A1 (ja) 2017-06-14 2018-12-20 住友電気工業株式会社 半導体基板加熱用基板載置台および半導体基板加熱ヒータ
WO2019012959A1 (ja) 2017-07-13 2019-01-17 住友電気工業株式会社 セラミックスヒータ
WO2019073941A1 (ja) 2017-10-10 2019-04-18 住友電気工業株式会社 ウエハ加熱用ヒータユニット
CN107992128A (zh) * 2018-01-09 2018-05-04 京东方科技集团股份有限公司 控温加热面板及制备方法、加热方法
CN109561528B (zh) * 2018-12-13 2021-08-10 中国计量科学研究院 原子气室加热芯片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3067315A (en) * 1960-02-08 1962-12-04 Gen Electric Multi-layer film heaters in strip form
US3883719A (en) * 1974-05-10 1975-05-13 Gen Electric Glass-ceramic cooktop with film heaters
US3895216A (en) * 1974-09-30 1975-07-15 Gen Electric Low thermal mass solid plate surface heating unit
EP0342363A3 (de) 1988-04-26 1990-05-30 Hoechst Aktiengesellschaft Neue Angucyclinone aus Streptomyceten, Verfahren zu ihrer Herstellung und ihre Verwendung
US6133557A (en) * 1995-01-31 2000-10-17 Kyocera Corporation Wafer holding member
GB2322273B (en) * 1997-02-17 2001-05-30 Strix Ltd Electric heaters
JP3477062B2 (ja) * 1997-12-26 2003-12-10 京セラ株式会社 ウエハ加熱装置
JPH11260534A (ja) * 1998-01-09 1999-09-24 Ngk Insulators Ltd 加熱装置およびその製造方法
JP3515900B2 (ja) 1998-05-06 2004-04-05 京セラ株式会社 セラミックヒータ
JP4166345B2 (ja) * 1998-10-07 2008-10-15 日本碍子株式会社 塩素系ガスに対する耐蝕性部材
JP3793555B2 (ja) * 1999-05-31 2006-07-05 京セラ株式会社 円盤状ヒータ
JP2001085144A (ja) * 1999-07-09 2001-03-30 Ibiden Co Ltd セラミックヒータ
JP2001068255A (ja) * 1999-08-31 2001-03-16 Kyocera Corp 円盤状ヒータ

Also Published As

Publication number Publication date
DE60227214D1 (de) 2008-08-07
JP3582518B2 (ja) 2004-10-27
EP1251719B1 (en) 2008-06-25
JP2003017224A (ja) 2003-01-17
US20020185488A1 (en) 2002-12-12
CA2381597A1 (en) 2002-10-18
EP1251719A2 (en) 2002-10-23
EP1251719A3 (en) 2006-05-17
US6664515B2 (en) 2003-12-16
TW541640B (en) 2003-07-11
CA2381597C (en) 2004-08-17
KR100879848B1 (ko) 2009-01-22

Similar Documents

Publication Publication Date Title
KR100879848B1 (ko) 저항 발열체의 회로 패턴 및 그 패턴을 포함한 기판 처리장치
KR100420456B1 (ko) 반도체 제조 장치용 웨이퍼 지지체와 그 제조 방법 및반도체 제조 장치
EP1286390A1 (en) Ceramic substrate for semiconductor fabricating device
US20090159590A1 (en) Substrate temperature adjusting-fixing devices
KR19980702925A (ko) 다층의 정전식 척 및 그 제조 방법
CN108738173B (zh) 陶瓷构件
CN104582019B (zh) 用于半导体制造装置的陶瓷加热器
WO2018179891A1 (ja) ウエハ保持体
KR20050074930A (ko) 가열 장치
JPWO2019102794A1 (ja) 発熱部材
US6946625B2 (en) Ceramic susceptor
KR20040038655A (ko) 정전흡착기능을 갖는 가열장치 및 그 제조방법
US7394043B2 (en) Ceramic susceptor
US10679873B2 (en) Ceramic heater
JP3793554B2 (ja) 円盤状ヒータ
JPWO2019008889A1 (ja) 半導体基板加熱用の基板載置台
JP4529690B2 (ja) 半導体製造装置用ウェハ保持体およびその製造方法ならびに半導体製造装置
JP3793555B2 (ja) 円盤状ヒータ
JP2002313530A (ja) 被処理物保持体
WO2020153071A1 (ja) セラミックヒータ
JP2017010884A (ja) 試料保持具
JP2014029784A (ja) ３ゾーン抵抗体からなる結線構造体を具備したヒータ
JP2001223066A (ja) セラミックスヒータ
JP2006286646A (ja) セラミックスヒータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee