KR20020079564A - 반도체 집적회로의 레이아웃 구조 - Google Patents

반도체 집적회로의 레이아웃 구조 Download PDF

Info

Publication number
KR20020079564A
KR20020079564A KR1020020019437A KR20020019437A KR20020079564A KR 20020079564 A KR20020079564 A KR 20020079564A KR 1020020019437 A KR1020020019437 A KR 1020020019437A KR 20020019437 A KR20020019437 A KR 20020019437A KR 20020079564 A KR20020079564 A KR 20020079564A
Authority
KR
South Korea
Prior art keywords
filter
circuit
capacitor
high potential
circuit element
Prior art date
Application number
KR1020020019437A
Other languages
English (en)
Other versions
KR100635679B1 (ko
Inventor
카쯔유키 우에마쯔
무쯔오 니시카와
카쯔미치 우에야나기
Original Assignee
후지 덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴끼 가부시키가이샤 filed Critical 후지 덴끼 가부시키가이샤
Publication of KR20020079564A publication Critical patent/KR20020079564A/ko
Application granted granted Critical
Publication of KR100635679B1 publication Critical patent/KR100635679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular

Abstract

본 발명은, 아날로그 회로나 디지털 회로와 함께 전자파 노이즈 대책용 RC 필터를 집적시킨 반도체 집적회로에 있어서 노이즈 내성 및 서지 내성을 향상시키기 위한 것으로, 그 구성은, 전자파 노이즈 대책용 RC 필터를 아날로그 회로나 디지털 회로와 함께 동일 기판 상에 집적시킨 반도체 집적회로에 있어서, RC 필터를 구성하는 커패시터(1)의 양전극(11)을, 아날로그 회로나 디지털 회로를 구성하는 소자나 배선(2)으로부터, 양전극(11)에 중첩된 노이즈에 의해 회로 소자의 오동작이 일어나지 않을 정도, 또는 양전극(11)에 인가된 서지에 의해 RC 필터의 커패시터(1)의 절연 파괴, 회로 소자의 래치업(latch-up)이나 절연 파괴가 일어나지 않을 정도로 떨어뜨린 레이아웃으로 한다. 구체적으로는, RC 필터의 양전극(11)과, 회로 소자나 배선(2) 사이의 간격을, 레이아웃 룰의 최소 간격 이상, 또는 그것에 안전 마진을 예상하여 레이아웃 룰의 최소 간격의 5배로 한다.

Description

반도체 집적회로의 레이아웃 구조{LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은, 반도체 집적회로의 레이아웃 구조에 관한 것으로, 특히 RC 필터 회로와, 아날로그 회로 및 디지털 회로가 혼재하는 반도체 집적회로의 서지 대책 및 노이즈 대책으로서 유효한 레이아웃 구조에 관한 것이다.
근래 들어, 반도체 집적회로에 대한 전자파 노이즈 대책으로서, 외래의 전자파 노이즈를 차단하기 위한 필터 회로를 IC 칩 내에 탑재하는 경우가 있다. 예를 들어, 자동차 등에 사용되는 IC 칩에서는, 저항과 커패시터로 이루어진 RC 필터를 일단 구성으로 하거나, 또는 2차 필터와 같은 다단 구성으로 하여 집적회로의 전원라인이나 입출력 신호 라인에 접속한 구성으로 되어 있다.
그러나, 상술한 바와 같이 RC 필터가 집적회로의 전원 라인이나 입출력 신호 라인에 접속되어 있기 때문에, 이들 라인에 접속된 패드를 통해서 RC 필터에 서지가 인가되기 쉽다. RC 필터를 구성하는 커패시터의 고전위측 전극에 서지가 인가되면, 그 전극과 그 주변의 회로 소자나 배선 사이에 전계 집중이 일어나, 그 전계 집중으로 인해 커패시터가 절연 파괴되어 필터 회로가 파괴되어 버리는 수가 있다.
또한, RC 필터를 구성하는 커패시터의 전극은 IC 칩 내의 넓은 범위에 설치되기 때문에, 커패시터의 전극과 주변의 아날로그 회로나 디지털 회로가 접근한 레이아웃이 된다. 이러한 레이아웃에서는, 커패시터의 전극에 노이즈가 중첩되면, 그 노이즈가 주변의 회로로 유도되기 쉬워, 유도된 노이즈에 의해 회로가 오동작을 일으키는 경우가 있다. 다시 말해, 충분한 노이즈 내성을 얻지 못할 우려가 있다. 또한, 서지가 인가되었을 경우의 영향도 커서, 주변 회로에 있어서 래치업이나 절연 파괴가 일어나기 쉬워진다고 하는 문제점도 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 아날로그 회로나 디지털 회로와 함께 전자파 노이즈 대책용 RC 필터를 집적시킨 반도체 집적회로에 있어서 노이즈 내성 및 서지 내성을 향상시킬 수 있는 레이아웃 구조를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시의 형태 1에 따른 반도체 집적회로의 레이아웃 구조를 모식적으로 도시하는 도면이다.
도 2는 도 1에 도시하는 레이아웃 구조를 이루는 반도체 집적회로의 등가 회로를 도시하는 도면이다.
도 3은 본 발명의 실시의 형태 2에 따른 반도체 집적회로의 레이아웃 구조를 모시적으로 도시하는 도면이다.
도 4는 본 발명의 실시의 형태 2에 따른 반도체 집적회로에 있어서 1차측 필터 커패시터와 2차측 필터 커패시터의 배치의 일례를 모식적으로 도시하는 도면이다.
도 5는 본 발명의 실시의 형태 2에 따른 반도체 집적회로에 있어서 1차측 필터 커패시터와 2차측 필터 커패시터의 배치의 다른 예를 모식적으로 도시하는 도면이다.
도 6은 도 3에 도시하는 레이아웃 구조를 이루는 반도체 집적회로의 등가 회로를 도시하는 도면이다.
도 7은 본 발명의 실시의 형태 2에 따른 반도체 집적회로의 레이아웃 구조의다른 예를 모식적으로 도시하는 도면이다.
도 8은 도 7에 도시하는 구성에 커패시터를 추가한 RC 필터 회로의 등가 회로를 도시하는 도면이다.
도 9는 도 2에 도시하는 구성에 커패시터를 추가한 RC 필터 회로의 등가 회로를 도시하는 도면이다.
* 도면의 주요부분에 대한 설명 *
1 : 커패시터 2 : 주변 회로나 다른 배선
4, 51 : 전원 패드 또는 신호의 입출력 패드 7 : 1차측 필터 커패시터
8 : 2차측 필터 커패시터 11 : 양전극(커패시터의 고전위측 전극)
71 : 1차측 필터 커패시터 전극(1차측 필터 커패시터의 고전위측 전극)
상기 목적을 달성하기 위해, 본 발명에 따른 반도체 집적회로의 레이아웃 구조는, 전자파 노이즈 대책용 RC 필터를 아날로그 회로나 디지털 회로와 함께 동일 기판 상에 집적시킨 반도체 집적회로에 있어서, RC 필터를 구성하는 커패시터의 고전위측 전극을, 아날로그 회로나 디지털 회로를 구성하는 소자나 배선으로부터, 고전위측 전극에 중첩된 노이즈에 의해 회로 소자의 오동작이 일어나지 않을 정도, 또는 고전위측 전극에 인가된 서지에 의해 RC 필터의 커패시터의 절연 파괴, 회로 소자의 래치업이나 절연 파괴가 일어나지 않을 정도로 떨어뜨린 레이아웃으로 하는 것을 특징으로 한다. 구체적으로는, RC 필터의 고전위측 전극과, 아날로그 회로 등의 소자나 배선 사이의 간격을, 레이아웃 룰의 최소 간격 이상, 또는 그것에 안전 마진을 예상하여 레이아웃 룰의 최소 간격의 예컨대 5배로 한다.
본 발명에 따르면, RC 필터를 구성하는 커패시터의 고전위측 전극이, 아날로그 전극이나 디지털 회로를 구성하는 소자나 배선으로부터, 고전위측 전극에 중첩된 노이즈에 의해 회로 소자의 오동작이 일어나지 않을 정도, 또는 고전위측 전극에 인가된 서지에 의해 RC 필터의 커패시터의 절연 파괴, 회로 소자의 래치업이나 절연 파괴가 일어나지 않을 정도로 떨어져 있다.
또한, 상술한 레이아웃 구조에 있어서, 상기 RC 필터가 2차 이상의 필터를 구성하고 있을 경우에는, 필터를 구성하는 전체 커패시터 중에서 가장 외래 노이즈나 서지를 받기 쉬운 1차측 필터 커패시터의 고전위측 전극을, 아날로그 회로나 디지털 회로를 구성하는 소자나 배선으로부터, 고전위측 전극에 중첩된 노이즈에 의해 회로 소자의 오동작이 일어나지 않을 정도, 또는 고전위측 전극에 인가된 서지에 의해 RC 필터의 커패시터의 절연 파괴, 회로 소자의 래치업이나 절연 파괴가 일어나지 않을 정도로 떨어뜨린다. 여기서, 1차측 필터 커패시터란, 예를 들어 라인 노이즈가 침입하는 칩 위의 패드에 가장 가까운 필터의 커패시터를 말한다.
본 발명에 따르면, RC 필터가 2차 이상의 필터로 구성되어 있는 경우, 1차측 필터 커패시터의 고전위측 전극이, 아날로그 회로나 디지털 회로를 구성하는 소자나 배선으로부터, 고전위측 전극에 중첩된 노이즈에 의해 회로 소자의 오동작이 일어나지 않을 정도, 또는 고전위측 전극에 인가된 서지에 의해 RC 필터의 커패시터의 절연 파괴, 회로 소자의 래치업이나 절연 파괴가 일어나지 않을 정도로 떨어져 있다.
또한, RC 필터가 2차 이상의 필터를 구성하고 있을 경우에, 1차측 필터 커패시터를 IC 칩의 외주부에 배치하고, 그 내측에 2차측 필터 커패시터를 배치하며, 더욱이 그 내측에 3차측 필터 커패시터를 배치하는 식으로, 칩의 바깥쪽에서 안쪽을 향해 차수 순서대로 커패시터를 배치하고, 가장 안쪽에 RC 필터 이외의 회로 소자를 배치한다.
본 발명에 따르면, 1차측 필터 커패시터가 IC 칩의 외주부에 배치되고, 그 내측에 2차 이후의 커패시터가 차수 순서대로 배치되며, 가장 안쪽에 RC 필터 이외의 회로 소자가 배치된다.
이하, 본 발명의 실시의 형태에 대해 도면을 참조하면서 상세히 설명한다.
실시의 형태 1
도 1은, 본 발명의 실시의 형태 1에 따른 반도체 집적회로의 레이아웃 구조를 모식적으로 도시하는 도면이다. 도 1에 있어서, 부호 1은 RC 필터를 구성하는커패시터로서, 예컨대 폴리실리콘으로 만들어진 양전극(고전위측 전극)(11)과 불순물 확산층으로 만들어진 음전극(12)을 갖는다. 양전극(11)은, 접촉부(13)를 통해서 예를 들어 전원 라인용 또는 신호 라인용의 제 1 금속 배선(14)에 전기적으로 접속되어 있다. 음전극(12)은, 접촉부(15)를 통해 예를 들어 접지 라인용 제 2 금속 배선(16)에 전기적으로 접속되어 있다.
양전극(11)의 면적은, 노이즈 대책상 필요시 되는 커패시터의 용량 값에 따라 결정된다. 그렇기 때문에, 예를 들어 자동차용 IC와 같이, 일반적인 가정용 전자기기에 사용되는 IC에 비해 커다란 노이즈의 영향을 받기 쉬운 환경에서 사용되는 IC에서는, 커패시터의 용량 값이 커진다. 따라서, 이와 같은 용도에서는 특히, 제 1 금속 배선(14)은 IC 칩 내의 넓은 범위에 설치되게 되므로, 제 1 금속 배선(14)이, 아날로그 회로나 디지털 회로로 구성된 주변 회로 소자나 다른 배선(2)에 접근하기 쉬워진다. 제 1 금속 배선(14)과 다른 회로 소자나 배선(2) 사이의 간격(도 1에서 a로 표시함)이 너무 좁으면, 커패시터(1)의 양전극(11)에 노이즈가 중첩되었을 때, 그 노이즈가 그들 회로 소자나 배선(2)으로 유도되기 쉬워져, 오동작이 일어나기 쉬워진다.
따라서, 본 실시의 형태에 따른 레이아웃 구조에서는, 이 제 1 금속 배선(14)은, 그 근처에 있는 회로 소자나 배선(2)으로부터, 양전극(11)에 중첩된 노이즈에 의해 회로 소자의 오동작이 일어나지 않을 정도로 떨어진 위치에 설치된다. 또한, 제 1 금속 배선(14)은, 그 근처에 있는 회로 소자나 배선(2)으로부터, 양전극(11)에 인가된 서지에 의해 커패시터(1)의 절연 파괴나 회로 소자의 래치업이나 절연 파괴가 일어나지 않을 정도로 떨어진 위치에 설치된다.
구체적으로는, 특별히 한정되지 않지만, 예를 들어 제 1 금속 배선(14)과, 그 근처에 있는 회로 소자나 배선(2) 사이의 간격(a)은, 레이아웃 룰의 최소 간격 이상, 또는 그것에 안전 마진을 예상하여 레이아웃 룰의 최소 간격의 예를 들어 5배 정도가 된다. 다시 말해, 레이아웃 룰이 2㎛ 룰인 경우에는, 그 간격(a)은 예컨대 10㎛이다. 한편, 이 10㎛라는 값은 일례이며, 실제로는, 사용하는 프로세스에 따라, 예컨대 절연막의 파괴 내량 등을 참고로 하여 간격(a)을 결정하는 것이 바람직하다.
도 2는, 도 1에 도시하는 레이아웃 구조를 이루는 반도체 집적회로의 등가 회로를 도시하는 도면이다. 한편, 도 2에 있어서, 도 1의 각 부에 대응하는 구성에 대해서는 같은 부호를 붙이고 있다. 도 2에 있어서, 부호 3은 커패시터(1)와 함께 RC 필터를 구성하는 저항이고, 부호 4는 전원 패드 또는 신호의 입출력 패드이며, 부호 21은 아날로그 회로나 디지털 회로로 구성된 내부 회로이다. 패드(4)에 접속된 RC 필터에 의해 외래의 전자파 노이즈가 차단(cut)된다.
상술한 실시의 형태 1에 따르면, RC 필터를 구성하는 커패시터(1)의 양전극(11)에 중첩된 노이즈가 주변의 아날로그 회로나 디지털 회로로 유도되는 것을 억제할 수 있기 때문에, 회로의 오동작이나 파괴를 방지할 수 있다. 또한, 커패시터(1)의 양전극(1)에 서지가 인가되어도, 그 양전극(11)과 그 근처의 회로 소자나 배선 사이에 발생하는 전계 집중을 완화시킬 수 있으므로, 커패시터(1)의 절연 파괴를 방지할 수 있다.
실시의 형태 2
도 3은, 본 발명의 실시의 형태 2에 따른 반도체 집적회로의 레이아웃 구조를 모식적으로 도시하는 도면이다. 도 3에 있어서, 부호 5는 2차 필터를 구성하는 RC 필터 회로를 내부 회로(61, 62)와 함께 집적시킨 IC 칩, 부호 7은 RC 필터의 1차측 필터를 구성하는 커패시터(이하, 1차측 필터 커패시터라고 함), 부호 71은 1차측 필터 커패시터(7)의 고전위측 전극인 양전극(이하, 1차측 필터 커패시터 전극이라 함), 부호 8은 RC 필터의 2차측 필터를 구성하는 커패시터(이하, 2차측 필터 커패시터라고 함), 부호 81은 2차측 필터 커패시터(8)의 고전위측 전극인 양전극(이하, 2차측 필터 커패시터 전극이라 함)이다.
1차측 필터 커패시터 전극(71)은, 금속 배선(72)을 통해서 1차측 필터 저항(73)에 전기적으로 접속되어 있다. 이 1차측 필터 저항(73)은 전원 패드 또는 신호의 입출력 패드(51)에 접속되어 있다. 2차측 필터 커패시터 전극(81)은, 금속 배선(82)을 통해서 2차측 필터 저항(83)에 전기적으로 접속되어 있으며, 이 2차측 필터 저항(83)은 1차측 필터 저항(73)에 접속되어 있다. 도 3에 있어서, 부호 52는 접지 패드이고, 부호 53 및 부호 55는 접지 배선이다.
도 3에 도시하는 RC 필터 회로에 있어서는, 전원 패드 또는 신호의 입출력 패드(51)로부터 침입한 전자파 노이즈의 레벨, 혹은 전원 패드 또는 신호의 입출력 패드(51)에 인가된 서지 및 과전압의 레벨은, 전원 패드 또는 신호의 입출력 패드(51)에 가까운 1차측 필터 커패시터 전극(71) 쪽이, 2차측 필터 커패시터(81)보다 높다. 따라서, 본 실시의 형태 2에서는, 1차측 필터 커패시터 전극(71)과 그주변의 내부 회로(61)와의 간격(b)을, 실시의 형태 1과 마찬가지로, 1차측 필터 커패시터 전극(71)에 중첩된 노이즈에 의해 주변의 회로 소자의 오동작이 일어나지 않을 정도, 또는 1차측 필터 커패시터 전극(71)에 인가된 서지에 의해 1차측 필터 커패시터(7)의 절연 파괴나 주변의 회로 소자의 래치업이나 절연 파괴가 일어나지 않는 정도로 한다. 또한, 1차측 필터 커패시터 전극(71)과 그 주변의 배선(도 3에 도시하는 예에서는, 2차측 필터 커패시터 전극(81)에 접속된 금속 배선(82)) 사이의 간격(c)도 동일하게 한다.
구체적으로는, 특별히 한정되지 않지만, 상기 간격(b) 또는 상기 간격(c)은, 레이아웃 룰의 최소 간격 이상, 예를 들어 레이아웃의 최소 간격의 예컨대 5배 정도, 즉 레이아웃 룰이 2㎛ 룰인 경우에는 10㎛이다. 실제로는, 사용하는 프로세스에 따라, 예컨대 절연막의 파괴 내량 등을 참고로 하여 간격(b) 또는 간격(c)을 결정하는 것이 바람직하다.
여기에서, 도 3에 도시하는 바와 같이, 1차측 필터 커패시터(7)는 IC 칩(5)의 외주부에 배치된다. 그리고, 그 내측에 2차측 필터 커패시터(8)나 내부 회로(61, 62)가 배치된다. 이와 같은 레이아웃에 있어서, 도 4에 도시하는 바와 같이, 1차측 필터 커패시터 전극(71)의 근처에 2차측 필터 커패시터(8)의 접지측 전극 라인(84)을 배치할 경우에는, 그들 1차측 필터 커패시터 전극(71)과 접지측 전극 라인(84) 사이의 간격(d)을 상기 간격(b)나 상기 간격(c)과 동일하게 한다. 또한, 도 5에 도시하는 바와 같이, 1차측 필터 커패시터 전극(71)의 근처에 2차측 필터 커패시터 전극(81)을 배치할 경우에는, 그들의 간격(e)을 상기 간격(b)나 상기 간격(c)과 동일하게 한다. 이들 간격(d)나 (e)에 대해서도, 실제로 사용하는 프로세스에 따라, 예를 들어 절연막의 파괴 내량 등을 참고로 하여 결정하는 것이 바람직하다.
도 6은, 도 3에 도시하는 레이아웃 구조를 이루는 반도체 집적회로의 등가 회로를 도시하는 도면이다. 한편, 도 6에 있어서, 도 3의 각 부에 대응하는 구성에 대해서는 같은 부호를 붙이고 있다. 전원 패드 또는 신호의 입출력 패드(51)에 접속된 1차측 필터 커패시터(7), 1차측 필터 저항(73), 2차측 필터 커패시터(8) 및 2차측 필터 저항(83)으로 이루어진 RC 필터 회로에 의해 외래의 전자파 노이즈가 차단된다.
상술한 실시의 형태 2에 따르면, 1차측 필터 커패시터 전극(71)에 중첩된 노이즈가 주변의 아날로그 회로나 디지털 회로로 유도되는 것을 억제할 수 있으므로, 회로의 오동작이나 파괴를 방지할 수 있다. 또한, 1차측 필터 커패시터 전극(71)에 서지가 인가되어도, 1차측 필터 커패시터 전극(71)과 그 근처의 회로 소자나 배선의 사이에 발생하는 전계 집중을 완화시킬 수 있기 때문에, 1차측 필터 커패시터(7)의 절연 파괴 및 2차측 필터 커패시터(8)의 절연 파괴를 방지할 수 있다.
한편, 도 7 및 도 8에 도시하는 바와 같이, 2차 필터를 구성하는 RC 필터 회로의 전원 패드 또는 신호의 입출력 패드(51) 근처에, 내부 회로(61)에서 발생한 노이즈를 제거 또는 줄이기 위한 커패시터(9)를 추가한 구성으로 해도 무방하다. 그렇게 하면, IC 칩(56) 내에서 발생한 노이즈가 외부로 출력되는 것을 방지 또는억제할 수 있다. 이 경우, 추가한 커패시터(9)의 고전위측 전극(91)에는, 전원 패드 또는 신호의 입출력 패드(51)에 중첩된 전자파 노이즈나 서지 또는 과전압이 직접 가해지기 때문에, 이 커패시터(9)의 고전위측 전극(91)과 주변의 회로 소자나 배선 사이의 간격에 대해서는 상기 간격(b∼e)과 동일하게 한다.
또한, 칩 위의 레이아웃에서는, 전원 패드 또는 신호의 입출력 패드(51)에 가장 가까운 커패시터, 즉 추가한 커패시터(9)의 고전위측 전극(91)을 IC 칩(56)의 가장 바깥쪽에 배치하고, 그 안쪽에 다른 필터 커패시터 전극(71, 81)을 차수의 순서대로 배치한다. 그 때, 커패시터 전극의 배치나 커패시터 전극 사이의 간격에 대해서는, 도 4 및 도 5와 관련하여 설명한 배치나 간격을 고려하는 것이 바람직하다. 도 9에 도시한 바와 같이, 커패시터(1) 및 저항(3)으로 이루어진 1차 필터만으로 구성된 RC 필터 회로에 있어서, 전원 패드 또는 신호의 입출력 패드(4)의 근처에 커패시터(9)를 추가하는 경우도 마찬가지이다.
이상에 있어서 본 발명은, RC 필터 회로를 3차 이상의 필터로 구성하는 경우에도 적용할 수 있다.
본 발명에 따르면, RC 필터를 구성하는 커패시터의 고전위측 전극이, 아날로그 회로나 디지털 회로를 구성하는 소자나 배선으로부터, 고전위측 전극에 중첩된 노이즈에 의해 회로 소자의 오동작이 일어나지 않을 정도, 또는 고전위측 전극에 인가된 서지에 의해 RC 필터의 커패시터의 절연 파괴, 회로 소자의 래치업이나 절연파괴가 일어나지 않을 정도로 떨어져 있기 때문에, 커패시터의 고전위측 전극에중첩된 노이즈가 아날로그 회로나 디지털 회로로 유도되는 것을 억제할 수 있으므로, 회로의 오동작이나 파괴를 방지할 수 있다. 또한, 커패시터의 고전위측 전극에 서지가 인가되어도, 그 고전위측 전극과 그 근처의 회로 소자나 배선 사이에 발생하는 전계 집중을 완화시킬 수 있으므로, 커패시터의 절연 파괴를 방지할 수 있다.
또한, 본 발명에 따르면, RC 필터가 2차 이상의 필터로 구성되어 있는 경우, 1차측 필터 커패시터의 고전위측 전극이, 아날로그 회로나 디지털 회로를 구성하는 소자나 배선으로부터, 고전위측 전극에 중첩된 노이즈에 의해 회로 소자의 오동작이 일어나지 않을 정도, 또는 고전위측 전극에 인가된 서지에 의해 RC 필터의 커패시터의 절연 파괴, 회로 소자의 래치업이나 절연 파괴가 일어나지 않을 정도로 떨어져 있기 때문에, 1차측 필터 커패시터의 고전위측 전극에 중첩된 노이즈가 아날로그 회로나 디지털 회로로 유도되는 것을 억제할 수 있으므로, 회로의 오동작이나 파괴를 방지할 수 있다. 또한, 1차측 필터 커패시터의 고전위측 전극에 서지가 인가되어도, 그 고전위측 전극과 그 근처의 회로 소자나 배선 사이에 발생하는 전계 집중을 완화시킬 수 있으므로, 1차측 필터 커패시터의 절연 파괴를 방지할 수 있다. 따라서, 2차 이후의 커패시터의 절연 파괴도 당연히 방지할 수 있다.
더욱이, 본 발명에 따르면, 1차측 필터 커패시터가 IC 칩의 외주부에 배치되고, 그 안쪽에 2차 이후의 커패시터가 차수 순서대로 배치되며, 가장 안쪽에 RC 필터 이외의 회로 소자가 배치되기 때문에, 1차측 필터 커패시터의 고전위측 전극에 중첩된 노이즈가 아날로그 회로나 디지털 회로로 유도되는 것을 매우 효과적으로억제할 수 있으므로, 회로의 오동작이나 파괴를 확실히 방지할 수 있다. 또한, 1차측 필터 커패시터의 고전위측 전극에 서지가 인가되어도, 그 고전위측 전극과 그 근처의 회로 소자나 배선 사이에 발생하는 전계 집중을 한층 더 완화시킬 수 있으므로, 1차측 필터 커패시터의 절연 파괴, 및 2차 이후의 커패시터의 절연 파괴를 확실히 방지할 수 있다.

Claims (8)

  1. 전원 라인, 입출력 패드 또는 입출력 신호 라인에 접속되는 RC 필터가 집적된 반도체 집적회로의 레이아웃 구조에 있어서,
    상기 RC 필터를 구성하는 커패시터의 고전위측 전극은 상기 RC 필터에 가장 가까이 배치된 회로 소자 또는 배선으로부터, 상기 고전위측 전극 상에 중첩된 노이즈로 인해 상기 회로 소자의 오동작이 일어나지 않는 간격으로 떨어져 있는 것을 특징으로 하는 반도체 집적회로의 레이아웃 구조.
  2. 전원 라인, 입출력 패드 또는 입출력 신호 라인에 접속되는 RC 필터가 집적된 반도체 집적회로의 레이아웃 구조에 있어서,
    상기 RC 필터를 구성하는 커패시터의 고전위측 전극은 상기 RC 필터에 가장 가까이 배치된 회로 소자 또는 배선으로부터, 상기 고전위측 전극에 인가된 서지에 의한 상기 커패시터의 절연 파괴, 또는 상기 회로 소자의 래치업 또는 절연 파괴가 일어나지 않는 간격으로 떨어져 있는 것을 특징으로 하는 반도체 집적회로의 레이아웃 구조.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 RC 필터를 구성하는 커패시터의 고전위측 전극과 상기 RC 필터의 가장 가까이에 배치된 회로 소자 또는 배선 사이의 간격은, 레이아웃 룰에서 요구되는최소 간격 이상인 것을 특징으로 하는 반도체 집적회로의 레이아웃 구조.
  4. 제 3 항에 있어서,
    상기 RC 필터를 구성하는 커패시터의 고전위측 전극과 상기 RC 필터의 가장 가까이에 배치된 회로 소자 또는 배선 사이의 간격은, 레이아웃 룰에서 요구되는 최소 간격의 5배인 것을 특징으로 하는 반도체 집적회로의 레이아웃 구조.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 RC 필터는, 복수개의 저항 및 복수개의 커패시터의 조합에 의해 2차 이상의 필터를 구성하고 있으며, 상기 필터를 구성하는 전체 커패시터 중에서 외부로부터 가장 높은 정도의 노이즈나 서지를 받기 쉬운 1차측 필터 커패시터의 고전위측 전극은 상기 RC 필터에 가장 가까이 배치된 회로 소자 또는 배선으로부터, 상기 고전위측 전극에 중첩된 노이즈로 인해 상기 회로 소자의 오동작이 일어나지 않는 간격으로 떨어져 있는 것을 특징으로 하는 반도체 집적회로의 레이아웃 구조.
  6. 제 5 항에 있어서,
    상기 1차측 필터 커패시터의 고전위측 전극과 상기 RC 필터에 가장 가까이에 배치된 회로 소자 또는 배선 사이의 간격은, 레이아웃 룰에서 요구되는 최소 간격 이상인 것을 특징으로 하는 반도체 집적회로의 레이아웃 구조.
  7. 제 6 항에 있어서,
    상기 1차측 필터 커패시터의 고전위측 전극과 상기 RC 필터에 가장 가까이에 배치된 회로 소자 또는 배선 사이의 간격은, 레이아웃 룰에서 요구되는 최소 간격의 5배인 것을 특징으로 하는 반도체 집적회로의 레이아웃 구조.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 RC 필터를 구성하는 복수개의 커패시터는, 외부로부터 노이즈를 받기 쉬운 순서로 IC 칩의 외주부로부터 내측을 향해 배치되어 있고, 상기 RC 필터를 구성하는 전체 커패시터의 내측에, 상기 RC 필터 이외의 회로 소자가 배치되어 있는 것을 특징으로 하는 반도체 집적회로의 레이아웃 구조.
KR1020020019437A 2001-04-12 2002-04-10 반도체 집적회로의 레이아웃 구조 KR100635679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00114331 2001-04-12
JP2001114331A JP2002313933A (ja) 2001-04-12 2001-04-12 半導体集積回路のレイアウト構造

Publications (2)

Publication Number Publication Date
KR20020079564A true KR20020079564A (ko) 2002-10-19
KR100635679B1 KR100635679B1 (ko) 2006-10-17

Family

ID=18965419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020019437A KR100635679B1 (ko) 2001-04-12 2002-04-10 반도체 집적회로의 레이아웃 구조

Country Status (4)

Country Link
US (1) US6684371B2 (ko)
JP (1) JP2002313933A (ko)
KR (1) KR100635679B1 (ko)
DE (1) DE10216022A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657484B1 (en) * 2002-05-30 2003-12-02 Texas Instruments Incorporated System and method for decoupling capacitance for an integrated circuit chip
US20070109065A1 (en) * 2005-05-10 2007-05-17 Spyros Pipilos Methods and apparatus for the reduction of local oscillator pulling in zero intermediate frequency transmitters
JPWO2013018134A1 (ja) * 2011-08-03 2015-02-23 日立オートモティブシステムズ株式会社 センサ装置
WO2013018134A1 (ja) * 2011-08-03 2013-02-07 日立オートモティブシステムズ株式会社 センサ装置
JP2014149738A (ja) * 2013-02-01 2014-08-21 Fujitsu Ltd 回路解析装置、回路解析方法およびプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3802822A1 (de) * 1988-01-30 1989-08-03 Bosch Gmbh Robert Elektronisches geraet mit schaltmitteln zur daempfung hochfrequenter stoerspannungen
JPH08255873A (ja) * 1995-03-16 1996-10-01 Toshiba Corp 半導体集積回路装置
JPH0945512A (ja) * 1995-07-28 1997-02-14 Denso Corp 電磁ノイズ対策用フィルタ
DE19630150B4 (de) * 1995-07-28 2009-03-05 Denso Corp., Kariya-shi Verfahren zum Entwerfen einer Halbleitervorrichtung
JPH0945855A (ja) * 1995-07-28 1997-02-14 Denso Corp 半導体装置
JPH11186497A (ja) 1997-12-17 1999-07-09 Toshiba Corp 半導体集積回路装置
US6524941B2 (en) * 1998-06-08 2003-02-25 International Business Machines Corporation Sub-minimum wiring structure

Also Published As

Publication number Publication date
DE10216022A1 (de) 2002-10-17
US6684371B2 (en) 2004-01-27
KR100635679B1 (ko) 2006-10-17
JP2002313933A (ja) 2002-10-25
US20020152448A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
US6469354B1 (en) Semiconductor device having a protective circuit
CN101221952B (zh) 用以保护一内部集成电路的半导体结构及其制造方法
US20060250731A1 (en) System and method for electrostatic discharge protection in an electronic circuit
JP2008147338A (ja) 半導体集積回路装置
US5483093A (en) Input protection device for electronic device
US6307252B1 (en) On-chip shielding of signals
JP2007103724A (ja) Ｅｍｉフィルタ
EP0661744A1 (en) Semiconductor integrated circuit device
JP2008053257A (ja) 半導体装置
KR100635679B1 (ko) 반도체 집적회로의 레이아웃 구조
KR100296147B1 (ko) 반도체장치및고체촬상장치의수평레지스터
JP3549916B2 (ja) 過電圧保護回路
JP2001308586A (ja) 電子機器
KR102202405B1 (ko) 인쇄회로기판용 스파크 방지소자
KR20020079603A (ko) 반도체 장치
JP4732567B2 (ja) 半導体装置およびラッチアップ防止効果を最適化するガードリングレイアウト方法
JPH09321226A (ja) 半導体集積回路の静電保護装置
US20230343780A1 (en) Electrostatic discharge protection structure
KR0136730B1 (ko) 반도체 장치
KR100898313B1 (ko) 반도체 소자의 레이아웃
CN1805222A (zh) 接地噪声抑制方法
JP5962535B2 (ja) 半導体集積回路
TWI403224B (zh) 電路板結構
KR20040002773A (ko) 반도체 장치
US20070278652A1 (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee