KR20020078499A - 박막 트랜지스터 액정표시장치 제조방법 - Google Patents
박막 트랜지스터 액정표시장치 제조방법 Download PDFInfo
- Publication number
- KR20020078499A KR20020078499A KR1020010017619A KR20010017619A KR20020078499A KR 20020078499 A KR20020078499 A KR 20020078499A KR 1020010017619 A KR1020010017619 A KR 1020010017619A KR 20010017619 A KR20010017619 A KR 20010017619A KR 20020078499 A KR20020078499 A KR 20020078499A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- gas
- gate
- thin film
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 66
- 239000010408 film Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 35
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000011737 fluorine Substances 0.000 claims abstract description 17
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 38
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 20
- 229910052786 argon Inorganic materials 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052779 Neodymium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims 5
- 239000011241 protective layer Substances 0.000 claims 1
- 238000010301 surface-oxidation reaction Methods 0.000 abstract description 5
- 238000005406 washing Methods 0.000 abstract description 4
- 230000009977 dual effect Effects 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 229910018085 Al-F Inorganic materials 0.000 description 1
- 229910018179 Al—F Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 어레이 기판의 배선에 사용되는 AL계 금속이 증착 공정중에 산화 되는 것을 방지할 수 있는 박막 트랜지스터 액정표시장치 제조방법을 개시한다. 개시된 본 발명은 투명성 절연 기판 상에 아르곤 가스와 플루오린 계열 가스를 주입한 챔버내에서 AL계 금속막을 증착하고, 식각하여 게이트 전극과 게이트 버스 라인을 형성하는 단계; 상기 게이트 전극이 형성된 기판을 B.O.E 용액에서 세정하고, 350℃에서 열처리를 거친 후, 게이트 전극이 형성된 기판의 전영역 상에 게이트 이중 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 증착하고, 식각하여 엑티브층을 형성하는 단계; 상기 엑티브층이 형성된 기판의 전영역 상에 아르곤 가스와 플루오린 계열 가스를 주입한 챔버내에서 AL계 금속막을 증착하고, 식각하여 소오스/드레인 전극, 채널층, 오믹 콘택층 및 데이터 버스 라인을 형성하는 단계; 상기 소오스/드레인 전극이 형성된 기판을 B.O.E 용액에서 세정하고, 290℃의 온도로 열처리를 거친 후, 상기 소오스/드레인 전극이 형성된 기판의 전영역 상에 보호막을 도포하고, 식각하여 상기 드레인 전극 상에 콘택홀을 형성하고, 상기 게이트 버스 라인과 데이터 버스 라인의 일부를 오픈 시켜 게이트 패드부와 데이터 패드부를 형성하는 단게; 및 상기 보호막이 도포된 기판의 전영역 상에 ITO금속막 혹은 IZO 금속막을 증착하고, 200~280℃의 온도로 열처리를 거친후, 식각하여 화소 전극을 형성하는 것을 특징으로 한다.
Description
본 발명은 액정표시장치 제조방법에 관한 것으로, 보다 구체적으로는 어레이 기판 상에 형성되는 AL계 금속 배선들이 공정과정에서 산화되는 것을 방지하여, 접촉저항을 향상시킨 박막 트랜지스터 액정표시장치 제조방법에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor) 액정표시장치의 어레이기판공정에 있어서, 게이트 메탈은 MoW을 사용하여 증착하여 왔으나, 최근 액정표시장치가 대화면 및 고화질화의 경향으로 바뀜에따라 RC 타임 딜레이(delay)가 과거 소형일 때와는 다르게 크게 문제가 되고 있다. RC타임 딜레이는 비저항(도전율의 역수)과 유전율(커패시턴스)에 의하여 정해지며, 이를 개선하기 위해서는 저항을 줄이는 방법이 가장 중요하다. 이러한, RC 타임 딜레이 문제를 해결할 수 있는 대체 메탈로 저항이 낮은 Cu, Ag, 및 Al등이 제시되었으나, 구리의 경우에는 에칭시 중금속 처리 및 단가 측면에서 부적합하므로 적용 가능한 게이트 메탈은 AL계 합금이다.
그러나, 알루미늄의 특성상 200℃ 이상의 공정온도에서 유리 기판과의 큰 열팽창 계수 차이로 힐락(hillock)이 발생하고, 오픈성 결함으로 인한 전기적 쇼팅(shorting)을 유발할 뿐만 아니라 Al-ITO와 직접 콘택 을 하므로 알루미늄 표면 산화로인한 접촉저항 증가 문제로 알루미늄상부 및 하부에 Mo 버퍼 레이어(buffer layer)를 증착한 게이트 금속을 형성한다.
도 1a내지 도1g는 종래 기술에 따른 박막 트랜지스터 어레이 공정중 게이트 패드 부분의 공정 단면도이다.
도 1a에 도시한 바와 같이, Al계 금속으로된 게이트 금속막(11)이 증착된 유리기판(10) 상에 버퍼층으로 사용할 Mo금속막(12)을 증착한다.
도 1b에 도시한 바와 같이, 마스크(도시하지 않음)를 사용하여 노광 및 현상, 식각을 하여 Mo버퍼층(12)을 갖는 게이트 전극과 게이트 버스 라인(도시하지 않음)을 형성한다.
그런 다음, 도 1c에 도시한 바와 같이, 상기 게이트 전극이 형성된 기판(10)의 전영역 상에 게이트 절연막(13)과 비정질 실리콘막(15) 및 도핑된 비정질 실리콘막(17)을 차례로 증착한다.
도 1d에 도시한 바와 같이, 식각하여 엑티브 층을 형성하는데, 게이트 패드부(21)가 될부분에는 상기 게이트 절연막(13)만 남게된다.
도 1e에 도시한 바와 같이, 소오스/드레인 전극과 데이터 버스 라인(도시하지 않음)을 형성한다음, 보호막(19)을 도포한다.
도 1f에 도시한 바와 같이, 상기 보호막(19)이 도포된 기판(10)을 식각하여 상기 드레인 전극(도시하지 않음) 상에 콘텍홀을 형성하고, 상기 게이트 버스 라인의 가장자리 소정부분을 오픈시켜, 게이트 패드부(21)와 데이터 패드부(도시하지 않음)를 형성한다.
그리고나서, 도 1g에 도시한 바와 같이, 상기 게이트 패드(21)가 오픈되어 Al계 금속과 Mo 금속으로된 부분이 노출된 상태에서 ITO 금속막 혹은 IZO(Indium Zinc Oxide) 금속막(19)이 증착되어 상기 게이트 패드부(21)와 콘택된다.
따라서, 상기와 같이 어레이 기판의 배선을 저저항 금속인 Al계 금속으로할 경우, 각각의 공정단계에서 Al계 금속이 산화되는 것을 Mo 버퍼층이 막아준다. 또한, ITO 혹은 IZO로된 화소 전극이 게이트 패드부와 콘택될때 콘택 저항을 감소시키는 잇점이 있게된다.
그런데, 상기와 같이 AL계 금속막 상하부에 Mo 버퍼층을 형성하는 경우 단가및 생산성 측면에서 매우 비효율적인 문제가 있고, 아울러 습식 또는 건식 식각시 AL계 금속과 Mo의 식각 속도가 다르므로, 프로파일 불량을 야기하는 단점이 있다.
또한, 표면처리에 의해서 Al 표면의 산화막을 제거하는 방법 또한 이미 생성된 안정된 산화막을 완전히 제거할 수 없으며 여러가지 공정을 거쳐야하는 어려움을 갖게된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된것으로서, Al계 금속을 플루오린 가스층하에 증착시키고, 식각하며, Al계 금속이 노출되는 공정에서는 플라즈마 처리를 하여 표면 산화를 방지하도록한 박막 트랜지스터 액정표시장치 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1g는 종래 기술에 따른 박막 트랜지스터 어레이 공정중 게이트 패드 부분의 공정 단면도.
도 2a 내지 도 2h는 본 발명에 따른 박막 트랜지스터 어레이 공정중 게이트 패드 부분의 공정 단면도.
*도면의 주요부분에 대한 부호의 설명*
10: 유리기판 23: 게이트 절연막
29: 비정질 실리콘막 30: ITO 혹은 IZO 금속막
41: 게이트 패드
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 투명성 절연 기판 상에 아르곤 가스와 플루오린 계열 가스를 주입한 챔버내에서 AL계 금속막을 증착하고, 식각하여 게이트 전극과 게이트 버스 라인을 형성하는 단계; 상기 게이트 전극이 형성된 기판을 B.O.E 용액에서 세정하고, 350℃에서 열처리를 거친 후, 게이트 전극이 형성된 기판의 전영역 상에 게이트 이중 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 증착하고, 식각하여 엑티브층을 형성하는 단계; 상기 엑티브층이 형성된 기판의 전영역 상에 아르곤 가스와 플루오린 계열 가스를 주입한 챔버내에서 AL계 금속막을 증착하고, 식각하여 소오스/드레인 전극, 채널층, 오믹 콘택층 및 데이터 버스 라인을 형성하는 단계; 상기 소오스/드레인 전극이 형성된 기판을 B.O.E 용액에서 세정하고, 290℃의 온도로 열처리를 거친 후, 상기 소오스/드레인 전극이 형성된 기판의 전영역 상에 보호막을 도포하고, 식각하여 상기 드레인 전극 상에 콘택홀을 형성하고, 상기 게이트 버스 라인과 데이터 버스 라인의 일부를 오픈 시켜 게이트 패드부와 데이터 패드부를 형성하는 단게; 및 상기 보호막이 도포된 기판의 전영역 상에 ITO금속막 혹은 IZO 금속막을 증착하고, 200~280℃의 온도로 열처리를 거친후, 식각하여 화소 전극을 형성하는 것을 특징으로 한다.
여기서, 상기 플루오린계 가스는 SF3, NF3, CHF3의 성분을 갖는 기체이고, 상기 AL계 금속은 AL 금속에 Ti, Nd, Fe, Si, Cu, Ta, Co, Ni, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 금속중 어느 하나 또는 두개를 첨가한 것이며, 상기 첨가한 Ti, Nd, Fe, Si, Cu, Ta, Co, Ni, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge금속의 양은 10at%이하이고, 상기 아르곤 가스와 플루오린 가스가 주입된 챔버내의 기체 압력은 0.1~0.9Pa이며, 상기 주입된 아르곤 가스의 양은 10~100sccm이고, 상기 주입된 플루오린 가스의 양은 100~1000sccm이고, 상기 B.O.E 용액에 넣는 공정을 생략할 수 있는 것을 특징으로 한다.
또한, 본 발명은 상기 게이트 전극과 소오스/드레인 전극의 열처리 시간은 20분~30분 정도이고, 상기 B.O.E 용액에 넣는 시간은 5초~15분 정도이며, 상기 ITO 금속막과 IZO 금속막은 결정질 혹은 비정질중 어느하나를 선택하여 사용할 수 있고, 그 두께는 100~1000Å정도이고, 상기 보호막의 콘택홀과 패드부 상에 노출된 AL계 금속막의 산화를 방지하기위하여 SF6, H2, N2기체로 플라즈마 처리 공정을 하거나, B.O.E 용액에서 세정 공정을 하며, 상기 SF6 기체 대신에 N2또는 H2기체를 사용할 수 있는 것을 특징으로 한다.
본 발명에 의하면, 저저항 AL계 금속으로된 게이트, 소오스/드레인 전극을 플루오린 가스층과 B.O.E 용액하에서 형성하고, 플라즈마 처리를 하여 AL계 금속표면에서 산화가 발생하는 것을 방지하였다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2a 내지 도 2h는 본 발명에 따른 박막 트랜지스터 어레이 공정중 게이트 패드 부분의 공정 단면도로서 이를 설명하면 다음과 같다.
도 2a에 도시한 바와 같이, Al계 금속으로된 게이트 금속막(31)을 아르곤 가스 와 H2또는 N2가스와 플루오린계 가스(SF6, NF3, CHF3)를 첨가한 챔버내(도시하지 않음)에서 유리기판(10) 상에 증착하고 패터닝 한다.
도 2b와 도 2c에 도시한 바와 같이, 공지된 기술인 B.O.E 용액에서 5초에서 15초간 세정을 행한 후, 상기 게이트 전극과 게이트 버스 라인(31)이 형성된 기판을 350℃의 온도에서 20분에서 30분정도 열처리를 한다.
그런 다음, 도 2d에 도시한 바와 같이, 상기 게이트 전극과 게이트 버스 라인이 형성된 기판의 전영역 상에 게이트 절연막(23)과 비정질 실리콘막(25) 및 도핑된 비정질 실리콘막(27)을 차례로 증착한다.
도 2e에 도시한 바와 같이, 상기 게이트 절연막(23)과 비정질 실리콘막(25) 및 도핑된 비정질 실리콘막(27)을 차례로 식각하여 엑티브 층을 형성한다. 그러면, 게이트 패드부(41)가 될 부분 상에는 게이트 절연막(23)만 남게된다. 도면에는 도시하지 않았지만, Al계 금속막을 상기 엑트브층이 형성된 기판의 전영역 상에 아르곤 가스 와 H2또는 N2가스와 플루오린 계열(SF6, NF3, CHF3) 가스를 주입한 챔버내에서 증착하고, 식각하여 소오스/드레인 전극, 채널층, 오믹 콘택층 및 데이터 버스 라인(도시하지 않음)을 형성한다.
그리고나서, B.O.E 용액에서 5초에서 15초간 세정을 행한 후, 상기 소오스/드레인 전극이 형성된 기판을 290℃의 온도에서 20분에서 30분정도 열처리를 한다.
도 2f에 도시한 바와 같이, 상기 소오스/드레인 전극이 형성된 기판의 전영역 상에 보호막을 일정하게 도포한다.
도 2g에 도시한 바와 같이, 상기 보호막(29)을 SF6/He 또는 SF6/He/O2의 기체로 식각하여 상기 드레인 전극 상에 콘택홀(도시하지 않음)을 형성하고, 게이트 패드부(41)를 오픈시킨다.
상기 Al계 금속은 AL 금속에 Ti, Nd, Fe, Si, Cu, Ta, Co, Ni, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 금속중 어느 하나 또는 두개를 첨가하며, 상기 첨가한 Ti, Nd, Fe, Si, Cu, Ta, Co, Ni, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge금속의 양은 10at%이하로 한다.
또한, 도면에서는 도시하지 않았지만, 상기 보호막을 식각한후, Al계 금속의표면에 생성될수 있는 산화막을 제거하기위하여 SF6, H2, N2플라즈마 처리를 하거나, 5초에서 15초정도 B.O.E 용액에 세정을 한다.
도 2h에 도시한 바와 같이, 상기 보호막 상에 ITO 금속막 혹은 IZO 금속막(30)을 200~280℃의 온도에서 100~1000Å의 두께로 증착을 하여, 상기 콘택홀의 드레인 전극과 콘택시키고, 상기 게이트 패드부(41)와 콘택시킨다.
따라서, 본 발명에서는 종래 기술에서 처럼 Al 버퍼층으로 Mo 금속을 쓰지 않지만, 각각의 증착 공정에서 산화 방지를 위한 조건을 만들어주므로 Al-F(-N, -H)와 같은 구조를 갖는 막이 Al 금속 표면에 생성되어 표면 산화를 억제시킨다.
또한, 각각의 노출된 공정에서는 플라즈마와 B.O.E 용액에서 세정을 실시하여 열 산화막 생성 억제함으로써, ITO 금속막과 IZO 금속막과의 접촉 저항을 낮추어준다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 기존의 AL계 금속막 상에 버퍼층을 형성하지 않아, 원가 절감과 공정 단순화를 가져오는 효과가 있다.
또한, Al계 금속을 플루오린 가스층 하에서 증착하고, Al계 금속 오픈시 플라즈마 처리를 하여 표면 산화 방지를 하였다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (12)
- 투명성 절연 기판 상에 아르곤 가스와 플루오린 계열 가스를 주입한 챔버내에서 AL계 금속막을 증착하고, 식각하여 게이트 전극과 게이트 버스 라인을 형성하는 단계;상기 게이트 전극이 형성된 기판을 B.O.E 용액에서 세정하고, 350℃에서 열처리를 거친 후, 게이트 전극이 형성된 기판의 전영역 상에 게이트 이중 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 증착하고, 식각하여 엑티브층을 형성하는 단계;상기 엑티브층이 형성된 기판의 전영역 상에 아르곤 가스와 플루오린 계열 가스를 주입한 챔버내에서 AL계 금속막을 증착하고, 식각하여 소오스/드레인 전극, 채널층, 오믹 콘택층 및 데이터 버스 라인을 형성하는 단계;상기 소오스/드레인 전극이 형성된 기판을 B.O.E 용액에서 세정하고, 290℃의 온도로 열처리를 거친 후, 상기 소오스/드레인 전극이 형성된 기판의 전영역 상에 보호막을 도포하고, 식각하여 상기 드레인 전극 상에 콘택홀을 형성하고, 상기 게이트 버스 라인과 데이터 버스 라인의 일부를 오픈 시켜 게이트 패드부와 데이터 패드부를 형성하는 단게; 및상기 보호막이 도포된 기판의 전영역 상에 ITO금속막 혹은 IZO 금속막을 증착하고, 200~280℃의 온도로 열처리를 거친후, 식각하여 화소 전극을 형성하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 1항에 있어서,상기 플루오린계 가스는 SF3, NF3, CHF3의 성분을 갖는 기체인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 1항에 있어서,상기 AL계 금속은 AL 금속에 Ti, Nd, Fe, Si, Cu, Ta, Co, Ni, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge 금속중 어느 하나 또는 두개를 첨가한 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 3항에 있어서,상기 첨가한 Ti, Nd, Fe, Si, Cu, Ta, Co, Ni, Mg, Y, V, Cr, Mo, W, Mn, Pd, Ag, Au, Zn, Ge금속의 양은 10at%이하인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 1항에 있어서,상기 아르곤 가스와 플루오린 가스가 주입된 챔버내의 기체 압력은 0.1~0.9Pa인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 5항에 있어서,상기 주입된 아르곤 가스의 양은 10~100sccm이고, 상기 주입된 플루오린 가스의 양은 100~1000sccm인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 1항에 있어서,상기 B.O.E 용액에 넣는 공정을 생략할 수 있는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 1항에 있어서,상기 게이트 전극과 소오스/드레인 전극의 열처리 시간은 20분~30분 정도인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 1항에 있어서,상기 B.O.E 용액에 넣는 시간은 5초~15분 정도인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 1항에 있어서,상기 ITO 금속막과 IZO 금속막은 결정질 혹은 비정질중 어느하나를 선택하여 사용할 수 있고, 그 두께는 100~1000Å정도인 것을 특징으로 하는 박막 트랜지스터액정표시장치 제조방법.
- 제 1항에 있어서,상기 보호막의 콘택홀과 패드부 상에 노출된 AL계 금속막의 산화를 방지하기위하여 SF6, H2, N2기체로 플라즈마 처리 공정을 하거나, B.O.E 용액에서 세정 공정을 하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
- 제 1항에 있어서,상기 SF6 기체 대신에 N2또는 H2기체를 사용할 수 있는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0017619A KR100471395B1 (ko) | 2001-04-03 | 2001-04-03 | 박막 트랜지스터 액정표시장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0017619A KR100471395B1 (ko) | 2001-04-03 | 2001-04-03 | 박막 트랜지스터 액정표시장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020078499A true KR20020078499A (ko) | 2002-10-19 |
| KR100471395B1 KR100471395B1 (ko) | 2005-03-08 |
Family
ID=27699729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0017619A KR100471395B1 (ko) | 2001-04-03 | 2001-04-03 | 박막 트랜지스터 액정표시장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100471395B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100507281B1 (ko) * | 2001-12-31 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 비아홀 형성 방법 |
| US7563627B2 (en) | 2003-10-30 | 2009-07-21 | Lg Display Co., Ltd. | Method of manufacturing thin film transistor array substrate |
| CN111736396A (zh) * | 2020-07-06 | 2020-10-02 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970006933B1 (ko) * | 1994-06-01 | 1997-04-30 | 현대전자산업 주식회사 | 반도체 소자의 도전층 제조방법 |
| KR100323444B1 (en) * | 1994-07-18 | 2002-05-13 | Hynix Semiconductor Inc | Method for fabricating metal interconnection of semiconductor device |
| KR980005575A (ko) * | 1996-06-28 | 1998-03-30 | 김주용 | 반도체 소자의 플러그(Plug) 형성방법 |
| KR19980038884A (ko) * | 1996-11-27 | 1998-08-17 | 김영환 | 반도체소자의 제조방법 |
| KR19980060585A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 금속배선 형성방법 |
| KR100364832B1 (ko) * | 2000-05-18 | 2002-12-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 |
-
2001
- 2001-04-03 KR KR10-2001-0017619A patent/KR100471395B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100507281B1 (ko) * | 2001-12-31 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 비아홀 형성 방법 |
| US7563627B2 (en) | 2003-10-30 | 2009-07-21 | Lg Display Co., Ltd. | Method of manufacturing thin film transistor array substrate |
| CN111736396A (zh) * | 2020-07-06 | 2020-10-02 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
| CN111736396B (zh) * | 2020-07-06 | 2023-07-04 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100471395B1 (ko) | 2005-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4382219B2 (ja) | 多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法 | |
| KR100314201B1 (ko) | 박막트랜지스터형액정표시장치및그제조방법 | |
| US20060203181A1 (en) | Copper wire or copper electrode protected by silver thin layer and liquid crystal display device having the wire or electrode | |
| JP4245086B2 (ja) | ガラス上薄膜トランジスタの製造方法 | |
| KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3356159B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
| JP2002111004A (ja) | アレイ基板の製造方法 | |
| JP3494720B2 (ja) | 半導体装置及びその作製方法、ならびにアクティブマトリクス型の液晶ディスプレー及びイメージセンサー | |
| KR100471395B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100817630B1 (ko) | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 | |
| JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100599954B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| US20050006645A1 (en) | [thin film transistor and fabricating method thereof] | |
| KR100663291B1 (ko) | 박막 트랜지스터 액정표시장치 제조 방법 | |
| KR100637059B1 (ko) | 액정표시소자의 제조방법 | |
| KR100696262B1 (ko) | 액정표시장치의 제조방법 | |
| KR20070053490A (ko) | 표시기판의 제조 방법 | |
| KR100577781B1 (ko) | 액정 표시 장치의 패시베이션막 제조방법 | |
| US6110768A (en) | Method of manufacturing aluminum gate electrode | |
| JPH0621465A (ja) | 半導体装置とその作製方法 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
| KR950005483B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JP2003060210A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3230311B2 (ja) | Ｔｆｔマトリクスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200128 Year of fee payment: 16 |