KR20020075261A

KR20020075261A - 타일형 방출 디스플레이 구성 방법

Info

Publication number: KR20020075261A
Application number: KR1020020015034A
Authority: KR
Inventors: 프레드호프헨리알; 페란지아나엠
Original assignee: 이스트맨 코닥 캄파니
Priority date: 2001-03-22
Filing date: 2002-03-20
Publication date: 2002-10-04
Also published as: TW588170B; JP2002313569A; EP1244146A3; US6509941B2; EP1244146A2; US20020173215A1

Abstract

적어도 두 개의 정렬된 타일을 구비한 타일형 방출 디스플레이를 구성하는 방법으로서, 각 타일의 적어도 하나의 에지를 다듬질하고 그러한 타일의 다듬질된 에지를 정렬하는 단계와, 정렬된 타일(그러한 정렬된 타일 각각은 기판과, TFT 회로와, 구동 회로와, 대응하는 타일내의 픽셀로 전기 신호를 제공하기 위한 바닥 픽셀 전극을 포함함)로 구성된 모노리스 구조를 형성하는 단계를 포함하는 타일형 방출 디스플레이 구성 방법이 제공된다. 본 방법은 또한 전기장에 의하여 활성화되는 경우 광선을 발생시키는 물질로 그 정렬된 타일을 코팅하는 단계와 그 코팅된 물질 상에 적어도 하나의 상위 픽셀 전극(이 전극으로부터의 전기장에 의하여 활성화되는 경우 그 코팅된 물질이 광선을 생성함)을 형성하는 단계를 포함한다.

Description

타일형 방출 디스플레이 구성 방법{LIGHT-PRODUCING DISPLAY HAVING HIGH APERTURE RATIO PIXELS}

본 발명은 일반적으로 이미지를 생성하도록 정렬된 다수의 타일로 구성되는 타일형 방출 디스플레이(tiled emissive display)에 관한 것이다.

액정 물질(liquid crystal material)이 배면광원(back light source)으로부터 광선을 송신하는 밸브로서 동작하는 액정 디스플레이(LCD)에서 플랫 패널 기술(flat panel technology)이 널리 이용되어 왔다. 대규모 디스플레이는 보통 보다 작은 디스플레이를 서로 타일링하여 이루어진다. 일반적으로 대규모 LCD 패널에 있어서 타일 빌딩 블록(tile building block)은 주변부(perimeter)를 둘러싸고 밀폐된(sealed) 두 개의 유리 플레이트(glass plate)에 의하여 정의되는 공동(cavity)내에 액정 물질을 포함하는 완전한 디스플레이이다. 밀폐된 타일의 에지가 절단(cut)되고 연마(polished)되어 에지 픽셀(edge pixel)로부터 타일의 에지에 이르기까지의 거리를 최소화한다. 절단하고 연마할 수 있는 양을 제한함으로써 LCD 물질을 둘러싼 밀폐의 무결성(integrity)이 유지되어야 한다. 또한, 타일마다의 성능 변이(variability)는 대규모 패널 이미지에서 불연속(discontinuity)을 생성할 수 있다. 타일은 일반적으로 타일간 변이를 최소화하도록 테스트되고 정렬된다.

미국 특허 제 5,980,348호는 대규모 패널 디스플레이를 위하여 LCD 타일을 정렬하고 부착하는 방법에 관하여 설명하고 있으며, 기계적 정렬 시스템(mechanical alignment system)을 이용하고 있다. 미국 특허 제 5,903,328호는 인접한 타일 에지가 비스듬히(at an angle) 그라운딩되어(grounded) 서로 중첩되는 타일형 LCD 디스플레이를 설명하고 있다. 이는 그라운드 에지에 있어서 그 인접 픽셀에 대한 공간을 약간 증가시킬 수 있도록 하지만, 공간이 증가함에 따라 인접 타일의 이미지 평면 사이 거리가 비례하여 증가한다. 미국 특허 제5,889,568호는 마스킹(masking) 기법이 이용되어 타일간 이음매(seam)를 감추는 타일형 LCD 디스플레이에 관하여 설명하고 있다. LCD 타일의 앞쪽뿐만 아니라 타일 뒤쪽에도 마스크가 배치되어 배면광으로부터 떠돌이 광선(stray light)을 차단한다. 미국 특허 제 5,781,258호는 전체 타일 공동 내에서 동시에 타일 절반이 이용되고 LCD 물질의 최종 충전(final filling)이 완료되는 LCD 타일형 디스플레이에 관하여 설명하고 있다.

고유의 광선(own light)을 생성하는 방출 디스플레이(emissive display)는 LCD와 매우 다른 구조를 갖는다. 방출 물질은 기판 표면상에 증착된다. 백 플레이트(back plate) 또는 박막 코팅(thin film coating)이 이를 환경으로부터 보호한다. 광선을 생성하는 유기(organic) 물질 및 중합(polymeric) 물질은 환경, 열 및 오염에 민감하다. 언제든 발생할 수 있는 오염 물질에 대한 노출로 인하여 방출 타일의 에지를 구성하는 것이 매우 어렵다.

본 발명의 목적은, 디스플레이 영역을 가로질러 픽셀 간에, 광 방출 특성(light-emitting characteristic)과 이격(spacing)에 있어서 연속성이 유지되는 대규모 플랫 패널 타일형 디스플레이를 제공하는 것이다.

이러한 목적은 적어도 두 개의 정렬된 타일을 구비한 타일형 방출 디스플레이를 구성하는 방법으로서,

a) 각 타일의 적어도 하나의 에지를 다듬질(finishing)하고 그러한 타일의다듬질된 에지를 정렬하는 단계와,

b) 정렬된 타일(이와 같은 정렬된 타일 각각은 기판과, TFT 회로와, 구동 회로(drive circuit)와, 대응하는 타일 내의 픽셀에 대하여 전기 신호를 제공하는 바닥 픽셀 전극(bottom pixel electrode)을 포함함)로 구성된 모노리스 구조(monolithic structure)를 형성하는 단계와,

c) 전기장에 의하여 활성화되는 경우 광선을 생성하는 물질로 정렬된 타일을 코팅하는 단계와,

d) 코팅된 물질 위에 적어도 하나의 상위(top) 픽셀 전극을 형성하여 코팅된 물질이 그 전극으로부터의 전기장에 의하여 활성화되는 경우 광선을 생성하도록 하는 단계를 포함하는 방법에 의하여 달성된다.

발명의 이점

본 발명의 이점은 광 방출 물질의 증착 이전에 개개의 타일을 준비하고, 정렬하고, 서로 결합할 수 있다는 점이다. 정렬된 타일은 모노리스 구조로 처리한다. 단일 플랫 패널로서 결합된 타일을 코팅함으로써, 증착 이전에 타일의 에지를 연마하고, 정방형으로 만들고(squaring), 정렬하는 처리가 완료된다. 타일의 에지를 준비하는 과정은 많은 티끌(particle)을 생성하여 오염의 심각한 원인이 된다. 본 발명에서는, 이들 동작으로부터의 잔해물이 유기 물질 증착 이전에 제거될 수 있다. 모노리스 구조를 제거한 다음 에지를 준비하거나 정렬하기 위하여 타일을 처리하기 위해서 어떠한 추가적인 과정도 필요로 하지 않는 깨끗한 환경에서 광 방출 물질을 증착한다.

본 발명의 또 다른 이점은 단일 디스플레이 내에서 전체 타일이 동시에 코팅된다는 점이다. 전형적으로, 활성 매트릭스 LCD 디스플레이(active matrix LCD display)를 타일링하기 위하여, 타일은 정렬되고 특성화된 다음 서로 타일링된다. 그러나, 이음매에서는 어떠한 차이도 쉽게 눈에 띈다. 전체 타일을 동시에 코팅함으로써, 서로 다른 처리 과정 및 물질 부분으로 인한 차이가 없어진다. 그러므로, 이음매를 따라서 타일간 특성이 식별 불가능해진다.

본 발명의 또 다른 특징은 모노리스 구조로서 타일을 코팅함으로써 그 코팅이 타일을 가로질러 연속될 수 있고 이로써 타일형 어레이 내부에서 코팅 에지 영향(coating edge effect)을 줄인다는 점이다. 에지 영향을 없앰으로써, 타일간 픽셀 피치(pixel pitch)의 무결성(integrity)을 허용하도록 타일의 에지를 따라 활성 픽셀이 배치될 수 있다.

본 발명의 또 다른 특징은 코팅된 모노리스 구조가 전체적으로 밀착하여(immediately) 패키지(packaged)되고 캡슐화(encapsulated)될 수 있다는 점이다. 그러므로, 모노리스 구조는 보다 용이하게 환경으로부터 보호될 수 있다. 고감도 광 방출 물질을 증착한 다음 타일이 개별적으로 처리될 필요가 없고, 이러한 처리 시간의 제거는 환경적 열화(environmental degradation)의 위험(risk)을 크게 줄이고 디스플레이의 수율(yield)과 신뢰도(reliability)를 증가시킨다.

본 발명의 또 다른 이점은 더 높은 온도 결합(joining) 기법을 이용하여 모노리스 구조를 형성하도록 타일을 본딩할 수 있다는 점이다. 광 방출 물질을 증착하기 이전에 타일을 본딩함으로써, 금속 본딩(metal bonding), 고온 접착(high temperature adhesive), 마이크로파 본딩(microwave bonding), 그리고 융착 접합(fusion joining) 등을 포함하는 고온 처리를 이용할 수 있다. 또한, 광 방출 물질을 증착하기 이전에 자외선 활성형 접착(ultraviolet light activated adhesive)이 이용될 수도 있다.

본 발명의 또 다른 이점은 코팅 증착 이전에 모노리스 구조에 대한 전기 연결이 이루어질 수 있다는 점이다. 광 방출 물질이 존재하지 않는 경우에만 높은 온도나, 초음파 또는 압력을 필요로 하는 연결 기법을 이용할 수 있다. 광 방출 물질을 증착하기 이전에 타일을 배치함으로써, 납땜(soldering)과, 초음파 본딩과, 마이크로파 본딩과, 도전성 접착(conductive adhesive) 등을 포함하는 방법에 의하여 백 플레이트에 대한 전기적 연결이 이루어질 수 있다. 또한, 납땜 등 고온 가요성 연결(flex connection at high temperature)에 의한 부착을 포함하는 전기 도출(electrical escape)이 구성될 수 있다. 전기 연결이 이루어진 다음 광 방출 물질의 증착 이전에 모노리스 구조를 제거하여 양질의 디스플레이를 촉진한다.

본 발명의 또 다른 이점은 유기 전계발광(organic electroluminescent) 디스플레이에서 이용하기에 적합하다는 점이다. 본 발명의 특징은 용이하게 제조될 수 있으며 디스플레이가 정렬된 타일에 의하여 야기되는 인공물(artifact)을 생성하지 않을 것이라는 점이다.

도 1은 디스플레이 영역 바깥쪽 에지 상에 구동 회로(drive circuit)를 구비한 모노리스 구조(monolithic structure)의 합성도,

도 2는 픽셀 아래에 바닥 방출 픽셀(bottom emitting pixel)과 컬러 필터(color filter)를 구비한, 도 1에 도시된 모노리스 구조의 단면도,

도 3은 상위 플레이트(top plate) 상에 코팅된 컬러 필터와 상위 방출 픽셀을 구비한, 도 1에 도시된 모노리스 구조의 단면도,

도 4는 서로 다른 컬러로 패턴 코팅된(pattern coated) 상위 방출 픽셀을 구비한, 도 1에 도시된 모노리스 구조의 단면도,

도 5는 서로 다른 컬러로 패턴 코팅된 바닥 방출 픽셀을 구비한, 도 1에 도시된 모노리스 구조의 단면도,

도 6은 디스플레이 픽셀 아래에 구동기 회로와 TFT 회로를 구비한, 아일랜드 타일(island tile)을 포함하는 합성도,

도 7은 상위 플레이트 상에 코팅된 컬러 필터와 상위 방출 픽셀을 구비한, 도 6에 도시된 모노리스 구조의 단면도,

도 8은 서로 다른 컬러로 패턴 코팅된 상위 방출 픽셀을 구비한, 도 6에 도시된 모노리스 구조의 단면도,

도 9는 임시 코팅 지지 설비(temporary coating support fixture)의 평면도,

도 10은 도 9에 도시된 코팅 지지 설비의 정면도,

도 11은 도 9에 도시된 코팅 지지 설비의 측면도,

도 12는 간단한 방출 픽셀 구조의 단면도,

도 13은 상위 방출 픽셀 구조의 단면도.

도면의 주요 부분에 대한 부호의 설명

20 : 모노리스 구조30 : 백 플레이트

40 : 박막 트랜지스터42 : 컬러 필터

44 : 비활성화층46 : 상위 플레이트

50 : 임시 지지 설비104, 304 : 바닥 픽셀 전극

106, 306 : 상위 픽셀 전극108, 308 : 광 방출 구조

도 1 내지 도 5를 참조하면, 방출 디스플레이에 대한 모노리스 구조(20)의 합성도가 도시되어 있다. 모노리스 구조(20)는 에지 품질을 위하여 사전 처리된 타일(22a-d)로 구성된다. 타일(22)은 디스플레이의 활성 영역을 정의하는 박막 트랜지스터(thin film transistor : TFT) 회로(40)와 바닥 픽셀 전극(104,304) 어레이를 포함한다. 구동 전자 장치(drive electronics)(34) 및 TFT(40) 회로는 대응하는 타일내의 픽셀(100)로 전기 신호를 공급한다. 타일(22)은 TFT 회로(40) 및 구동 회로(34)의 적절한 성능을 보장하도록 테스트될 수 있다. 타일(22)의 에지는 바닥 픽셀 전극(104,304) 어레이에 대하여 평행선을 유지하도록 연마된다. 또한, 그 연마로 인하여 최외곽 픽셀(outermost)로부터 타일(22) 에지까지의 거리가 줄어든다. 인접 타일의 이음매를 가로지르는 픽셀 피치(36)가 단일 타일 어레이 내의 픽셀 피치(36)와 대략 동일해지는 위치로 타일(22)이 정렬된다. 타일(22)은 접착을 이용하여 서로 부착될 수 있다. 또한, 더 높은 온도의 결합 기법이 모노리스 구조(20)를 구성하도록 타일을 본딩하는데 이용될 수 있다. 광 방출 물질은 온도와 자외선에 민감하고, 따라서 타일을 서로 본딩함에 있어서 선택 사항이 엄격하게 제한된다. 광 방출 물질(108,308)을 증착하기 이전에 타일을 본딩함으로써 금속 본딩, 고온 접착, 마이크로파 본딩, 그리고 융착 접합 등을 포함하는 고온 처리 방법이 이용될 수 있다. 또한, 광 방출 물질(108,308)을 증착하기 이전에 자외선 접착이 이용될 수도 있다. 타일간 공간(32)에 대하여 픽셀 영역이 접근(proximity)하게 되면 픽셀 영역만을 마스크할 수 없게 되므로, 따라서 증착 이후에 자외선 처리를 이용하는 것은 가능하기 않을 것이다. 광 방출 물질(108,308)을 증착하기 이전에 모노리스 구조(20)가 전체적으로 클리닝(cleaned)될 수 있다.

광 방출 물질(108,308)이 모노리스 구조(20) 상에 증착된다. 광 방출 물질(108,308)은, 층을 구성하거나 또는 결합되면 전기장에 의하여 활성화되는 경우 바람직한 광 방출 특성을 제공하는 여러 물질일 수 있다는 것을 알아야 한다. 또한 캐리어 스루풋 처리(carrier throughput processing)에 의하여 모노리스 구조(20)가 지원될 수 있음을 알아야한다. 그 물질은, 증발(evaporation), 승화(sublimation), 및 스핀 코팅(spin coating) 등을 포함(그러나 이에 제한되지는 않음)하는 다양한 방식으로 증착될 수 있다. 코팅(108,308)은 모노리스 구조(20)를 가로질러 연속적이며, 타일(22)의 에지를 넘어서 확장되어 타일(22)간 공간(32)을 커버(covering)할 수 있다. 코팅이 연속적인 경우 광 방출 물질(108,308)은 단색(monochromatic)이며, 바람직한 실시예에서는 백색 광이 방출된다. 코팅(108,308)은 전기장에 의하여 활성화되는 경우 광선을 생성하는 전계발광 물질루 이루어진다. 그 다음 코팅(108,308)에서 광 방출 물질 상에 상위 픽셀 전극(106,306)이 증착된다. 상위 픽셀 전극(106,306)은 낮은 일함수 도전성 물질(low work function conductive material)을 필요로 한다.

픽셀(100)이 도 2에 도시된 바닥 방출 픽셀이라면, 광 투과성 바닥 픽셀 전극(light transmissive bottom pixel electrode)(104)을 증착하기 이전에 컬러 필터(42)와 비활성화층(passivation layer)(44)이 타일(22) 상에 형성될 수 있다. 컬러 필터(42)는 바닥 방출 픽셀(100)과 함께 정렬되고 풀컬러 디스플레이(fullcolor display)(하나의 컬러 조합은 적색, 녹색 및 청색임)를 제공하도록 패터닝될 수 있다.

또 다른 실시예에서, 다층(multilayer) 유기 상위 방출 픽셀(300)이 상위 방출 픽셀이고 광 투과성 상위 픽셀 전극(306a,306b)을 포함하는 경우, 그 다층 유기 상위 방출 픽셀(300)에 대하여 정렬된 컬러 필터(42)와 비활성화층(44)이 디스플레이를 위한 뷰잉 평면(viewing plane)으로 기능하는 상위 플레이트(46) 상에 형성될 수 있다. 컬러 필터(42)는 풀컬러 디스플레이(하나의 컬러 조합은 적색, 녹색 및 청색임)를 제공하도록 패터닝될 수 있다.

또 다른 실시예에서, 픽셀(100)이 도 5에 도시된 바닥 방출 픽셀인 경우, 광 방출 물질(108)은 바닥 픽셀 전극(104) 상에 패턴 증착되고 그 바닥을 통하여 뷰잉된다. 증착은 증발, 승화 또는 기타 다른 방법에 의하여 달성될 수 있다. 또한, 서로 다른 픽셀(100)은 서로 다른 컬러의 광선(풀컬러 디스플레이를 생성하도록 패터닝된 컬러 조합을 포함함)을 방출할 수 있다. 이와 달리, 다층 유기 상위 방출 픽셀(300)이 도 4에 도시된 상위 방출 픽셀이라면, 광 방출 물질(308)은 바닥 픽셀 전극(304) 상에 패턴 증착되고 상위 픽셀 전극(306)을 통하여 뷰잉된다.

도 6 내지 도 8에 도시된 바람직한 실시예에서, 모노리스 구조(20)는 아일랜드 타일(22i)을 포함할 수 있다. 아일랜드 타일(22i)은 모노리스 구조(20)의 주변부에 어떠한 구동 회로(34)도 가지지 않는 타일이다. 전체 타일(22)은 백 플레이트(30) 상에 장착되어 모노리스 구조(20)를 형성하고, 그 다음 코팅된다. 아일랜드 타일(22i)은 백 플레이트(30) 상의 도전체에 대하여 수직으로 전기 연결될 수있다. 또한, 본 명세서에서 참조로써 인용하고 있는, Henry R. Freidhoff 등에 의하여 "Light-Producing High Aperture Display Having Aligned Tiles"라는 명칭으로 2001년 2월 20일에 출원되어 본 출원인에게 공동으로 양도된 미국 특허 출원 제 09/788,923호에서 개시된 바와 같이 아일랜드 타일(22i)의 전체 4개의 에지를 따라서 픽셀을 허용하기 위하여 TFT 회로(40)와 구동 회로(34)가 바닥 픽셀 전극(104,304) 아래로 이동될 수 있다는 점을 알아야 한다.

또 다른 실시예에서, 타일(22)이 적절하게 정렬되고 그 다음 백 플레이트(30)에 부착된다. 백 플레이트(30)는 모노리스 구조(20)의 불변 부분(permanent part)을 이루고 최종 디스플레이로서 동작되는 경우를 대비한다. 타일간 공간(32)은 접착제 또는 기타 수단에 의하여 충전될 수 있다(그러나 반드시 그러해야 하는 것은 아니다). 그 공간(32)에는 건조제 또는 산소 게터링 물질(oxygen gettering material)이 또한 배치될 수 있다. 접착제, 금속 본딩, 또는 기타 수단에 의하여 타일(22)이 백 플레이트(30)에 부착된다. 또한, 백 플레이트(30)는 타일(22)로부터의 신호 라인을 도출(escape)하는데 이용될 수 있다. 모노리스 구조(20)의 타일(22)로부터 백 플레이트(30)로 전기적 연결이 이루어질 수 있다. 이들 연결은 도전성 접착, 가요성 접착, 납땜 등의 방법에 의하여 이루어질 수 있다. 그 연결은 수직 연결을 이룰 수 있으며 타일(22)의 에지를 따라 아래로 이어진다.

도 9 내지 도 11에 도시된 또 다른 실시예에서는, 임시 지지 설비(temporary support fixture)(50)가 이용되어 모노리스 구조(20)로 코팅하는 동안 임시로타일(22)을 보호하는데 그 임시 지지 설비(50)는 불변 지지 플레이트는 아니다. 임시 지지 설비(50)는 공동(concurrent) 타일(22) 코팅 동안 지지를 제공하고, 또한 연마된 타일(2)의 에지를 보호한다. 이후 타일(22)은 임시 지지 설비(50)에서 제거되고 최종 어셈블리(final assembly)에서 재정렬 및 장착된다. 광 방출층(108,308) 및 상위 픽셀 전극(106,306)을 코팅하는 동안 임시 지지 설비(50)에서 타일을 정렬하고 이격하는 것이 불가결한 것은 아니다. 코팅(108,308) 및 코팅(106,306)은 타일 에지를 넘어서 확장되어 전체 타일을 가로질러 균일하게 퍼질 수 있다.

도 2, 도 3, 도 4, 도 5, 도 7 및 도 8에 도시된 바와 같이, 분극층(polarization layer)(48)이 상위 플레이트(46) 또는 백 플레이트(30) 중 어느 한쪽 뷰잉 표면에 부가되어 디스플레이의 콘트라스트 비율(contrast ratio)을 증가시킬 수 있다.

본 발명은 방출 디스플레이에 적용 가능하며, 특히 유기 전계발광, EL, 디스플레이에서 이용하는데 적합하다(그러나 이에 제한되는 것은 아니다). 도 12 및 도 13은 유기 EL 물질을 포함하는 픽셀(100,300)의 예를 도시하고 있다.

유기 EL 타일의 광 방출층은 이 영역에서 전자 홀 쌍 재조합(electron-hole pair recombination)의 결과로서 전계발광이 일어나는 발광 물질 또는 형광 물질을 포함한다. 도 12에 도시된 바와 같은, 가장 간단한 구조의 광 방출 픽셀(100)에서는, 광 방출층(108)이 바닥 픽셀 전극(104)과 상위 픽셀 전극(106) 사이에 샌드위치(sandwiched)된다. 광 방출층은 높은 발광 효율성을 가지는 순물질(purematerial)이다. 탁월한 녹색 전계발광을 일으키는 트리스(8-퀴놀리네이토) 알루미늄(tris (8-quinolinato) aluminum), (Alq)이 잘 알려져 있다.

전술한 간단한 구조(100)는 부가적 EL 층이 홀 및 전자 전송층(electron-transporting layer) 사이에 삽입되어 주로 홀 전자 재조합과 그에 따른 전계발광을 위한 장소로서 기능하는 3층 구조로 변형될 수 있다. 이러한 경우, 개개의 유기층의 기능은 서로 별개이고 그러므로 독자적으로 최적화될 수 있다. 그러므로, 바람직한 EL 컬러와 높은 발광 효율성을 가지도록 전계발광 또는 재조합층이 선택될 수 있다. 유사하게, 전자 및 홀 전송층은 주로 캐리어 전송 특성을 위하여 최적화될 수 있다.

도 13에 도시된 바와 같이, 상위 플레이트(46)가 뷰잉 표면인 경우의 바람직한 실시예에서, 다층 유기 상위 방출 픽셀(300)은 그 상위 방출 픽셀로부터 광선을 방출하고 광 반사 도전성 바닥 픽셀층(light reflective conductive bottom pixel layer)(304)이 배치되는 기판(302)을 포함한다. 바닥 픽셀 전극(304)은 두 층(304a,304b)을 포함한다. 층(304a)은 광 반사 도전성 금속층이고 층(304b)은 도전성의 높은 일함수 물질로 이루어진 얇은 광 투과층이다. 유기 광 방출 구조(308)가 상위 픽셀 전극(306)과 바닥 픽셀 전극(304) 사이에 형성된다. 상위 픽셀 전극(306)은 두 층(306a,306b)을 포함한다. 층(306a)은 낮은 일함수 물질의 얇은 광 투과 도전성 층이고 층(306b)은 산화 인듐 주석(indium tin oxide) 등의 광 투과 도전성 층이다. 유기 광 방출 구조(308)는 차례로, 유기 홀 전송층(310)과, 유기 광 방출층(312)과, 유기 전자 전송층(314)으로 이루어진다. 전위차(도시되지 않음)가 바닥 픽셀 전극(304)과 상위 픽셀 전극(306) 사이에 인가되는 경우, 상위 픽셀 전극(306)은 전자 전송층(314)으로 전자를 주입할 것이며, 그 전자는 층(314)을 가로질러 광 방출층(312)으로 이동할 것이다. 동시에, 홀은 바닥 픽셀 전극(304)으로부터 홀 전송층(310)으로 주입될 것이다. 홀은 층(310)을 가로질러 이동하여 홀 전송층(310)과 광 방출층(312) 사이에 형성된 연결부나 또는 그 근처에서 전자를 재조합할 것이다. 홀 충전시 이동하는 전자가 그 도전 대역으로부터 가전자 대역(valence band)으로 떨어지는 경우, 에너지가 광선으로 소모되고, 광 방출 상위 픽셀 전극(306)을 통하여 방출된다.

본 발명은 디스플레이 영역을 가로질러 픽셀 간에, 광 방출 특성과 이격에 있어서 연속성이 유지되는 대규모 플랫 패널 타일형 디스플레이를 제공한다.

Claims

적어도 두 개의 정렬된 타일을 구비하는 타일형 방출 디스플레이(tiled emissive display)를 구성하는 방법으로서,

a) 각각의 타일의 적어도 하나의 에지를 다듬질(finishing)하는 단계와 그러한 타일의 상기 다듬질된 에지를 정렬(aligning)하는 단계와,

b) 정렬된 타일- 상기 정렬된 타일 각각은 기판과, TFT 회로와, 구동 회로(drive circuit)와, 상기 대응 타일내의 픽셀로 전기 신호를 제공하기 위한 바닥 픽셀 전극(bottom pixel electrode)을 포함함 -로 구성된 모노리스 구조(monolithic structure)를 형성하는 단계와,

c) 전기장에 의하여 활성화되는 경우 광선을 생성하는 물질로 상기 정렬된 타일을 코팅(coating)하는 단계와,

d) 상기 코팅된 물질 상에 적어도 하나의 상위 픽셀 전극(top pixel electrode)- 상기 전극으로부터의 전기장에 의하여 상기 코팅된 물질이 활성화되는 경우 광선을 발생시킴 -을 형성하는 단계를 포함하는

타일형 방출 디스플레이 구성 방법.
적어도 두 개의 정렬된 타일을 구비하는 타일형 방출 디스플레이를 구성하는 방법으로서,

a) 각각의 타일의 적어도 하나의 에지를 다듬질하는 단계와 그러한 타일의 상기 다듬질된 에지를 정렬하는 단계와,

b) 정렬된 타일- 상기 정렬된 타일 각각은 기판과, TFT 회로와, 구동 회로와, 상기 대응 타일내의 픽셀로 전기 신호를 제공하기 위한 바닥 픽셀 전극을 포함함 -로 구성된 모노리스 구조를 형성하고 상기 타일을 백 플레이트(back plate) 상에 장착(mounting)하는 단계와,

c) 전기장에 의하여 활성화되는 경우 광선을 생성하는 물질로 상기 정렬된 타일을 코팅하는 단계와,

d) 상기 코팅된 물질 상에 적어도 하나의 상위 픽셀 전극- 상기 전극으로부터의 전기장에 의하여 상기 코팅된 물질이 활성화되는 경우 광선을 발생시킴 -을 형성하는 단계를 포함하는

타일형 방출 디스플레이 구성 방법.
적어도 두 개의 정렬된 타일을 구비하는 타일형 방출 디스플레이를 구성하는 방법으로서,

a) 각각의 타일의 적어도 하나의 에지를 다듬질하는 단계와 그러한 타일의 상기 다듬질된 에지를 정렬하는 단계와,

b) 정렬된 타일- 상기 정렬된 타일 각각은 기판과, TFT 회로와, 구동 회로와, 임시 지지 설비(temporary support fixture)에 장착된 픽셀로 전기 신호를 제공하기 위한 바닥 픽셀 전극을 포함함 -로 구성된 모노리스 구조를 형성하는 단계와,

c) 전기장에 의하여 활성화되는 경우 광선을 생성하는 물질로 상기 정렬된 타일을 코팅하는 단계와,

d) 상기 코팅된 물질 상에 전기장에 의하여 활성화되는 경우 광선을 생성하는 적어도 하나의 상위 픽셀 전극을 코팅하는 단계와,

e) 상기 임시 지지 설비에서 상기 코팅된 타일을 제거(removing)하는 단계와,

f) 상기 타일을 불변 지지 백 플레이트(permanent support back plate)에 대하여 정렬하고 부착하는 단계를 포함하는

타일형 방출 디스플레이 구성 방법.